JPH0646648B2 - レーザ溶断リンクを有する固体回路 - Google Patents
レーザ溶断リンクを有する固体回路Info
- Publication number
- JPH0646648B2 JPH0646648B2 JP63200323A JP20032388A JPH0646648B2 JP H0646648 B2 JPH0646648 B2 JP H0646648B2 JP 63200323 A JP63200323 A JP 63200323A JP 20032388 A JP20032388 A JP 20032388A JP H0646648 B2 JPH0646648 B2 JP H0646648B2
- Authority
- JP
- Japan
- Prior art keywords
- link
- solid
- insulating layer
- state circuit
- laser fusing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000873 masking effect Effects 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 55
- 239000004020 conductor Substances 0.000 description 40
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 25
- 238000000034 method Methods 0.000 description 20
- 238000005530 etching Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は輻射エネルギーの利用によって導電リンクを溶
断する技術に関する。
断する技術に関する。
［従来技術の説明］ 可溶導電リンクは、例えば集積回路（ＩＣ）のような固
体デバイスの製造において一般的に用いられる。可溶リ
ンクの一種は通常導電性を有し、そのリンクに照射され
る１以上のレーザパルスのエネルギーによって非導通状
態、すなわち溶断される。レーザエネルギーは導電リン
ク材料を溶融及び／または蒸発させ、そのリンクを導電
パスから除去する。導電材料は例えばアルミニウムのよ
うな金属でもよいし、ドープドポリシリコンあるいは金
属シリサイドでもよい。リンクは、典型的には二酸化シ
リコンやガラスである絶縁層の上にの上に形成される導
線層をパターニングすることによって形成される。さら
に各レベルでリンクを有する多重導電相互接続レベルを
利用することも知られている。例えば、ある従来のプロ
セスでは、ドープドポリシリコンの第１の導電層は、シ
リコン基板を覆う二酸化シリコン層上に堆積される。
（導電率を大きくするため、金属をポリシリコンの表面
と反応させ、いわゆる“ポリサイド”構造で、シリサイ
ド表面層を生成してもよい。）次に、このポリシリコン
層はパターン化され、第１の相互接続レベルを形成す
る。このレベルはリンクとして使うための種々の位置で
のパターン部分を含む。そしてガラス層を堆積し、更に
アルミニウムの第２導電層を堆積してパターン化するこ
とで、第２の相互接続レベルを形成する。アルミニウム
パターンの部分もリンクとして用いる。続いて、レーザ
を用いて、一方あるいは両方の導線レベルにおける所望
のリンクを溶断する。
体デバイスの製造において一般的に用いられる。可溶リ
ンクの一種は通常導電性を有し、そのリンクに照射され
る１以上のレーザパルスのエネルギーによって非導通状
態、すなわち溶断される。レーザエネルギーは導電リン
ク材料を溶融及び／または蒸発させ、そのリンクを導電
パスから除去する。導電材料は例えばアルミニウムのよ
うな金属でもよいし、ドープドポリシリコンあるいは金
属シリサイドでもよい。リンクは、典型的には二酸化シ
リコンやガラスである絶縁層の上にの上に形成される導
線層をパターニングすることによって形成される。さら
に各レベルでリンクを有する多重導電相互接続レベルを
利用することも知られている。例えば、ある従来のプロ
セスでは、ドープドポリシリコンの第１の導電層は、シ
リコン基板を覆う二酸化シリコン層上に堆積される。
（導電率を大きくするため、金属をポリシリコンの表面
と反応させ、いわゆる“ポリサイド”構造で、シリサイ
ド表面層を生成してもよい。）次に、このポリシリコン
層はパターン化され、第１の相互接続レベルを形成す
る。このレベルはリンクとして使うための種々の位置で
のパターン部分を含む。そしてガラス層を堆積し、更に
アルミニウムの第２導電層を堆積してパターン化するこ
とで、第２の相互接続レベルを形成する。アルミニウム
パターンの部分もリンクとして用いる。続いて、レーザ
を用いて、一方あるいは両方の導線レベルにおける所望
のリンクを溶断する。
溶断リンクの周知の応用例は集積回路メモリアレーのた
めの多数の行及び列のプログラミングである；例えば本
発明と関連する米国特許第4,228,528 号を参照のこと。
別の応用例としては、初期的に相互接続される多数の同
一ロジックゲートを有するロジックチップのプログラミ
ングがある。所望部分のリングを溶断し、回路構成から
最終的に“短絡”部分を除去することによって、多数の
様々なロジック回路を比較的速いターンアラウンドタイ
ムで実現できる。別の応用例として、ウェーハスケール
集積回路のプログラミングの様な別の使用も可能であ
る。そこではリンクが溶断され、所望のパターンの回路
能動素子を構成するか、あるいは不良な回路を正常なも
のに取り替える。
めの多数の行及び列のプログラミングである；例えば本
発明と関連する米国特許第4,228,528 号を参照のこと。
別の応用例としては、初期的に相互接続される多数の同
一ロジックゲートを有するロジックチップのプログラミ
ングがある。所望部分のリングを溶断し、回路構成から
最終的に“短絡”部分を除去することによって、多数の
様々なロジック回路を比較的速いターンアラウンドタイ
ムで実現できる。別の応用例として、ウェーハスケール
集積回路のプログラミングの様な別の使用も可能であ
る。そこではリンクが溶断され、所望のパターンの回路
能動素子を構成するか、あるいは不良な回路を正常なも
のに取り替える。
溶断リンクの信頼性は良い集積回路の全歩留まりに影響
を与える。リンク溶断の信頼性は、ＩＣ上の溶断される
べきリンクの数が大きいときに特に重要である。従っ
て、溶断リンクを容易化し、信頼性を向上させる方法が
望まれている。
を与える。リンク溶断の信頼性は、ＩＣ上の溶断される
べきリンクの数が大きいときに特に重要である。従っ
て、溶断リンクを容易化し、信頼性を向上させる方法が
望まれている。
［発明の概要］ 本発明は、輻射エネルギー、典型的にはレーザエネルギ
ーを照射することによってより確実な溶断を行い、導電
回路リンクを得る技術に関する。絶縁層は、所望の相互
接続レベルのリンク上が薄くなるように形成される。典
型的な実施例では、より上層の相互接続レベルのリンク
は絶縁ペデスタル上に配置される。薄い絶縁層領域は典
型的にはエッチングマスクによって保護されていない部
分の絶縁層をエッチングすることによって得られる。
ーを照射することによってより確実な溶断を行い、導電
回路リンクを得る技術に関する。絶縁層は、所望の相互
接続レベルのリンク上が薄くなるように形成される。典
型的な実施例では、より上層の相互接続レベルのリンク
は絶縁ペデスタル上に配置される。薄い絶縁層領域は典
型的にはエッチングマスクによって保護されていない部
分の絶縁層をエッチングすることによって得られる。
［実施例の説明］ 本発明は改良された可溶リンク及びそれらの形成技術に
関する。１つの実施例では、“ペデスタル”（pedesta
l）と呼ばれる絶縁層の凸部分に導電リンクを配置す
る。ペデスタルを形成する技術例も他の可能な技術と共
に後述される。
関する。１つの実施例では、“ペデスタル”（pedesta
l）と呼ばれる絶縁層の凸部分に導電リンクを配置す
る。ペデスタルを形成する技術例も他の可能な技術と共
に後述される。
第１図において、２レベル相互接続方式の本発明の実施
例が示されている。しかし、任意の数の導線レベルで本
発明は適用可能である。基板10は、電界効果トランジス
タ、バイポーラトランジスタ、光デバイスなどの能動素
子（図示せず）の形成に利用できる。典型的場合では、
ｎチャンネル及びｐチャンネル絶縁ゲート電界効果トラ
ンジスタを形成するためのＣＭＯＳプロセスで用いられ
るように、基板はシリコンである。しかし、非半導体基
板の使用と同様に、III−Ｖ族半導体を含む別のタイプ
の半導体基板も使用可能である。
例が示されている。しかし、任意の数の導線レベルで本
発明は適用可能である。基板10は、電界効果トランジス
タ、バイポーラトランジスタ、光デバイスなどの能動素
子（図示せず）の形成に利用できる。典型的場合では、
ｎチャンネル及びｐチャンネル絶縁ゲート電界効果トラ
ンジスタを形成するためのＣＭＯＳプロセスで用いられ
るように、基板はシリコンである。しかし、非半導体基
板の使用と同様に、III−Ｖ族半導体を含む別のタイプ
の半導体基板も使用可能である。
公知の原理に従って２導線レベル相互接続を形成する典
型的なプロセスシーケンスは次のものである：まず、二
酸化シリコンに代表される絶縁層11を基板11上に形成す
る。この絶縁層11は様々な技術によって基板上に堆積あ
るいは成長させることができる。第１の導線レベルは絶
縁層上に堆積され、リソグラフィ技術によってパターン
化されて導線12が形成される。典型的な場合では、第１
の導線レベルは金属シリサイドであり、いくつかの公知
技術によって形成できる。次に、導線12をカバーするよ
うに中間絶縁層13が堆積される。絶縁層13は典型的には
燐ドープガラス、例えば硼燐珪酸ガラス（ＢＰＳＧ）で
ある。次に、第２導線レベルが堆積され、リソグラフィ
技術によってパターン化されて、導線14を形成する。導
線14の典型例はアルミニウムである。
型的なプロセスシーケンスは次のものである：まず、二
酸化シリコンに代表される絶縁層11を基板11上に形成す
る。この絶縁層11は様々な技術によって基板上に堆積あ
るいは成長させることができる。第１の導線レベルは絶
縁層上に堆積され、リソグラフィ技術によってパターン
化されて導線12が形成される。典型的な場合では、第１
の導線レベルは金属シリサイドであり、いくつかの公知
技術によって形成できる。次に、導線12をカバーするよ
うに中間絶縁層13が堆積される。絶縁層13は典型的には
燐ドープガラス、例えば硼燐珪酸ガラス（ＢＰＳＧ）で
ある。次に、第２導線レベルが堆積され、リソグラフィ
技術によってパターン化されて、導線14を形成する。導
線14の典型例はアルミニウムである。
本発明の一実施例では、導線14あるいはエッチングマス
ク15によって保護されていない絶縁層13の表面部分を除
去するためにエッチバックスステップが用いられてい
る。絶縁層の初期表面17はエッチングによって表面16が
露出するまで除去される。これによって、導線14は導線
14に隣接する絶縁層13の表面16より高いペデスタル18の
上に位置することとなる。本発明を効果的にするために
は、このペデスタル18の高さ少なくとも250 オングスト
ローム（25ナノメータ）であり、一般的な構造において
は少なくとも1000オングストロームの（100 ナノメー
タ）である。しかし、絶縁層13の適当な厚さを保つため
に、典型的には絶縁層の初期の厚さの少なくとも50パー
セントがリンク導線に隣接する領域に保持される。従っ
てペデスタルの高さは典型的には絶縁層13のエッチング
された部分の残っている厚さより薄い。典型的な場合で
は、エッチングする前の絶縁層13の厚さが約6000から80
00オングストローム（600 から800 ナノメータ）である
とき、ペデスタルの高さは約2000オングストローム（20
0 ナノメータ）である。ＢＰＳＧをエッチングするため
の公知の適当なエッチング液は、たとえばシリコンヘキ
サフルオライド（silicon hexafluoride）及び酸素から
なるプラズマである。典型的な場合でも、導線12を覆う
ガラス層の厚さはエッチングによって薄くされているこ
とにも注意されたい。
ク15によって保護されていない絶縁層13の表面部分を除
去するためにエッチバックスステップが用いられてい
る。絶縁層の初期表面17はエッチングによって表面16が
露出するまで除去される。これによって、導線14は導線
14に隣接する絶縁層13の表面16より高いペデスタル18の
上に位置することとなる。本発明を効果的にするために
は、このペデスタル18の高さ少なくとも250 オングスト
ローム（25ナノメータ）であり、一般的な構造において
は少なくとも1000オングストロームの（100 ナノメー
タ）である。しかし、絶縁層13の適当な厚さを保つため
に、典型的には絶縁層の初期の厚さの少なくとも50パー
セントがリンク導線に隣接する領域に保持される。従っ
てペデスタルの高さは典型的には絶縁層13のエッチング
された部分の残っている厚さより薄い。典型的な場合で
は、エッチングする前の絶縁層13の厚さが約6000から80
00オングストローム（600 から800 ナノメータ）である
とき、ペデスタルの高さは約2000オングストローム（20
0 ナノメータ）である。ＢＰＳＧをエッチングするため
の公知の適当なエッチング液は、たとえばシリコンヘキ
サフルオライド（silicon hexafluoride）及び酸素から
なるプラズマである。典型的な場合でも、導線12を覆う
ガラス層の厚さはエッチングによって薄くされているこ
とにも注意されたい。
第２図は、２レベル相互接続技術を説明するための平面
図である。
図である。
第１レベル（シリサイド）導線20は縦に延び、また第２
レベル（金属）導線21は横に延びている。相互接続手段
は第１レベル導線の斜め部分22及び２つのレベルを接続
するコンタクトウインド23によって形成される。この図
では各導線に対するリンク目標（すなわち、レーザビー
ムが照射される位置）は“＋”マークで示されている。
ここで例示したレイアウトは、アレー全体のロジック素
子を相互接続し、そのリンクを溶断することによって相
互接続を選択的に切断することで、広範囲の様々なロジ
ック回路を構成することを見越して形成されている。し
かし、公知の様々なメモリアレー冗長方式を含む他のリ
ンク利用方法も種々考えられる。図示されているマスキ
ング層24は典型的にはシリコン窒化物であり、このマス
キング層によって、レーザーリンク溶断動作の際の破片
によって生ずる下層相互接続レベルと上層レベルとが交
叉部分25での電気的短絡が防止される。この層がなけれ
ば、リンク22が溶断された後も、第１レベル導線20と第
２レベル導線21との間に不要な接続状態が生ずる可能性
がある。またマスキング層24はエッチングプロセスから
コンタクトウインド23を保護する。このエッチングプロ
セスはウインドの導電材料を不要に除去し、所定の接続
を破壊する可能性がある。このマスキング層が存在する
ことで、続くエッチバックステップにおいても、マスキ
ング層24下の金属導線21部分の下でのペデスタルの形成
が防止される。しかし、導線21のリンク部分はマスキン
グ層の外にあるため、ペデスタルはその所望の位置を形
成しうる。
レベル（金属）導線21は横に延びている。相互接続手段
は第１レベル導線の斜め部分22及び２つのレベルを接続
するコンタクトウインド23によって形成される。この図
では各導線に対するリンク目標（すなわち、レーザビー
ムが照射される位置）は“＋”マークで示されている。
ここで例示したレイアウトは、アレー全体のロジック素
子を相互接続し、そのリンクを溶断することによって相
互接続を選択的に切断することで、広範囲の様々なロジ
ック回路を構成することを見越して形成されている。し
かし、公知の様々なメモリアレー冗長方式を含む他のリ
ンク利用方法も種々考えられる。図示されているマスキ
ング層24は典型的にはシリコン窒化物であり、このマス
キング層によって、レーザーリンク溶断動作の際の破片
によって生ずる下層相互接続レベルと上層レベルとが交
叉部分25での電気的短絡が防止される。この層がなけれ
ば、リンク22が溶断された後も、第１レベル導線20と第
２レベル導線21との間に不要な接続状態が生ずる可能性
がある。またマスキング層24はエッチングプロセスから
コンタクトウインド23を保護する。このエッチングプロ
セスはウインドの導電材料を不要に除去し、所定の接続
を破壊する可能性がある。このマスキング層が存在する
ことで、続くエッチバックステップにおいても、マスキ
ング層24下の金属導線21部分の下でのペデスタルの形成
が防止される。しかし、導線21のリンク部分はマスキン
グ層の外にあるため、ペデスタルはその所望の位置を形
成しうる。
ペデスタルは、その上に位置するリンクの溶断を容易に
するために利用される。特に、ペデスタル上にあるリン
ク（すなわち、本実施例の上層相互接続レベルのリン
ク）を溶断するのに必要な最小レーザエネルギーを減少
することが分かり、これによってレーザリンク溶断動作
によって大きな処理ウインドが得られる。例えば、ペデ
スタルのない従来の導線構造では、アルミニウムリンク
を確実に溶断するのに1.25から1.45マイクロジュールの
レーザエネルギーが最少限必要である。これは、波長が
1064ナノメータ、１／ｅ２スポット径が５マイクロメー
タのネオジミウムＹＡＧレーザの場合である。これに対
して、第１図に示す本発明のペデスタルを用いる場合
は、アルミニウムリンク14を確実に溶断するのに最少限
必要なレーザエネルギーは約1.2 マイクロジュールであ
る。どの場合もアルミニウムリンクを溶断する許容最大
レーザエネルギーは1.45マイクロジュールで、これ以上
になると下の絶縁層及び／または基板にダメージが現れ
る。従って、処理ウインドは約20パーセント増大し、下
の層へのダメージを避けながら、リンク溶断の信頼性を
増加させることができる。このような最小レーザエネル
ギーの減少は、導線がペデスタル上に配置され、横方向
が押さえられることに起因すると思われる。これはペデ
スタルを横に囲む周囲環境（典型的には空気）が典型的
な絶縁材料（例えば、シリカガラス、酸化物、窒化物な
ど）より低い熱伝導率を有するからである。従って、一
定の厚さと幅を有するリンクを溶断及び／または蒸発さ
せるに十分な温度まで上げるのにレーザはそれ程大きな
エネルギーを必要としない。さらに、ペデスタル上に置
くと、導線の溶断された部分を囲む領域は比較的クリー
ンに維持される。従って、リンク溶断動作中において、
ペデスタルの存在により、導線の溶けた金属の表面張力
が溶けた部分を溶けていない部分へ（すなわち、リンク
目標から離れた部分へ）押し戻すように作用すると考え
られる。しかし、上述のエネルギーの低減及びリンク材
料のクリーンさの改善には、他の解釈も可能である。
するために利用される。特に、ペデスタル上にあるリン
ク（すなわち、本実施例の上層相互接続レベルのリン
ク）を溶断するのに必要な最小レーザエネルギーを減少
することが分かり、これによってレーザリンク溶断動作
によって大きな処理ウインドが得られる。例えば、ペデ
スタルのない従来の導線構造では、アルミニウムリンク
を確実に溶断するのに1.25から1.45マイクロジュールの
レーザエネルギーが最少限必要である。これは、波長が
1064ナノメータ、１／ｅ２スポット径が５マイクロメー
タのネオジミウムＹＡＧレーザの場合である。これに対
して、第１図に示す本発明のペデスタルを用いる場合
は、アルミニウムリンク14を確実に溶断するのに最少限
必要なレーザエネルギーは約1.2 マイクロジュールであ
る。どの場合もアルミニウムリンクを溶断する許容最大
レーザエネルギーは1.45マイクロジュールで、これ以上
になると下の絶縁層及び／または基板にダメージが現れ
る。従って、処理ウインドは約20パーセント増大し、下
の層へのダメージを避けながら、リンク溶断の信頼性を
増加させることができる。このような最小レーザエネル
ギーの減少は、導線がペデスタル上に配置され、横方向
が押さえられることに起因すると思われる。これはペデ
スタルを横に囲む周囲環境（典型的には空気）が典型的
な絶縁材料（例えば、シリカガラス、酸化物、窒化物な
ど）より低い熱伝導率を有するからである。従って、一
定の厚さと幅を有するリンクを溶断及び／または蒸発さ
せるに十分な温度まで上げるのにレーザはそれ程大きな
エネルギーを必要としない。さらに、ペデスタル上に置
くと、導線の溶断された部分を囲む領域は比較的クリー
ンに維持される。従って、リンク溶断動作中において、
ペデスタルの存在により、導線の溶けた金属の表面張力
が溶けた部分を溶けていない部分へ（すなわち、リンク
目標から離れた部分へ）押し戻すように作用すると考え
られる。しかし、上述のエネルギーの低減及びリンク材
料のクリーンさの改善には、他の解釈も可能である。
ペデスタル上のリンクを溶断する能力を向上させること
に加えて、ペデスタルを形成するのに使われるエッチン
グステップは下層の導線レベル（12）でのリンクの溶断
を促進することがわかった。特にエッチングステップ後
の厚さ6000オングストローム（600 ナノメータ）の絶縁
ガラス層を有するシリサイドリンクは、8000 オングス
トローム（800 ナノメータ）のガラス層を有する同様な
リンクより綺麗に溶断できる。この溶断品質の改善は次
の事実に大きく依存すると思われる；つまり絶縁層13の
厚さが薄くなることで、シリサイド導線が溶断されると
きより簡単に絶縁層を破断でき、従って少し低いエネル
ギーレベルで蒸発させうる。さらに、薄い層では絶縁層
によるレーザエネルギーの吸収も低減し、より多くのエ
ネルギーがリンクに到達しうる。この改善は、大部分の
下層導線レベル上に比較的厚いガラス層（例えば8000オ
ングストローム）が未だ残っているときも得られる。上
層と下層導線レベルとの間のキャパシタンスは最小にす
ることことが望ましいために、これによってガラス層の
厚さの最小値が決定されるが、その厚さはマスキング層
24によってエッチングから保護される交叉部分25で十分
なものであることが必要である。さらに、下層導線レベ
ルの大部分を覆う厚いガラス層は、高温ガラスフローに
より、所定の表面平坦度が与えられ、下層領域の保護が
改善される。絶縁層13のエッチングされた部分の下のリ
ンク溶断は、絶縁層の上のリンク導線にペデスタルが形
成されているかどうかに依存せずに改善される。従っ
て、上層の相互接続レベルにリンクがなくても、下層の
相互接続レベルでのリンク溶断を改善するために、本発
明を用いることができる。この場合、マスキング層24は
上層相互接続レベルの全部をカバーすることができ、下
層とのリンクにのみ開口部を開ける。いわゆる“ＳｉＮ
キャップ”を形成するための、公知の工程にしたがっ
て、上述した開口部を有するマスキング層24は、窒化シ
リコン（あるいは二酸化シリコン）から形成される。も
し必要であれば、これはリンク溶断に先だって、集積回
路がパッケージされていることが望ましい。多くの場
合、リンク溶断動作の後に導電性破片を除去するクリー
ンアップエッチングを更に使用する必要はないが、必要
があれば使用することもでき、この場合、マスキング層
は集積回路の大部分をクリーンアップエッチング液から
保護する働きをする。またマスキング層24としては、所
定の部分をエッチングするための開口部を有するリソグ
ラフィクレジスト材料を代わりに用いることができ、こ
のレジストはキャップ層の堆積及びパッケージ工程の前
に除去される。
に加えて、ペデスタルを形成するのに使われるエッチン
グステップは下層の導線レベル（12）でのリンクの溶断
を促進することがわかった。特にエッチングステップ後
の厚さ6000オングストローム（600 ナノメータ）の絶縁
ガラス層を有するシリサイドリンクは、8000 オングス
トローム（800 ナノメータ）のガラス層を有する同様な
リンクより綺麗に溶断できる。この溶断品質の改善は次
の事実に大きく依存すると思われる；つまり絶縁層13の
厚さが薄くなることで、シリサイド導線が溶断されると
きより簡単に絶縁層を破断でき、従って少し低いエネル
ギーレベルで蒸発させうる。さらに、薄い層では絶縁層
によるレーザエネルギーの吸収も低減し、より多くのエ
ネルギーがリンクに到達しうる。この改善は、大部分の
下層導線レベル上に比較的厚いガラス層（例えば8000オ
ングストローム）が未だ残っているときも得られる。上
層と下層導線レベルとの間のキャパシタンスは最小にす
ることことが望ましいために、これによってガラス層の
厚さの最小値が決定されるが、その厚さはマスキング層
24によってエッチングから保護される交叉部分25で十分
なものであることが必要である。さらに、下層導線レベ
ルの大部分を覆う厚いガラス層は、高温ガラスフローに
より、所定の表面平坦度が与えられ、下層領域の保護が
改善される。絶縁層13のエッチングされた部分の下のリ
ンク溶断は、絶縁層の上のリンク導線にペデスタルが形
成されているかどうかに依存せずに改善される。従っ
て、上層の相互接続レベルにリンクがなくても、下層の
相互接続レベルでのリンク溶断を改善するために、本発
明を用いることができる。この場合、マスキング層24は
上層相互接続レベルの全部をカバーすることができ、下
層とのリンクにのみ開口部を開ける。いわゆる“ＳｉＮ
キャップ”を形成するための、公知の工程にしたがっ
て、上述した開口部を有するマスキング層24は、窒化シ
リコン（あるいは二酸化シリコン）から形成される。も
し必要であれば、これはリンク溶断に先だって、集積回
路がパッケージされていることが望ましい。多くの場
合、リンク溶断動作の後に導電性破片を除去するクリー
ンアップエッチングを更に使用する必要はないが、必要
があれば使用することもでき、この場合、マスキング層
は集積回路の大部分をクリーンアップエッチング液から
保護する働きをする。またマスキング層24としては、所
定の部分をエッチングするための開口部を有するリソグ
ラフィクレジスト材料を代わりに用いることができ、こ
のレジストはキャップ層の堆積及びパッケージ工程の前
に除去される。
他のリンク導線タイプ、例えばガリウム砒素（ＧａＡ
ｓ）集積回路で用いられる金リンクはペデスタル上に置
かれることにより改善できることが明らかである。幾つ
かの集積回路をしばしば“チップキャリア”と呼ばれる
共通の基板上にマウントし、この“チップキャリア”は
シリコンあるいは各種のセラミック材料から形成できる
ことも知られている。したがって、集積回路間の相互接
続も本発明の技術によって形成されるリンクにより行わ
れる。様々な基板材料上に形成される他の固体素子タイ
プ、例えば光電素子、磁気素子及び超伝導素子と一緒に
用いられる回路素子も本発明の技術によって形成される
リンクにより改善される。さらに、ペデスタルを形成す
るための１つの便利な技術が示されたが、別の技術も可
能である。例えば、２つの異なる材料からなる２層絶縁
は選択エッチングができ、従ってエッチストップを用い
てペデスタルの高さを決定することができる。次に、ペ
デスタルは第２絶縁材料上の第１絶縁材料で形成され
る。所望のリンク溶断プロセスウインドを得るのに必要
されるように、ペデスタルは１つ以上の導線レベルにも
用いることができる。さらに、レーザは現在では望まし
いリンク溶断エネルギー源であるが、別の輻射エネルギ
ー源も可能である。例えば非コヒーレント電磁放射、電
子ビーム、あるいはイオンビーム放射もリンク材料及び
応用によってリンクを溶断するのに用いることができ
る。
ｓ）集積回路で用いられる金リンクはペデスタル上に置
かれることにより改善できることが明らかである。幾つ
かの集積回路をしばしば“チップキャリア”と呼ばれる
共通の基板上にマウントし、この“チップキャリア”は
シリコンあるいは各種のセラミック材料から形成できる
ことも知られている。したがって、集積回路間の相互接
続も本発明の技術によって形成されるリンクにより行わ
れる。様々な基板材料上に形成される他の固体素子タイ
プ、例えば光電素子、磁気素子及び超伝導素子と一緒に
用いられる回路素子も本発明の技術によって形成される
リンクにより改善される。さらに、ペデスタルを形成す
るための１つの便利な技術が示されたが、別の技術も可
能である。例えば、２つの異なる材料からなる２層絶縁
は選択エッチングができ、従ってエッチストップを用い
てペデスタルの高さを決定することができる。次に、ペ
デスタルは第２絶縁材料上の第１絶縁材料で形成され
る。所望のリンク溶断プロセスウインドを得るのに必要
されるように、ペデスタルは１つ以上の導線レベルにも
用いることができる。さらに、レーザは現在では望まし
いリンク溶断エネルギー源であるが、別の輻射エネルギ
ー源も可能である。例えば非コヒーレント電磁放射、電
子ビーム、あるいはイオンビーム放射もリンク材料及び
応用によってリンクを溶断するのに用いることができ
る。
第１図は２導線レベルレイアウト断面図、 第２図は典型的な２導線レベルレイアウトの平面図であ
る。 10……基板 11,13 ……絶縁層 12,14 ……導線 15……エッチングマスク 16……表面 17……絶縁層の初期表面 18……ペデスタル 20……第１レベル導線 21……第２レベル導線 22……第１レベル導線の斜線部分 23……コンタクトウインド 24……マスキング層 25……交叉部分
る。 10……基板 11,13 ……絶縁層 12,14 ……導線 15……エッチングマスク 16……表面 17……絶縁層の初期表面 18……ペデスタル 20……第１レベル導線 21……第２レベル導線 22……第１レベル導線の斜線部分 23……コンタクトウインド 24……マスキング層 25……交叉部分
Claims (9)
- 【請求項１】輻射エネルギーの使用によって非導電状態
となる導電リンク（例えば、12）を含む下層の相互接続
レベルを有し、この相互接続レベルは絶縁層（例えば、
13）によって覆われ、更にこの絶縁層は上層の相互接続
レベル（例えば、14）によって覆われ、この上層の相互
接続レベルはクロスオーバ位置（例えば、25）で前記下
層の相互接続レベルと交叉しており、そこではエッチン
グ防止マスキング層（例えば、23）が少なくとも前記ク
ロスオーバ位置の上に形成され、前記下層の相互接続レ
ベルにおける前記リンクの上の前記絶縁層の厚さが実質
的に前記エッチング防止マスキング層の下の前記絶縁層
の厚さより薄いことを特徴とするレーザ溶断リンクを有
する固体回路。 - 【請求項２】上記リンクの上の絶縁層の厚さは、上記マ
スキング層の下の絶縁層の厚さより少なくとも25ナノメ
ートル薄いことを特徴とする特許請求の範囲第１項に記
載のレーザ溶断リンクを有する固体回路。 - 【請求項３】上記リンクは金属であることを特徴とする
特許請求の範囲第１項に記載のレーザ溶断リンクを有す
る固体回路。 - 【請求項４】上記リンクはアルミニウムであることを特
徴とする特許請求の範囲第３項に記載のレーザ溶断リン
クを有する固体回路。 - 【請求項５】上記リンクは金であることを特徴とする特
許請求の範囲第３項に記載のレーザ溶断リンクを有する
固体回路。 - 【請求項６】上記リンクは金属シリサイドからなること
を特徴とする特許請求の範囲第３項に記載のレーザ溶断
リンクを有する固体回路。 - 【請求項７】上記シリサイドはチタンシリサイドである
ことを特徴とする特許請求の範囲第６項に記載のレーザ
溶断リンクを有する固体回路。 - 【請求項８】上記リンクはドープドポリシリコンからな
ることを特徴とする特許請求の範囲第１項に記載のレー
ザ溶断リンクを有する固体回路。 - 【請求項９】上記絶縁層は燐を含むガラスであることを
特徴とする特許請求の範囲第１項に記載のレーザ溶断リ
ンクを有する固体回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84531 | 1987-08-12 | ||
| US07/084,531 US4853758A (en) | 1987-08-12 | 1987-08-12 | Laser-blown links |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083172A Division JPH10270566A (ja) | 1987-08-12 | 1998-03-30 | レーザ溶断導線を有する固体回路とその固体回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471147A JPS6471147A (en) | 1989-03-16 |
| JPH0646648B2 true JPH0646648B2 (ja) | 1994-06-15 |
Family
ID=22185539
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200323A Expired - Lifetime JPH0646648B2 (ja) | 1987-08-12 | 1988-08-12 | レーザ溶断リンクを有する固体回路 |
| JP10083172A Pending JPH10270566A (ja) | 1987-08-12 | 1998-03-30 | レーザ溶断導線を有する固体回路とその固体回路の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083172A Pending JPH10270566A (ja) | 1987-08-12 | 1998-03-30 | レーザ溶断導線を有する固体回路とその固体回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4853758A (ja) |
| EP (1) | EP0303396A1 (ja) |
| JP (2) | JPH0646648B2 (ja) |
| KR (1) | KR890004420A (ja) |
| SG (1) | SG44449A1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545904A (en) * | 1986-01-17 | 1996-08-13 | Quick Technologies Ltd. | Personalizable gate array devices |
| IL86162A (en) * | 1988-04-25 | 1991-11-21 | Zvi Orbach | Customizable semiconductor devices |
| US5679967A (en) * | 1985-01-20 | 1997-10-21 | Chip Express (Israel) Ltd. | Customizable three metal layer gate array devices |
| EP0339534A3 (en) * | 1988-04-25 | 1990-11-07 | Quick Technologies Ltd. | Customizable semiconductor devices |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| US5021362A (en) * | 1989-12-29 | 1991-06-04 | At&T Bell Laboratories | Laser link blowing in integrateed circuit fabrication |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2579235B2 (ja) * | 1990-05-01 | 1997-02-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5960263A (en) * | 1991-04-26 | 1999-09-28 | Texas Instruments Incorporated | Laser programming of CMOS semiconductor devices using make-link structure |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| KR0151383B1 (ko) * | 1994-06-16 | 1998-10-01 | 문정환 | 안티퓨즈 구조를 갖는 프로그램 가능한 반도체소자 및 그의 제조방법 |
| US5685995A (en) * | 1994-11-22 | 1997-11-11 | Electro Scientific Industries, Inc. | Method for laser functional trimming of films and devices |
| US5650355A (en) * | 1995-03-30 | 1997-07-22 | Texas Instruments Incorporated | Process of making and process of trimming a fuse in a top level metal and in a step |
| US5521116A (en) * | 1995-04-24 | 1996-05-28 | Texas Instruments Incorporated | Sidewall formation process for a top lead fuse |
| US5589706A (en) * | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
| US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
| US5729042A (en) * | 1995-08-14 | 1998-03-17 | Vanguard International Semiconductor Corporation | Raised fuse structure for laser repair |
| US6004834A (en) * | 1995-11-29 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having a fuse |
| JP3402029B2 (ja) * | 1995-11-30 | 2003-04-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH09213804A (ja) * | 1996-01-29 | 1997-08-15 | Mitsubishi Electric Corp | ヒューズ層を有する半導体装置 |
| US5998759A (en) * | 1996-12-24 | 1999-12-07 | General Scanning, Inc. | Laser processing |
| US6025256A (en) * | 1997-01-06 | 2000-02-15 | Electro Scientific Industries, Inc. | Laser based method and system for integrated circuit repair or reconfiguration |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| JPH118305A (ja) * | 1997-06-13 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11345880A (ja) | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6057180A (en) * | 1998-06-05 | 2000-05-02 | Electro Scientific Industries, Inc. | Method of severing electrically conductive links with ultraviolet laser output |
| US6413848B1 (en) * | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| US6300590B1 (en) * | 1998-12-16 | 2001-10-09 | General Scanning, Inc. | Laser processing |
| US6323067B1 (en) * | 1999-01-28 | 2001-11-27 | Infineon Technologies North America Corp. | Light absorption layer for laser blown fuses |
| US6259151B1 (en) | 1999-07-21 | 2001-07-10 | Intersil Corporation | Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors |
| US6225652B1 (en) * | 1999-08-02 | 2001-05-01 | Clear Logic, Inc. | Vertical laser fuse structure allowing increased packing density |
| US8217304B2 (en) * | 2001-03-29 | 2012-07-10 | Gsi Group Corporation | Methods and systems for thermal-based laser processing a multi-material device |
| US6509546B1 (en) * | 2000-03-15 | 2003-01-21 | International Business Machines Corporation | Laser excision of laminate chip carriers |
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7701035B2 (en) * | 2005-11-30 | 2010-04-20 | International Business Machines Corporation | Laser fuse structures for high power applications |
| KR100703983B1 (ko) * | 2006-02-07 | 2007-04-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101043841B1 (ko) * | 2008-10-14 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4228528B2 (en) * | 1979-02-09 | 1992-10-06 | Memory with redundant rows and columns | |
| DE3033323A1 (de) * | 1979-09-11 | 1981-03-26 | Rohm Co. Ltd., Kyoto | Schutzvorrichtung fuer eine halbleitervorrichtung |
| JPS5823475A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置及び製造方法 |
| JPS58115692A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | プログラマブル・リードオンリメモリのヒューズ切断方法 |
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS59957A (ja) * | 1982-06-25 | 1984-01-06 | Fujitsu Ltd | 半導体装置 |
| JPS6072254A (ja) * | 1983-09-28 | 1985-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60180140A (ja) * | 1984-02-28 | 1985-09-13 | Toshiba Corp | 半導体装置 |
| JPS60210850A (ja) * | 1984-04-04 | 1985-10-23 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPS6165464A (ja) * | 1984-09-07 | 1986-04-04 | Toshiba Corp | 厚膜多層基板における膜抵抗体の製造方法 |
| JPH05228280A (ja) * | 1992-02-25 | 1993-09-07 | Juki Corp | 縫製機器 |
-
1987
- 1987-08-12 US US07/084,531 patent/US4853758A/en not_active Expired - Lifetime
-
1988
- 1988-08-03 EP EP88307183A patent/EP0303396A1/en not_active Ceased
- 1988-08-03 SG SG1996000493A patent/SG44449A1/en unknown
- 1988-08-09 KR KR1019880010127A patent/KR890004420A/ko not_active Application Discontinuation
- 1988-08-12 JP JP63200323A patent/JPH0646648B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-30 JP JP10083172A patent/JPH10270566A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SG44449A1 (en) | 1997-12-19 |
| EP0303396A1 (en) | 1989-02-15 |
| JPH10270566A (ja) | 1998-10-09 |
| KR890004420A (ko) | 1989-04-21 |
| JPS6471147A (en) | 1989-03-16 |
| US4853758A (en) | 1989-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0646648B2 (ja) | レーザ溶断リンクを有する固体回路 | |
| US5025300A (en) | Integrated circuits having improved fusible links | |
| US5936296A (en) | Integrated circuits having metallic fuse links | |
| US4455194A (en) | Method for producing a semiconductor device | |
| US20060263947A1 (en) | Methods of forming fusible devices | |
| US7981732B2 (en) | Programming of laser fuse | |
| US7205588B2 (en) | Metal fuse for semiconductor devices | |
| US7301216B2 (en) | Fuse structure | |
| US6509255B2 (en) | Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same | |
| US7470590B2 (en) | Methods of forming semiconductor constructions | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| US5936297A (en) | Programmable semiconductor element having an antifuse structure | |
| US5926697A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| US5358733A (en) | Stress release metallization for VLSI circuits | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| US6121074A (en) | Fuse layout for improved fuse blow process window | |
| EP1211723B1 (en) | Optimized metal fuse process in semiconductor device | |
| US6255144B1 (en) | Repairing fuse for semiconductor device and method for fabricating the same | |
| US6873027B2 (en) | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| KR20010005114A (ko) | 반도체소자의 퓨즈 제조방법 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JPH11111847A (ja) | 半導体装置及びその製造方法 | |
| KR19980020622A (ko) | 반도체 메모리장치 및 그 제조방법 |