JPH02246249A - 半導体素子パッケージ - Google Patents
半導体素子パッケージInfo
- Publication number
- JPH02246249A JPH02246249A JP1066164A JP6616489A JPH02246249A JP H02246249 A JPH02246249 A JP H02246249A JP 1066164 A JP1066164 A JP 1066164A JP 6616489 A JP6616489 A JP 6616489A JP H02246249 A JPH02246249 A JP H02246249A
- Authority
- JP
- Japan
- Prior art keywords
- package
- frame
- index
- index mark
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000919 ceramic Substances 0.000 abstract description 35
- 239000011521 glass Substances 0.000 abstract description 23
- 238000007789 sealing Methods 0.000 abstract description 11
- 238000003384 imaging method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 239000005357 flat glass Substances 0.000 description 4
- 101000666370 Homo sapiens Transcription factor Dp-1 Proteins 0.000 description 3
- 102100038130 Transcription factor Dp-1 Human genes 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子部品、特に固体撮像装置に関する。
半導体集積回路のパッケージを材料で分類すると、樹脂
モールド技術を利用したプラスチック・パッケージ、セ
ラミックス配線基板を利用したセラミック・パッケージ
、2枚のセラミックス板間にリードをはさみ低融点ガラ
スで封止したガラス封止パッケージの3種類がある。リ
ードの並び方が2辺で平行になっているものはD I
L (Dual−I n−L 1ne)と呼ばれ最も普
及している型であり、前述の3種類のパッケージはそれ
ぞれDILP、DILC,DILGとも呼ばれる。
モールド技術を利用したプラスチック・パッケージ、セ
ラミックス配線基板を利用したセラミック・パッケージ
、2枚のセラミックス板間にリードをはさみ低融点ガラ
スで封止したガラス封止パッケージの3種類がある。リ
ードの並び方が2辺で平行になっているものはD I
L (Dual−I n−L 1ne)と呼ばれ最も普
及している型であり、前述の3種類のパッケージはそれ
ぞれDILP、DILC,DILGとも呼ばれる。
固体撮像素子で現在量も普及しているのはDILCパッ
ケージであるが、コスト面からはDILGが好ましい、
前者のDILCはダえば特開昭54−146985号公
報で、後者のDILGは例えば特開昭59−16118
7で知られている。
ケージであるが、コスト面からはDILGが好ましい、
前者のDILCはダえば特開昭54−146985号公
報で、後者のDILGは例えば特開昭59−16118
7で知られている。
第2図は、従来の固体撮像装置の一つである1次元ホト
センサ(1次元ラインセンサ)の概略上面図である。
センサ(1次元ラインセンサ)の概略上面図である。
半導体素子パッケージには、誤接続を防止するために、
当該パッケージ(製品)の向き(方向、左右)を区別す
るためのインデックスマークIDXが設けられている。
当該パッケージ(製品)の向き(方向、左右)を区別す
るためのインデックスマークIDXが設けられている。
従来の半導体素子パッケージのインデックスマークID
Xは、上部セラミック枠体および下部セラミック基板の
縁部に設けられた凹部や切欠きにより構成されている。
Xは、上部セラミック枠体および下部セラミック基板の
縁部に設けられた凹部や切欠きにより構成されている。
つまり。
従来の上部セラミック枠体のインデックスマークIDX
は、透光性ガラス板GLSの封止面と同一面の該封止面
の外側に設けられ、凹部や切欠き上に透光性ガラス板G
LSを封止することはできないので(耐湿性が悪くなる
ため)、上部セラミック枠体UPPはインデックスマー
クIDXとガラス板GLSとの距離及びIDXの長さを
十分とるような幅にしなければならず、半導体素子パッ
ケージを小型化することが難しい問題があった。
は、透光性ガラス板GLSの封止面と同一面の該封止面
の外側に設けられ、凹部や切欠き上に透光性ガラス板G
LSを封止することはできないので(耐湿性が悪くなる
ため)、上部セラミック枠体UPPはインデックスマー
クIDXとガラス板GLSとの距離及びIDXの長さを
十分とるような幅にしなければならず、半導体素子パッ
ケージを小型化することが難しい問題があった。
本発明の目的は、インデックスマークを有する半導体素
子パッケージにおいて、半導体素子パッケージの寸法を
小さくできる半導体素子パッケージを提供することにあ
る。
子パッケージにおいて、半導体素子パッケージの寸法を
小さくできる半導体素子パッケージを提供することにあ
る。
本発明の他の目的は耐湿性を向上させた半導体素子パッ
ケージを提供することである。・〔課題を解決するため
の手段〕 上記の目的は、従来、上部パッケージ枠体の透光性ガラ
ス板が封止される封止面の外側に設けられていたインデ
ックスマークを、上部パッケージ枠体の開口(キャビテ
ィ)内に設けることにより達成される。
ケージを提供することである。・〔課題を解決するため
の手段〕 上記の目的は、従来、上部パッケージ枠体の透光性ガラ
ス板が封止される封止面の外側に設けられていたインデ
ックスマークを、上部パッケージ枠体の開口(キャビテ
ィ)内に設けることにより達成される。
すなわち1本発明の半導体素子パッケージは。
半導体素子を載置する下部パッケージ基板と、上記半導
体素子の電極に接続されるインナリードとアウタリード
を有するリードフレームと、中央部に開口を有しかつ上
記下部パッケージ基板とともに上記リードフレームをは
さんで固定する上部パッケージ枠体と、上記開口を覆う
透光性板とを有し、かつ、当該パッケージの向きを示す
インデックスマークが上記上部パッケージ枠体の上記開
口内に設けられていることを特徴とする。
体素子の電極に接続されるインナリードとアウタリード
を有するリードフレームと、中央部に開口を有しかつ上
記下部パッケージ基板とともに上記リードフレームをは
さんで固定する上部パッケージ枠体と、上記開口を覆う
透光性板とを有し、かつ、当該パッケージの向きを示す
インデックスマークが上記上部パッケージ枠体の上記開
口内に設けられていることを特徴とする。
本発明の半導体素子パッケージでは、インデックスマー
クが上部パッケージ枠体の開口内に設けられているので
、上部パッケージ枠体において、透光性ガラス板の封止
面の外側のインデックスマークを設けるスペースをなく
すことができるので、寸法を小さくできる。なお、開口
は透光性ガラス板により覆われているので、開口内に設
けられたインデックスマークは上面から容易に識別でき
る。
クが上部パッケージ枠体の開口内に設けられているので
、上部パッケージ枠体において、透光性ガラス板の封止
面の外側のインデックスマークを設けるスペースをなく
すことができるので、寸法を小さくできる。なお、開口
は透光性ガラス板により覆われているので、開口内に設
けられたインデックスマークは上面から容易に識別でき
る。
また、従来封止面の外側に設けられたインデックスの長
さ分、上部パッケージ枠体の長辺側寸法を小さくするだ
けなので、透光性ガラス板およびリードフレームは従来
と同一寸法のものを使用できる。さらに1本発明の上部
パッケージ枠体のインデックスマークは、従来のインデ
ックスマークと設置場所が異なるので、従来の上部パッ
ケージ枠体と区別することができ1間違えることがない
。
さ分、上部パッケージ枠体の長辺側寸法を小さくするだ
けなので、透光性ガラス板およびリードフレームは従来
と同一寸法のものを使用できる。さらに1本発明の上部
パッケージ枠体のインデックスマークは、従来のインデ
ックスマークと設置場所が異なるので、従来の上部パッ
ケージ枠体と区別することができ1間違えることがない
。
なお、上記インデックスマークは、上面から識別できる
だけなので1、下部パッケージ基板の裏面からは当該パ
ッケージの向きがわからないので、例えば、製品名やロ
フト番号等の製品マークの印刷工程において、製品マー
クを逆付けしてしまう可能性がある。一般に半導体素子
の製品マークは。
だけなので1、下部パッケージ基板の裏面からは当該パ
ッケージの向きがわからないので、例えば、製品名やロ
フト番号等の製品マークの印刷工程において、製品マー
クを逆付けしてしまう可能性がある。一般に半導体素子
の製品マークは。
製品の上面に印刷される。しかし、−次元や二次元ホト
センサ等の光学素子や紫外線消去不揮発性メモリの場合
は、製品の上面には上部パッケージ枠体の開口を覆う透
光性ガラス板が設けられ、上部セラミック枠体上面には
余分なスペースがない。
センサ等の光学素子や紫外線消去不揮発性メモリの場合
は、製品の上面には上部パッケージ枠体の開口を覆う透
光性ガラス板が設けられ、上部セラミック枠体上面には
余分なスペースがない。
また、透光性ガラス板へ製品マークを印刷すると、光素
子等に導入すべき光を遮ってしまう可能性がある。従っ
て、光学素子の場合は、パッケージの裏面つまり下部パ
ッケージ基板面に印刷される。
子等に導入すべき光を遮ってしまう可能性がある。従っ
て、光学素子の場合は、パッケージの裏面つまり下部パ
ッケージ基板面に印刷される。
製品マークの印刷は1例えば、自動搬送中にレーザマー
カを使用して印刷する方法の他、品種が少ない場合は、
ゴム印等を使用し手作業で行なうことも多い、後者の方
法では、パッケージの裏面からパッケージの向、きが判
別できないと、・製品マークを逆付けしてしまう可能性
がある。−これに対応するため、下部パッケージ基板か
らも当該パッケージの向きがわかるように、下部パッケ
ージ枠体にもインデックスマークを設けるのが望ましい
、。
カを使用して印刷する方法の他、品種が少ない場合は、
ゴム印等を使用し手作業で行なうことも多い、後者の方
法では、パッケージの裏面からパッケージの向、きが判
別できないと、・製品マークを逆付けしてしまう可能性
がある。−これに対応するため、下部パッケージ基板か
らも当該パッケージの向きがわかるように、下部パッケ
ージ枠体にもインデックスマークを設けるのが望ましい
、。
このインデック4スマークは従来と同様の構成のもの、
すなわち、下部セラミック基板の端部に設けた凹部や切
欠きでもよい、この凹部や切欠きに適合するピンを立て
ておくことにより、誤接続の防止手段としても役立つ1
例えば、パッケージ組み立て工程において、搬送用キャ
リアプレートを用いてパッケージを搬送する場合、キャ
リアプレートにビンを立て、このビンに凹部や切欠きの
インデックスマークをピンに当てることによりパッケー
ジを逆にセットすることを防止できる。また、当該パッ
ケージを実装する外部応用回路であるプリント配線基板
等にピンを立てることによりパッケージの逆さしを防止
できる。
すなわち、下部セラミック基板の端部に設けた凹部や切
欠きでもよい、この凹部や切欠きに適合するピンを立て
ておくことにより、誤接続の防止手段としても役立つ1
例えば、パッケージ組み立て工程において、搬送用キャ
リアプレートを用いてパッケージを搬送する場合、キャ
リアプレートにビンを立て、このビンに凹部や切欠きの
インデックスマークをピンに当てることによりパッケー
ジを逆にセットすることを防止できる。また、当該パッ
ケージを実装する外部応用回路であるプリント配線基板
等にピンを立てることによりパッケージの逆さしを防止
できる。
本発明の他の目的及び本発明の他の特徴は図面を参照し
た以下の説明から明らかとなるであろう。
た以下の説明から明らかとなるであろう。
第1図は固体撮像チップCHIをパッケージングした構
造を示す図であり、以下、全体構造を固体撮像デバイス
DVC、チップCHIを除くデバイスDVCの部分(容
器)をパッケージPKGと称する。
造を示す図であり、以下、全体構造を固体撮像デバイス
DVC、チップCHIを除くデバイスDVCの部分(容
器)をパッケージPKGと称する。
同図に於いて、(a)はデバイスDVCをチップCHI
の受光面側から見たときの上面図である、上面図(a)
を基準にして、(b)は上側から見たときの側面図、(
Q)はQ−Q切断線に於ける断面図、(d)は右側から
見たときの側面図、(a)はe−e切断線に於ける断面
図である。
の受光面側から見たときの上面図である、上面図(a)
を基準にして、(b)は上側から見たときの側面図、(
Q)はQ−Q切断線に於ける断面図、(d)は右側から
見たときの側面図、(a)はe−e切断線に於ける断面
図である。
GLSは透光性の封止板であり、硼珪酸硝子(BiOa
・S i O,)のようなガラス材から成る。
・S i O,)のようなガラス材から成る。
以下、GLSは窓ガラスと称する。
チップCHIはモノリシック半導体集積回路技術で作ら
れ、窓ガラスGLS側の表面(受光面)にはフォトダイ
オードのような光電変換素子が複数個配列され(−次元
センサーの場合はL列に、二次元センサーの場合は複数
列に)、裏面は銀ペースト材のような接着剤で下部セラ
ミック基板LoWにボンディングされている。
れ、窓ガラスGLS側の表面(受光面)にはフォトダイ
オードのような光電変換素子が複数個配列され(−次元
センサーの場合はL列に、二次元センサーの場合は複数
列に)、裏面は銀ペースト材のような接着剤で下部セラ
ミック基板LoWにボンディングされている。
上部セラミック枠体UPPは中央部をくり抜いた受光窓
WDWを有し、外光がチップCHIに当たるようにして
いる。
WDWを有し、外光がチップCHIに当たるようにして
いる。
上下セラミック体UPP及びLOWの縁部分は欠は等の
防止用に面取り(上図面では二重層の線で描かれた縁部
分)が施されている。
防止用に面取り(上図面では二重層の線で描かれた縁部
分)が施されている。
LDはチップCHIとプリント配線基板のような外部応
用回路との間を電気的に接続するためのリードであり、
上下セラミック体UPP、LOWの間にフリットガラス
のような低融点ガラスFLTで固定されている。リード
LDは、チップC上工との・接続用のインナーリード部
ILと外部回路との接続用のアウターリード部OLを有
し1両リード部は連続して(一体に)形成されている。
用回路との間を電気的に接続するためのリードであり、
上下セラミック体UPP、LOWの間にフリットガラス
のような低融点ガラスFLTで固定されている。リード
LDは、チップC上工との・接続用のインナーリード部
ILと外部回路との接続用のアウターリード部OLを有
し1両リード部は連続して(一体に)形成されている。
内側リードILは、同一形状の先端形状を持ち中側に位
置する複数個の内側リードILLと、中央部に丸穴があ
けられ太き目の先端形状を持ち4角に位置する4個の内
側リードIL2の合計20個有る。この内側リードIL
2の特殊形状は、自動ワイヤボンディング時のリード位
置パターン認識に有用である。
置する複数個の内側リードILLと、中央部に丸穴があ
けられ太き目の先端形状を持ち4角に位置する4個の内
側リードIL2の合計20個有る。この内側リードIL
2の特殊形状は、自動ワイヤボンディング時のリード位
置パターン認識に有用である。
WIRは内側リードILとチップCHIのポンディング
パッドとを電気的に接続するための、AlやAu等の金
属ワイヤである。
パッドとを電気的に接続するための、AlやAu等の金
属ワイヤである。
TABはチップCHIをマウントするためのタブリード
と呼ばれる金属板であり、チップCHIの裏面はこのタ
ブリードによって支持されると共に、インナーリードI
L2によって外部回路の直流電源(交流接地点)に電気
的に接続される。タブリードTABはリードILによっ
て機械的に支持される。
と呼ばれる金属板であり、チップCHIの裏面はこのタ
ブリードによって支持されると共に、インナーリードI
L2によって外部回路の直流電源(交流接地点)に電気
的に接続される。タブリードTABはリードILによっ
て機械的に支持される。
IDXIは上部セラミック枠体UPPの一部を内側に突
出させて形成したインデックスである。
出させて形成したインデックスである。
IDX2は下部セラミック体LOWに設けた凹部であり
、外側リードILLの回路配置基準位置を示すインデッ
クスである。このインデックスよりXは、デバイXDV
Sを(外側リードIL1’&−)実装するとき、実装基
板側にインデックスIDXの凹部に適合するビン等を立
てておくことにより、誤接続の防止手段としても役立つ
、これらのインデックスIDXI、IDX2の詳細は後
述する。
、外側リードILLの回路配置基準位置を示すインデッ
クスである。このインデックスよりXは、デバイXDV
Sを(外側リードIL1’&−)実装するとき、実装基
板側にインデックスIDXの凹部に適合するビン等を立
てておくことにより、誤接続の防止手段としても役立つ
、これらのインデックスIDXI、IDX2の詳細は後
述する。
次に、デバイスDVSの組み立て方法を簡単に説明する
。 ′リードILと
タブリードTAB等が連なったリードフレームを1枚の
金属板からプレス成型又はエツチングにより形成する。
。 ′リードILと
タブリードTAB等が連なったリードフレームを1枚の
金属板からプレス成型又はエツチングにより形成する。
金属材料としてはセラミックスとの相性の良い1例えば
4270イ(N x : 42%、Fa:58%重量比
の合金)が選ばれる。
4270イ(N x : 42%、Fa:58%重量比
の合金)が選ばれる。
外側リードILLを垂直に折り曲げたリードフレームを
、下部セラミック基板に乗せ、フリットガラスFLTを
枠状に塗布した上部セラミック枠体でサンドウィッチに
して、それらを融着する。
、下部セラミック基板に乗せ、フリットガラスFLTを
枠状に塗布した上部セラミック枠体でサンドウィッチに
して、それらを融着する。
リードフレームの不要な部分を切断する。
チップCHIをタブリードTABに自動ダイボンディン
グし、内側リードILとチップCHIとの間を自動ワイ
ヤボンディングする。
グし、内側リードILとチップCHIとの間を自動ワイ
ヤボンディングする。
窓ガラスGLSを上部セラミック枠体UPPに有機接着
剤等で貼り付ける。
剤等で貼り付ける。
リードフレームの不要部分(外側リードOL同志をつな
いでいるブリッジ部分)を切断する。
いでいるブリッジ部分)を切断する。
本実施例のインデックスマークIDXIは、上部セラミ
ック枠体UPPと一体成形により設けられた開口WDW
内に突出する半円状の凹部である。
ック枠体UPPと一体成形により設けられた開口WDW
内に突出する半円状の凹部である。
開口WDWにはインデックスマークIDXの長さ(例え
ば1m1)程度は余裕のスペースを有するので、パッケ
ージの寸法には影響を与えない。
ば1m1)程度は余裕のスペースを有するので、パッケ
ージの寸法には影響を与えない。
本実施例では、インデックスマークIDXIが上部セラ
ミック枠体UPPの開口WDW内に設けられているので
、上部セラミック枠体UPPにおいて、透光性ガラス板
GLSの封止面の外側にインデックスマークIDXIを
設けるスペースをなくすことができ、寸法を小さくでき
る。なお、開口WDWは透光性ガラス板Gl、Sにより
覆われているので、インデックスマークIDXは上面か
ら容易に識別できる。また、従来のインデックスの長き
分、上部セラミック枠体UPPの寸法を小さくするだけ
なので、透光性ガラス板GLS等は従来と同一寸法のも
のを使用できる。さらに、本実施例の上部セラミック枠
体UPPのインデックスマークIDXは、従来のインデ
ックスマークと設置場所が異なるので、従来の上部セラ
ミック枠体と区別−することができ1両者の上部セラミ
ック枠体を使用して製品を作製する場合も、間違えるこ
とがない。
ミック枠体UPPの開口WDW内に設けられているので
、上部セラミック枠体UPPにおいて、透光性ガラス板
GLSの封止面の外側にインデックスマークIDXIを
設けるスペースをなくすことができ、寸法を小さくでき
る。なお、開口WDWは透光性ガラス板Gl、Sにより
覆われているので、インデックスマークIDXは上面か
ら容易に識別できる。また、従来のインデックスの長き
分、上部セラミック枠体UPPの寸法を小さくするだけ
なので、透光性ガラス板GLS等は従来と同一寸法のも
のを使用できる。さらに、本実施例の上部セラミック枠
体UPPのインデックスマークIDXは、従来のインデ
ックスマークと設置場所が異なるので、従来の上部セラ
ミック枠体と区別−することができ1両者の上部セラミ
ック枠体を使用して製品を作製する場合も、間違えるこ
とがない。
本実施例では、透光性ガラス板GLSを上部セラミック
枠体UPPに封止する封止剤としては、白色のエポキシ
系の有機接着剤を用いた。封止剤の厚さが約15tm以
下のように薄いと、封止剤はほぼ透明であり、下地の上
部セラミック枠体UPPが透けて見える0本実施例では
、インデックスマークIDXIの上面を、封止面つまり
上部セラミック枠体UPPと同じ高さとし、インデック
スマークIDXの開口WDWへの(パッケージの長辺方
向)の突き出し長さは1■としたが、透光性ガラス板G
LSを、封止する前後において、インデックスマークI
DXは容易に認識でき、インデックスマークとして十分
働くことがわかった。
枠体UPPに封止する封止剤としては、白色のエポキシ
系の有機接着剤を用いた。封止剤の厚さが約15tm以
下のように薄いと、封止剤はほぼ透明であり、下地の上
部セラミック枠体UPPが透けて見える0本実施例では
、インデックスマークIDXIの上面を、封止面つまり
上部セラミック枠体UPPと同じ高さとし、インデック
スマークIDXの開口WDWへの(パッケージの長辺方
向)の突き出し長さは1■としたが、透光性ガラス板G
LSを、封止する前後において、インデックスマークI
DXは容易に認識でき、インデックスマークとして十分
働くことがわかった。
なお、インデックスマークIDXは、上面から識別でき
るだけであり、下部セラミック基板LOWの裏面からは
当該パッケージの方向がわからなし)ので1例えば、製
品マークの印刷工程において。
るだけであり、下部セラミック基板LOWの裏面からは
当該パッケージの方向がわからなし)ので1例えば、製
品マークの印刷工程において。
製品マークを逆付けしてしまう可能性がある。これに対
応するため、下部セラミック基板LOWからも当該パッ
ケージの向きがわかるように、下部セラミック枠体LO
WにもインデックスマークよりX2が設けである0本実
施例では、このインデックスマークは従来と同様の構成
の下部セラミック基板LOWの端部に設けた半円状の凹
部である。
応するため、下部セラミック基板LOWからも当該パッ
ケージの向きがわかるように、下部セラミック枠体LO
WにもインデックスマークよりX2が設けである0本実
施例では、このインデックスマークは従来と同様の構成
の下部セラミック基板LOWの端部に設けた半円状の凹
部である。
以上説明したように、本発明の半導体素子パッケージで
は、インデックスマークを上部パッケージ枠体の開口内
に設けたので、パッケージを小型化することができる。
は、インデックスマークを上部パッケージ枠体の開口内
に設けたので、パッケージを小型化することができる。
また、パッケージを若干小型化した場合でも、従来と同
寸法の透光性ガラス板およびその治具等を使用でき、パ
ッケージおよびパッケージ側だけの治具を新規にするだ
けで済む、また、下部パッケージ基板に凹部や切欠き等
のインデックスマークを設けることにより、製品マーク
の逆印刷やパッケージ側逆セットや逆さし等を防止でき
る。
寸法の透光性ガラス板およびその治具等を使用でき、パ
ッケージおよびパッケージ側だけの治具を新規にするだ
けで済む、また、下部パッケージ基板に凹部や切欠き等
のインデックスマークを設けることにより、製品マーク
の逆印刷やパッケージ側逆セットや逆さし等を防止でき
る。
第1図は本発明による固体撮像装置(−次元センサー)
の各部の平面、側面及び断mlを示す図である。 第2図は従来の一次元センサーを示す平面図である。 LOW・・・下部セラミック基板、TAB・・・タブリ
ード、CHI・・・固体撮像チップ、FLT・・・フリ
ットガラス、OL・・・外部リード。 IL・・・内部リード、UPP・・・上部セラミック枠
体、WDW・・・受光窓、GLS・・・窓ガラス、ID
XI、IDX2・・・インデックス、WIR・・・ボン
ディング・ワイヤ。
の各部の平面、側面及び断mlを示す図である。 第2図は従来の一次元センサーを示す平面図である。 LOW・・・下部セラミック基板、TAB・・・タブリ
ード、CHI・・・固体撮像チップ、FLT・・・フリ
ットガラス、OL・・・外部リード。 IL・・・内部リード、UPP・・・上部セラミック枠
体、WDW・・・受光窓、GLS・・・窓ガラス、ID
XI、IDX2・・・インデックス、WIR・・・ボン
ディング・ワイヤ。
Claims (1)
- 【特許請求の範囲】 1、半導体素子を載置する下部パッケージ基板と、上記
半導体素子の電極に接続されるインナリードとアウタリ
ードを有するリードフレームと、中央部に開口を有しか
つ上記下部パッケージ基板とともに上記リードフレーム
をはさんで固定する上部パッケージ枠体と、上記開口を
覆う透光性板とを有し、上記上部パッケージ枠体の一部
分を上記側口内に向けて突出するように形成して成るこ
とを特徴とする半導体素子パッケージ。 2、上記下部パッケージ基板の縁に凹部を設けたことを
特徴とする請求項1記載の半導体素子パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066164A JPH02246249A (ja) | 1989-03-20 | 1989-03-20 | 半導体素子パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1066164A JPH02246249A (ja) | 1989-03-20 | 1989-03-20 | 半導体素子パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02246249A true JPH02246249A (ja) | 1990-10-02 |
Family
ID=13307937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1066164A Pending JPH02246249A (ja) | 1989-03-20 | 1989-03-20 | 半導体素子パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02246249A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03200255A (ja) * | 1989-12-28 | 1991-09-02 | Nippon Zeon Co Ltd | ポジ型レジスト組成物 |
-
1989
- 1989-03-20 JP JP1066164A patent/JPH02246249A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03200255A (ja) * | 1989-12-28 | 1991-09-02 | Nippon Zeon Co Ltd | ポジ型レジスト組成物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5521429A (en) | Surface-mount flat package semiconductor device | |
EP0790653B1 (en) | IC package and its assembly method | |
JP2553924B2 (ja) | 周辺キャリア構造体を有するパッケージ式電子デバイス | |
JP2002050645A (ja) | 半導体装置の製造方法 | |
US20070018123A1 (en) | Surface mount type photo-interrupter and method for manufacturing the same | |
JPH01251778A (ja) | Icカード | |
US5223746A (en) | Packaging structure for a solid-state imaging device with selectively aluminium coated leads | |
JPH07326797A (ja) | 側面発光型の半導体発光装置を製造する方法 | |
JP2003152123A (ja) | 半導体装置 | |
JPH02246249A (ja) | 半導体素子パッケージ | |
JP3831504B2 (ja) | リードフレーム | |
JP3193780B2 (ja) | 反射型光結合装置の製造方法 | |
JPH02126685A (ja) | 固体イメージセンサー | |
JPH0381654U (ja) | ||
TWI785195B (zh) | 半導體裝置 | |
JPH054529U (ja) | チツプ型発光ダイオードの構造 | |
US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2506452Y2 (ja) | 側面発光表示装置 | |
KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
JPH05343610A (ja) | 混成集積回路装置 | |
JPH02246270A (ja) | 固体撮像装置及び電子部品用パッケージ | |
JP3585952B2 (ja) | 光結合装置 | |
JPS61214565A (ja) | 半導体光センサ装置 | |
JP2020194830A (ja) | 受発光装置 | |
JP2001177151A (ja) | チップ部品型led |