JPH02230766A - Ｍｏｓ型ダイナミックメモリ素子 - Google Patents
Ｍｏｓ型ダイナミックメモリ素子Info
- Publication number
- JPH02230766A JPH02230766A JP1051409A JP5140989A JPH02230766A JP H02230766 A JPH02230766 A JP H02230766A JP 1051409 A JP1051409 A JP 1051409A JP 5140989 A JP5140989 A JP 5140989A JP H02230766 A JPH02230766 A JP H02230766A
- Authority
- JP
- Japan
- Prior art keywords
- mos type
- type dynamic
- dynamic memory
- memory element
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＭＯＳ型ダイナミックメモリ素子構造に関する
。
。
［課題を解決するための手段］
上記課題を解決するために、ＭＯＳ型ダイナミックメモ
リ素子に関し、半導体基板表面にトレンチ・ゲート部と
拡散層部とを半導体をはさんで横型に形成する手段をと
る。
リ素子に関し、半導体基板表面にトレンチ・ゲート部と
拡散層部とを半導体をはさんで横型に形成する手段をと
る。
［従来の技術］
従来，Ｍ’ＯＳ型ダイナミックメモリ素子購造は半導体
基板表面に形成された、ＭＯＳ型ＦＥＴと、該ＭＯＳ型
ＦＥＴの一方の拡散層にコンデンサ［実施例コ 以下、実施例により本発明を詳述する。
基板表面に形成された、ＭＯＳ型ＦＥＴと、該ＭＯＳ型
ＦＥＴの一方の拡散層にコンデンサ［実施例コ 以下、実施例により本発明を詳述する。
第１図は、本発明の一実施例を示すＭＯＳ型ダイナミッ
クメモリ素子の断面図である。
クメモリ素子の断面図である。
すなわち、Ｓ１基板１の表面には、フィールド酸｛［２
ｔ｝レンチゲート部のゲート酸化膜３，及びゲート電極
４が形成されて成り、更に、拡散層１，６及び拡散層２
．７が８１をはさんで形成されて成ると共に、前記トレ
ンチゲートの底部にはチャネルストッパー５が形成され
て成る。尚、本例はＭＯＳ型ダイナミックメモリ素子が
２素子形成された例であり、ゲート電極を中心に左゜右
に１メモリ素子づつ形成されて成る。すなわち、メモリ
の書き込みや読み取シ動作はゲート電極４に連らなった
Ｘ方向配線８に電圧を印加して行ない、いま、Ｘ方向配
線８に正の電圧を印加して拡散層１，６に連らなった、
Ｙ，方向配線９及び拡敗層２，７に連らなったＹ２方向
配線１０の電位を読み取シ、この２つの一電位をチャネ
ルス｝ノパー５で分離された、ゲート部の左右に蓄積し
、読み出しは、拡散層１，６あるいは拡散層２，７がら
空乏層を延ばして、ゲート部表面に蓄潰されている電位
を読み出すと云う方法で２線式でダイナミックメモリ動
作をさせる事ができる。
ｔ｝レンチゲート部のゲート酸化膜３，及びゲート電極
４が形成されて成り、更に、拡散層１，６及び拡散層２
．７が８１をはさんで形成されて成ると共に、前記トレ
ンチゲートの底部にはチャネルストッパー５が形成され
て成る。尚、本例はＭＯＳ型ダイナミックメモリ素子が
２素子形成された例であり、ゲート電極を中心に左゜右
に１メモリ素子づつ形成されて成る。すなわち、メモリ
の書き込みや読み取シ動作はゲート電極４に連らなった
Ｘ方向配線８に電圧を印加して行ない、いま、Ｘ方向配
線８に正の電圧を印加して拡散層１，６に連らなった、
Ｙ，方向配線９及び拡敗層２，７に連らなったＹ２方向
配線１０の電位を読み取シ、この２つの一電位をチャネ
ルス｝ノパー５で分離された、ゲート部の左右に蓄積し
、読み出しは、拡散層１，６あるいは拡散層２，７がら
空乏層を延ばして、ゲート部表面に蓄潰されている電位
を読み出すと云う方法で２線式でダイナミックメモリ動
作をさせる事ができる。
尚、本法は、絶縁基板上に形成された半導体膜，構造す
なわちｓｏ工（ Ｓｉｌｉｃｏｎ ｏｎ 工ｎｓｕｌａ
ｔｏｒ ） 構造にも適用する事ができる。
なわちｓｏ工（ Ｓｉｌｉｃｏｎ ｏｎ 工ｎｓｕｌａ
ｔｏｒ ） 構造にも適用する事ができる。
［発明の効果］
本発明は、基本的には一ＭＯＳダイオードを用いた２線
式のダイナミックメモリ素子を横型に形成したものであ
り、ＭＯＳ型ダイナミックメモリの集積度の向上を計る
ことができる効果がある。
式のダイナミックメモリ素子を横型に形成したものであ
り、ＭＯＳ型ダイナミックメモリの集積度の向上を計る
ことができる効果がある。
第１図は、本発明の一実施例を示すＭＯＳ型ダイナミッ
ク素子の断面図である。 １・・・・・・・・・Ｓ１基板 ２・・・・・・・・・フィールド酸化膜６・・・・・・
・・・ゲート酸化膜 ４・・・・・・・・・ゲート電極 ５・・・・・・・・・チャネル・ストッパー６・・・・
・・・・・拡散層１ ７・・・・・・・・・拡散層２ ８・・・・・・・・・Ｘ方向配線 ９・・・・・・・・・Ｙ１方向配線 １０・・・・・・・・・Ｙ２方向配線 以上
ク素子の断面図である。 １・・・・・・・・・Ｓ１基板 ２・・・・・・・・・フィールド酸化膜６・・・・・・
・・・ゲート酸化膜 ４・・・・・・・・・ゲート電極 ５・・・・・・・・・チャネル・ストッパー６・・・・
・・・・・拡散層１ ７・・・・・・・・・拡散層２ ８・・・・・・・・・Ｘ方向配線 ９・・・・・・・・・Ｙ１方向配線 １０・・・・・・・・・Ｙ２方向配線 以上
Claims (1)
- 半導体基板表面にはトレンチ・ゲート部と拡散層部とが
半導体をはさんで横型に形成されて成る事を特徴とする
ＭＯＳ型ダイナミックメモリ素子
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051409A JPH02230766A (ja) | 1989-03-03 | 1989-03-03 | Ｍｏｓ型ダイナミックメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051409A JPH02230766A (ja) | 1989-03-03 | 1989-03-03 | Ｍｏｓ型ダイナミックメモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230766A true JPH02230766A (ja) | 1990-09-13 |
Family
ID=12886139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051409A Pending JPH02230766A (ja) | 1989-03-03 | 1989-03-03 | Ｍｏｓ型ダイナミックメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175309A (en) * | 1988-12-09 | 1992-12-29 | Mitsui Toatsu Chemicals Inc. | Preparation process of n-substituted maleimides |
-
1989
- 1989-03-03 JP JP1051409A patent/JPH02230766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175309A (en) * | 1988-12-09 | 1992-12-29 | Mitsui Toatsu Chemicals Inc. | Preparation process of n-substituted maleimides |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0260163A (ja) | 半導体メモリの製造方法 | |
| KR950034443A (ko) | 상. 하로 분리된 커패시터를 갖는 반도체 메모장치 및 그 제조방법 | |
| JPS5936262U (ja) | 半導体メモリ素子 | |
| JPH02230766A (ja) | Ｍｏｓ型ダイナミックメモリ素子 | |
| JPS6041464B2 (ja) | メモリセル | |
| JP2532471B2 (ja) | 半導体装置 | |
| JPS5944056U (ja) | 電荷転送装置 | |
| JPH03120054U (ja) | ||
| JPH02114670A (ja) | 電界効果トランジスタ | |
| JPS6347354B2 (ja) | ||
| JPH0576770B2 (ja) | ||
| JPS5877065U (ja) | 集積回路装置 | |
| JPS6221072Y2 (ja) | ||
| JPS59112649A (ja) | 半導体メモリ装置 | |
| JPS6018558U (ja) | 薄膜トランジスタ素子 | |
| JPS60166158U (ja) | メモリーセル | |
| JPS5910263A (ja) | 半導体装置 | |
| JPS5951392U (ja) | 表示装置 | |
| JPS60137454U (ja) | 信号読み出し装置 | |
| JPS60151147U (ja) | 半導体装置 | |
| JPH02118954U (ja) | ||
| JPS62115875A (ja) | 縦型電界効果トランジスタ | |
| JPS62196358U (ja) | ||
| JPS594069A (ja) | 半導体記憶装置 | |
| JPS6099553U (ja) | 半導体装置 |