[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0831869A - 半導体装置及びその製造方法及びその実装検査方法 - Google Patents

半導体装置及びその製造方法及びその実装検査方法

Info

Publication number
JPH0831869A
JPH0831869A JP6240111A JP24011194A JPH0831869A JP H0831869 A JPH0831869 A JP H0831869A JP 6240111 A JP6240111 A JP 6240111A JP 24011194 A JP24011194 A JP 24011194A JP H0831869 A JPH0831869 A JP H0831869A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
film carrier
bump
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6240111A
Other languages
English (en)
Other versions
JP2606603B2 (ja
Inventor
Michitaka Urushima
路高 漆島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6240111A priority Critical patent/JP2606603B2/ja
Priority to EP95111618A priority patent/EP0709883B1/en
Priority to DE69523010T priority patent/DE69523010T2/de
Priority to KR1019950031588A priority patent/KR100211093B1/ko
Priority to US08/537,261 priority patent/US5869887A/en
Publication of JPH0831869A publication Critical patent/JPH0831869A/ja
Application granted granted Critical
Publication of JP2606603B2 publication Critical patent/JP2606603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】容易に他のパッケージと一括リフローでき、か
つ安価なTAB型半導体装置を提供することを目的とす
る。 【構成】TABテープのデバイスホール22の外周部に
パッド3を形成し、カバーレジスト塗布ライン5に示し
ているように、配線パターンの保護の為、絶縁性のカバ
ーレジスト7を塗布する。次に、インナーリード6と半
導体チップ4を接続する。半導体チップ4の保護及びイ
ンナーリード6とベースフィルム9を確実に固定するた
め、上述したように、カバーレジスト7をデバイスホー
ル22より広く形成し、樹脂をチップ上部だけでなく、
ベースフィルム9上にもコーティングする。その後、プ
リント基板13と接合する為の電極バンプ11を形成
し、カットホール2にて切断・分離してOLBパッド1
2に他品種と同時に一括リフローにて接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、TABテープを用いた
半導体装置において、バンプを用いて実装基板に接続す
る半導体装置およびその製造方法に関する。
【0002】
【従来の技術】一般的に、TAB方式の実装に用いられ
るフィルムキャリアテープは図3(a),(b)に示す
ように、ポリイミド等の絶縁性のベースフィルム9に搬
送及び位置決め用のスプロケットホール1を形成し、か
つ半導体チップ4が入る為の開孔部であるデバイスホー
ル22が形成され、そのベースフィルム9の表面には、
銅箔等の金属箔を接着し、かつこれをフォトリソグラフ
ィ技術により所要パターンに形成してインナーリード6
とアウターリード20及び電気選別のためのテストパッ
ド21等を形成する。前記インナーリード6は前記デバ
イスホール22内に突出しており、これとつながってデ
バイスホール22の外側に演出し、前記アウターリード
20と配線されている。更にその銅箔等の金属箔の保護
膜として金、錫、半田等のメッキが施されている。ま
た、アウターリード20の直下部のベースフィルム9に
はOLBホール19が形成されており、このOLBホー
ル19とデバイスホール22の間はリードを保持するサ
スペンダー23が形成されている。
【0003】そして、このフィルムキャリアテープのイ
ンナーリード6と半導体チップ4とをボンディングする
際には、あらかじめ半導体チップ4の電極上に金属突起
物であるILB用バンプ24を設けておき、このILB
用バンプ24上に接合するインナーリード6を配置さ
せ、その背後よりボンデングツールで前記インナーリー
ド6を押圧しながら加熱することにより、圧着もしくは
共晶法により前記インナーリード6とILB用バンプ2
4を接合している。
【0004】その後、図3(c)に示すように、半導体
チップ4の表面に形成された回路を保護するため、樹脂
10を塗布する。次いで、前記電気選別パッド21を用
い電気選別後、OLBホール19部で切断・分離し、図
3(d)に示すようにプリント基板13のOLB用パッ
ド12にアウターリード20を位置決めし熱圧着法で接
合することにより、実施されていた。
【0005】
【発明が解決しようとする課題】上述した、TAB型半
導体装置の製造方法では、基板に接続する際、35μm
厚と非常に薄いのでアウターリードの位置精度、コプラ
ナリティーが高精度で必要で、これに対応する為、OL
B用ボンダーが必要であった。更にこの場合、熱圧着で
プリント基板に接続するためリペアー性に欠け、加えて
大きな欠点としては、他の例えばQFP等の一括リフロ
ーで実装可能なパッケージと別工程で実装する必要があ
った。この為、TAB型半導体装置は、特殊なパッケー
ジとして取り扱われ、汎用性が不十分であった。
【0006】一方、一括リフロー可能なQFP等のアウ
ターリードピッチは、0.4mmピッチ程度が限界とさ
れている。この限界に対し、日経マイクロデバイス19
94年3月号P58〜64に記載されている様に、パッ
ケージ裏面に外部端子として格子状に半田バンプを配置
した表面実装型パッケージとしてBGA(BallGr
id Array)が紹介されている。このパッケージ
は例えば220ピン級の23〜24mm角のパッケージ
を実現するために、QFPでは0.4mmピッチが必要
となるが、BGAは1.5mmピッチで良いため実装性
が良いことがわかる。併せて、パッケーシザイスが小さ
いため配線長も短くできる為、電気特性も向上する。
【0007】このBGAパッケージの基板は多層プリン
ト基板が用いられているが、セラミックの基板やフィル
ム(TABテープ)を用いることもできる。このうち、
TABテープを用いた場合、例えば、特開昭63−34
936開示のように、ベースフィルム上に形成されたパ
ターンに対し裏側に貫通スルーホールを介して、プリン
ト基板と接合する端子を設けたり、更にプリント基板の
ように多層配線をフィルム内に設けなくてはいけないた
め非常に高価なパッケージとなってしまいやはり汎用性
に欠けていた。
【0008】
【課題を解決するための手段】本発明による半導体装置
は、搬送用及び位置決め用のスプロケットホール、半導
体チップを接続する為に設けられたデバイスホール及び
実装基板へ実装する前に切断分離するために設けられた
カットホールを有するフィルムキャリアテープに、半導
体チップの電極と接続する為のインナーリード及び前記
インナーリードと同一平面上に外部と接合する為に設け
られたパッドが金属箔にて配線されたパターンを設けた
TABテープを形成し、前記半導体チップのパッド電極
と前記インナーリードを接続し、バンプを介して、前記
パッドと実装基板とを接合する構造を持ったことを特徴
としている。
【0009】また、本発明による方法は、前述のTAB
テープを用い、前記インナーリードと半導体チップと接
合する工程と、半導体チップの保護及び接合した前記イ
ンナーリードとTABテープの固定を目的とした樹脂を
コーティングする工程と、前記パッド上にバンプを形成
する工程と、上記半導体チップ付TABテープをフィル
ムキャリアから切断分離し、前記パッド上に形成された
バンプに対応する実装基板のOLB用パッドを位置決め
する工程と、前記バンプとOLB用パッドを接合する工
程とを少なくとも有している。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。
【0011】図1に本発明の半導体装置及びその製造方
法を説明する平面図及び断面図をしめす。まず、図1
(a)に図示するように、TABテープのデバイスホー
ル22の外周部に均等に例えば1.0mmピッチで配置
された例えば円形状のパッド3を形成し、カバーレジス
ト塗布ライン5に示しているように、配線パターンの保
護及び半田ポールの流れを防止する為、絶縁性のカバー
レジスト7を塗布する。このカバーレジストには、初期
弾性率が約200kg/mm2 等のエポキシ系の材料を
用いると、ベースフィルム9が反る等の問題が発生し、
平坦性が失われるため、ベースフィルムより初期弾性率
が1/10より小さいものを採用すると良く、大幅に低
い(例えば1/20程度)のものを採用するとTABテ
ープ反りを減少でき、プリント基板への実装時に悪影響
を与えない程度抑えることが可能となる。また、カバー
レジスト塗布はカバーレジストライン5で図示している
ように、パッド3より僅かに小さい径例えばパッドサイ
ズ0.6mmφの時、0.5mmφで塗布し、パッド開
口サイズを0.5mmφとしておく。ここで、前記パッ
ドよりカットホール2側へ配線し、テストパッドや、メ
ッキ配線を設けても良いが、半導体装置の小型化するた
めに、前記パッドを配線パターンのショートチェックパ
ッドとして採用し、更にベースフィルム9上の配線パタ
ーンは前記カバーレジストで保護すれば、メッキ配線を
形成しなくともよい。
【0012】通常ベースフィルム9は半透明性のポリイ
ミド樹脂又は、透明なポリエチレンテレフタレート等の
樹脂が用いられている。更に、カバーレジスト7は通常
緑色をした光透過性の悪いエポキシ樹脂が用いられてい
るが、光に透明又は、半透明なポリイミド樹脂を用いて
も良い。このベースフィルム9は厚さが50μm〜12
5μmで、カバーフィルム7の厚さは10〜30μmで
ある。
【0013】次いで、図1(b)の断面図で示している
ように、このTABテープを用いインナーリード6と半
導体チップ4を接続する。
【0014】次いで、図1(c)に示すように、半導体
チップ4の保護だけでなく、半導体チップ4とインナー
リード6及びベースフィルム9を確実に固定するため、
前記樹脂をチップ上部だけでなく、ベースフィルム9上
にもコーティングする。この時、樹脂厚は、半導体チッ
プ4上面より250μm以内とすると良い。
【0015】その後、パッド3の開口部に例えば開口サ
イズ0.5mmφの場合、0.8mmφの半田ボールを
形成し、その後、N2 雰囲気で溶融して、バンプ11を
接続形成する。
【0016】このときパッド3に図4に示すように溝を
付けてもよい。溝を付けることによって、半田ボールの
バンプ11とパッド3との接触面積が増えるのでバンプ
11の接着強度と電気的導通が良くなる。
【0017】この溝は、図4(c)示すようにベースフ
ィルムまで設けた場合、さらに接着強度は強くなる。こ
のとき、パッドの中央部と周辺部はバンプが導体である
ので電気的に導通しているが、図4(a)に示すように
部分的にパッドの材質で接続した方が電気的導通が確実
にとれて好ましい。
【0018】このバンプの形成方法は印刷法によっても
形成可能である。ここで、半田ボーうを配置する場合、
金属箔であるパッドに酸化膜が厚いとフラックスが必要
となるが、フラックスを用いなくとも接合する場合は、
前記カバーレジスト7の塗布位置を前記パッド3のサイ
ズより必ずしも小さくしなくともよい。
【0019】次に、前記カットホール2にて切断・分離
し、電気選別後、図1(d)に示すように、OLBパッ
ド12に他品種と同時に一括リフローにて接続する。
【0020】そして、半透明性又は透明性の材料をベー
スフィルム9及びカバーレジスト7に使用した場合には
この半導体装置をプリント基板13に実装した後、半導
体装置のバンプ11とプリント基板13のOLBパッド
12との接続具合をベースフィルム9を通して直接目視
で観察できるので、接続の良否を簡単に検査できる。
【0021】さらに、補強のために、透明な補強材(例
えばプラスチック)をベースフィルム9の実装面と反対
側に設ければ強度を保ったまま半導体装置のバンプ1と
プリント基板13のOLBパッド12との接続の良否を
検査できる半導体装置を提供することがでる。
【0022】従って、不透明又はカバーレジスト7を使
用した場合には、半導体装置のバンプ11とプリント基
板13のOLBパッド12との接続の良否を検査しよう
とすると、ベースフィルム9が不透明なため目視で観察
することができず、X線装置等の特殊な装置を使用しな
ければ観察することが出来なかったが、透明なベースフ
ィルム9を使用したり、透明なベースフィルム9と透明
な補強材とを使用すれば製造ラインの中で、簡単に目視
で半導体装置のバンプ11とプリント基板13のOLB
パッド12との接続の検査ができる。また、ベースフィ
ルム9とプリント基板13との間に光を当てて検査をす
ればバンプ11がベースフィルム9を通してより見えや
すくなるので検査がより確実にできる。
【0023】ここで、図6を用いて、半導体装置のバン
プ11とプリント基板13のOLBパッドとの接続の良
否を検査方法を説明する。実装前の半導体装置のパッド
3には(b)の実装前断面図の示すように、Aサイズの
バンプ11が設けられている。これが実装されると、バ
ンプが溶解してOLBパッドに接触し表面張力によって
OLBパッドの大きさに広がり接合良品断面図の様にバ
ンプの大きさがBサイズになる。しかし、溶解不足等の
原因で接続具合が不良になると、接合不良断面図の様に
バンプがOLBパッドに広がらずに大きさがAサイズか
ら余り変わらない。
【0024】従って、図6(a)の観察方向からベース
フィルム9を通してバンプの大きさを観察すると、接合
良品のバンプはOLBパッドと同じくらい大きく、接合
不良品のバンプは小さいまま変わらず(c)の様に見え
るので、簡単に目視で、パッド3とOLBパッド12と
の接合具合を検査できる。
【0025】また、透明性材料をベースフィルム9に使
用した場合や透明性補強材を透明性ベースフィルム9に
張り付けた場合には、さらに、ベースフィルム9の実装
面に、方向性識別パターン28や位置認識パターン29
を設ければ、この半導体装置をプリント基板13に実装
するときに、左右対象なパッド配列の方向性が透明性ベ
ースフィルム9を通して簡単に識別できたり、実装基板
13上に設けた目標パターンに位置認識パターン29を
位置合わせすることにより、ベースフィルムのバンプ1
1とプリント基板13のOLBパッド12とを位置合わ
せすることが簡単にできるようになる。
【0026】さらに、実装後の接合具合の検査の時に、
ベースフィルム9の方向性を検査することも可能であ
る。
【0027】この場合、方向性識別パターン28や位置
認識パターン29をOLBパッドと同じ面にかつ同じ材
質でつくれば、ベースフィルム上のパッド通と同じ工程
で作れるので、工程をわざわざ追加せずに、位置認識パ
ターン29や方向性識別パターン28を持つ半導体装置
を製造することができる。
【0028】この時、枠型の補強材を使って、ベースフ
ィルム9端にだけ補強材を設けると、プラスチック等よ
り強度が強い樹脂性や金属性の補強材でも、ベースフィ
ルム9のパッド3がある部分には補強材が存在しないの
で簡単に目視で半導体装置のバンプ11とプリント基板
のOLBパッド12と接合具合が検査でき、かつより補
強強度が高い半導体装置を供給することができる。
【0029】さらに、ベースフィルム9のパッド3に対
応する部分や方向性認識パターン28や位置認識パター
ン29に孔が開いた補強材であれば、その材質が不透明
であってもより変形のすくない、かつ簡単に目視で半導
体装置のバンプ11とプリント基板のOLBパッド12
との接合具合が検査でき、ベースフィルム9が透明であ
るという利点を生かした半導体装置を提供することがで
きる。
【0030】また、半導体チップの電極パッドの数が少
ない場合、パッド3をデバイスホールの対面する2方向
の、スプロケットホールがある方向のみに配置すれば、
ベースフィルムの面積を少なくして、製品一個当たりの
ベースフィルムの使用面積を少なくすることができ、材
料費を低減することができる。
【0031】次に本発明の第2の実施例を説明する。図
2(b)に示すようにデバイスホール22内に配線材料
と同じ金属箔からなる吊りリード17を設ける。この吊
りリードにも、カバーレジスト7を塗布するが、半導体
チップ4から発熱される熱を実装基板に放出するため
に、図2(a)に示しているような放熱用バンプ18が
形成できるように、金属箔につながる貫通穴を設けてお
く。この貫通穴26は、半田ボールでバンプ11を形成
する場合は、OLB接続に用いるボール系と同じものを
使用するとバンプ11を形成する時、同時に形成できる
ため貫通穴サイズをパッド3の開口サイズと同時にして
おくと良い。図示している貫通穴は1個であるが、必要
に応じて、複数個設けることができる。また、バンプ1
1を印刷法で形成する場合は、必ずしもパッド3の開口
サイズと同値とする必要がない。
【0032】次いで、実施例1と基本的に同様な工程で
製造するが、樹脂10の塗布は吊りリード17とデバイ
スホール22の間から塗布し、毛細管現象を利用し吊り
リード17と半導体チップ4の間も浸透できる樹脂を採
用すれば、容易にコーティングできる。この時、吸着ノ
ズル等で釣りリードが半導体チップ4側に垂れないよう
に固定するとなお良い。
【0033】この放熱用バンプは、半導体チップ4がイ
ンナーリード6接続されたデバイスホール22の領域の
高さを一定に保つ効果もある。
【0034】更に、放熱性を向上する為に、Al板等か
らなる放熱板16を放熱用接着剤15で取り付けると良
い。また、これ以上に放熱する場合は、ヒートシンク1
4を前記放熱板16の上部に放熱性接着剤15で取り付
けると効果がある。この放熱用の放熱板16及びヒート
シンク14の取り付けは実施例1の構造でも可能であ
る。この時、放熱板16をベースフィルム9にも接着で
きる構造にすれば、テープの反り防止にもなる。また、
ヒートシンク14が重い場合は、その重さに耐えきれず
垂れる心配があるが、樹脂10上部とプリント基板13
の間を、例えば半田材等からなる板やペーストを用いて
固定できるように、プリント基板13側に取り付けてお
くとよい(図示せず)。
【0035】また、半田バンプの構造は、半田のみでボ
ール状につくっても良いが、時に半導体チップ裏面に放
熱板を設置する構造等半導体装置が重くなると、プリン
ト基板に実装する際に半田バンプが半導体装置の重みで
必要以上につぶれて、隣接したバンプ同士がショートす
る場合があるので、例えば、銅又は銀で核をつくりその
周囲を半田でとりまく二重構造とすれば、バンプの強度
を強くすることができる。
【0036】そして、核の大きさ等を選択することによ
り、ベースフィルムやプンリント基板の平坦性が多少悪
くなっても、平坦性の悪さを吸収しかつ必要以上につぶ
れずに隣接したバンプ同士がショートすることを防止す
ることができる。
【0037】さらに、放熱板の材質は銅/タングステ
ン、または銅/タングステン/ニッケルの混合物がよ
い。温度サイクルテスト(−65℃/150℃,100
0サイクル)やプレッシャー・クッカー・テスト(12
5℃,100%,500h)の結果、銅/タングステ
ン、または銅/タングステン/ニッケルの混合物は変形
がないが、銅/モリブデンは放熱板が反って変形し、は
がれ等が発生するという不具合が発生する。
【0038】さらに、パッド3の配列は、一般的には外
周が正方形または長方形になるように配置されていた。
しかし、この配列では、実装後正方形または長方形の頂
点に当たる部分のパッド3のバンプ11が、それ以外の
バンプ11と比べると周囲のバンプ11が3方向にしか
ないのでベースフィルム9と実装基板13の剥がれ力に
対して弱く、この頂点の部分から剥がれが始まるという
問題点があった。そこで、図7の様にこの正方形または
長方形の頂点に当たる部分にバンプ11を形成するパッ
ド3を設けないようにすると、外周の頂点に当たるバン
プ11には少なくとも4方向の周囲にバンプ11がある
ので、周囲のバンプの接合力によって外周の頂点のパッ
ド3が剥がれにくくなる。
【0039】また、正方形または長方形の頂点に当たる
部分のパッドは、インナーリード6からパッド3までの
配線長がもっとも長く、配線抵抗がそれ以外のパッドよ
り大きい等の電気特性上の問題もあった。そこで、図7
のL1(コーナー部パッド配列長)とL2(中央部パッ
ド配列長)とが同じ長さになるようにすると、接合力と
電気特性上の問題を改善できる。
【0040】次に本発明の第3の実施例を図面を用いて
説明する。図8はこの第3の実施例のパッド部の構成を
示す図である。図7のパッド部の構成との違いは、コー
ナー部のパッドを一部除去している点である。パッケー
ジの端子数は今後増加する事が予想される。コーナー部
のパッドの数は、列が増加するに従って増加する。例え
ば列が4列の場合のコーナー部のパッドの数は3個であ
るが、6列の場合は10個となる。コーナー以外の場所
で有ればパッド間を通る配線の数は、列の数だけで済む
が、コーナー部では列の数に更にコーナー部のパッドの
数だけの配線を通す必要が出てくる。コーナー部で必要
とする配線が通る様にパッドの間隔を広げてしまえば良
いが、この場合はパッケージのサイズが大きくなってし
まうという問題が発生してしまう。しかし図8のように
パッド配列の最内周部のコーナー及びコーナーのパッド
と隣接するパッドとを少なくとも1つ間引く事でパッド
間の間隔が広がりコーナー部のパッドへの配線を通す事
が可能になる。
【0041】
【発明の効果】このように本発明のTAB型半導体装置
は、TABテープの材料を適正化したこと等により、パ
ッケージ構造を簡略化したにも関わらず、QFP等の他
品種と同時に一括リフローにて安定してプリント基板へ
実装できるようになった。
【0042】また、ベースフィルムを透明にすることに
より、ベースフィルムを通してバンプの形状を観察する
ことができるので、半導体装置のバンプとプリント基板
のパッドとの接続を製造ラインの中で簡単に目視で検査
することができる。また、透明の補強材またはパッドが
形成された領域に孔をあけた補強材や枠型の補強材をベ
ースフィルムのプリント基板と反対の面につけることに
より、ベースフィルムの強度を強化させたものでも製造
ラインの中で簡単に目視で検査することができる。
【0043】さらに、ベースフィルムとプリント基板と
の間に光を当てて検査する事により、ベースフィルムを
通してバンプの形状をより簡単に、かつ確実に観察する
ことができるのでより検査の時間を短縮し、確実に検査
することができる。
【0044】また、半導体チップに放熱板と放熱バンプ
を取り付けることにより、放熱特性を向上させることが
できる。
【0045】そして、放熱板の材料を銅/タングステン
や銅/タングステン/ニッケルの混合物にすることで、
放熱板の変形が少ない半導体装置を供給することができ
る。
【0046】また、バンプの構造を、銅や銀の核の周囲
を半田で囲む構造とすることで、隣接したバンプ同士の
ショートを防止することができる効果を持つ。
【0047】さらに、パッド3の配列を正方形または長
方形の頂点に当たる部分にバンプを形成するパッドを設
けないようにすることで、外周の頂点のパッドが剥がれ
にくくなるという効果がある。また、電気特性上、コー
ナー部パッド配列と中央部パッド配列とが同じ条件にな
るパッド配列を実現することができるという効果を有す
る。
【0048】最内周のパッドのコーナーのパッド及びコ
ーナーのパッドと隣接する最内周パッドの少なくとも1
つのパッドを削除する事でパッドの列が増えコーナー部
のパッド数が増加してもコーナー部のパッド間隔が広く
なりコーナー部のパッドへ配線を通す事が可能となると
いう効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す平面図及び断面
図。
【図2】本発明の第2の実施例を示す平面図及び断面
図。
【図3】従来の実施例を示す平面図及び断面図。
【図4】本発明のベースフィルムのパッドの他の実施例
を示す平面図及び断面図。
【図5】本発明のベースフィルム上のパッド配置の他の
実施例を示す平面図。
【図6】本発明のベースフィルムを用いた場合の実装後
の検査方法を示す図。
【図7】本発明のベースフィルムのパッド配置,位置認
識パターンおよび方向性識別パターンの例を示す図。
【図8】第3の実施例のパッド部の構成を示す図。
【符号の説明】
1 スプロケットホール 2 カットホール 3 パッド 4 半導体チップ 5 カバーレジスト塗布ライン 6 インナーリード 7 カバーレジスト 8 接着剤 9 ベースフィルム 10 樹脂 11 バンプ 12 QLB用パッド 13 プリント基板 14 ヒートシンク 15 放熱性接着剤 16 放熱板 17 吊りリード 18 放熱用バンプ 19 OLBホール 20 アウターリード 21 電気選別用パッド 22 デバイスホール 23 サスペンダー 24 ILB用バンプ 25 放熱用OLBパッド 26 貫通孔 27 パッドの溝 28 方向性識別パターン 29 位置認識パターン

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 搬送用及び位置決め用のスプロケットホ
    ール、半導体チップを接続する為に設けられたデバイス
    ホール及び実装基板へ実装する前に切断分離するために
    設けられたカットホールを有するフィルムキャリアテー
    プに、半導体チップの電極と接続する為のインナーリー
    ド及び前記インナーリードと同一平面上に外部と接合す
    る為に設けられたパッドが金属箔にて配線されたパター
    ンを設けたTABテープを形成し、前記半導体チップの
    パッド電極と前記インナーリードを接続し、バンプを介
    して、前記パッドと実装基板とを接合する構造を持った
    ことを特徴とする半導体装置。
  2. 【請求項2】 請求項1のTABテープを用い、前記イ
    ンナーリードと半導体チップと接合する工程と、半導体
    チップの保護及び接合した前記インナーリードとTAB
    テープの固定を目的とした樹脂をコーティングする工程
    と、前記パッド上にバンプを形成する工程と、上記半導
    体チップ付TABテープをフィルムキャリアから切断分
    離し、前記パッド上に形成されたバンプに対応する実装
    基板のOLB用パッドを位置決めする工程と、前記バン
    プとOLB用パッドを接合する工程とを少なくとも有す
    る半導体装置の製造方法。
  3. 【請求項3】 請求項1において、前記フィルムキャリ
    アテープ上及び前記配線パターン上に表面保護の為のカ
    バーレジストを設けたことを特徴とする半導体装置。
  4. 【請求項4】 請求項3のカバーレジストの前記パッド
    部の塗布位置を、前記パッドのサイズよりも僅かに小さ
    く塗布したことを特徴とする半導体装置。
  5. 【請求項5】 請求項3において、前記デバイスホール
    と最もデバイスホール側に位置する前記パッドの位置を
    基準にカバーレジストを設けない部分を前記デバイスホ
    ール外周部に設けたTABテープを用い、その部分にも
    前記樹脂をコーティングし、前記TABテープと前記イ
    ンナーリード及び半導体チップを固定したことを特徴と
    する半導体装置。
  6. 【請求項6】 請求項3の半導体装置において、カバー
    レジストの初期弾性率が、ベースフィルムの初期弾性率
    の1/10以下のものであることを特徴とした半導体装
    置。
  7. 【請求項7】 請求項1において、前記デバイスホール
    内に前記配線パターンと同材の吊りリードを設け、前記
    吊りリードに請求項3もしくは4で設けた前記カバーレ
    ジストを形成し、前記半導体チップ表面上に位置する部
    分に、吊りリードにつながるスルーホールを所要に応じ
    た数だけ形成したTABテープを用い、放熱用バンプを
    前記スルーホール部に形成し、前記放熱用バンプを前記
    実装基板に接続したことを特徴とする半導体装置。
  8. 【請求項8】 請求項7の半導体装置において、前記フ
    ィルムキャリアテープ上のバンプ形成と同時に放熱用バ
    ンプを形成する工程と、前記実装基板のOLBパッドに
    接続すると同時に、放熱用に設けられたOLBパッドに
    同時に接続する工程を少なくとも含む半導体装置の製造
    方法。
  9. 【請求項9】 請求項3において、前記パッドに前記パ
    ッド中心と同心円上の溝を設けたことを特徴とする半導
    体装置。
  10. 【請求項10】 請求項9において、前記パッドに設け
    た溝が基板まで達しておりかつ内側と外側のパッドが少
    なくとも一部分で接続されていることを特徴とする半導
    体装置。
  11. 【請求項11】 請求項1において、前記パッドが前記
    デバイスホールの対面する2方向にのみあることを特徴
    とする半導体装置。
  12. 【請求項12】 請求項1において、前記フィルムキャ
    リアテープが透明性を持つ材料であることを特徴とする
    半導体装置。
  13. 【請求項13】 請求項12において、前記フィルムキ
    ャリアテープの実装面と反対の側に透明な補強材を設け
    たことを特徴とする半導体装置。
  14. 【請求項14】 請求項1または12において、前記フ
    ィルムキャリアテープの端に補強のための樹脂または金
    属の枠を設けたことを特徴とする半導体装置。
  15. 【請求項15】 請求項12において、前記フィルムキ
    ャリアテープの実装面と反対の側に前記パッドと対応す
    る場所に孔が開いた不透明な補強材を有することを特徴
    とする半導体装置。
  16. 【請求項16】 請求項12または請求項13におい
    て、前記フィルムキャリアテープの前記パッドを有する
    面に、実装基板に対する方向性がわかる方向性識別パタ
    ーンを有することを特徴とする半導体装置。
  17. 【請求項17】 請求項12または請求項13におい
    て、前記フィルムキャリアテープの前記パッドを有する
    面に、実装基板の目標パターンに対する位置認識パター
    ンを有することを特徴とする半導体装置。
  18. 【請求項18】 請求項2において、前記フィルムキャ
    リアの前記パッドを有する面に設けられた前記位置認識
    パターンを、前記フィルムキャリアテープを介して認識
    し、実装基板の目標パターンに位置合わせすることによ
    り、前記バンプと前記実装基板のOLB用パッドとを位
    置決めすることを特徴とする半導体装置の製造方法。
  19. 【請求項19】 請求項16において、半導体装置を実
    装基板に実装した後、バンプの接合具合もしくは実装基
    板に対する半導体装置の方向性を前記透明性を持つフィ
    ルムキャリアテープを通して目視で検査することを特徴
    とする半導体装置の検査方法。
  20. 【請求項20】 請求項19において、前記フィルムキ
    ャリアテープと実装基板との間に光を当てることを特徴
    とする半導体装置の検査方法。
  21. 【請求項21】 請求項1または7において、前記半導
    体チップ裏面に放熱板を設けたことを特徴とする半導体
    装置。
  22. 【請求項22】 請求項21において、前記バンプが
    銅、又は銀の核とその周囲を半田がとりまく二重構造に
    なっていることを特徴とする半導体装置。
  23. 【請求項23】 請求項21において、前記放熱板の材
    質が銅/タングステンまたは銅/タングステン/ニッケ
    ルの混合物であることを特徴とする半導体装置。
  24. 【請求項24】 請求項1または11において、前記パ
    ッドを外周が正方形もしくは長方形の配列とし、その頂
    点にあたる部分には前記パッドを設けないことを特徴と
    する半導体装置。
  25. 【請求項25】 請求項24において、前記パッド配列
    のコーナー部パッド配列長と中央部パッド配列長とが等
    しいことを特徴とする半導体装置。
  26. 【請求項26】 請求項1又は11において、パッド最
    内周の配列のパッドのコーナーに位置するパッド及び前
    記コーナーに位置する前記パッドと隣接する前記最内周
    配列のパッドのうち少なくとも1つのパッドを削除した
    ことを特徴とする半導体装置。
JP6240111A 1994-05-09 1994-10-04 半導体装置及びその製造方法及びその実装検査方法 Expired - Fee Related JP2606603B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6240111A JP2606603B2 (ja) 1994-05-09 1994-10-04 半導体装置及びその製造方法及びその実装検査方法
EP95111618A EP0709883B1 (en) 1994-10-04 1995-07-24 Semiconductor package fabricated by using tape automated bonding
DE69523010T DE69523010T2 (de) 1994-10-04 1995-07-24 Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
KR1019950031588A KR100211093B1 (ko) 1994-10-04 1995-09-25 자동접합 테이프를 사용하여 제조된 반도체 패키지
US08/537,261 US5869887A (en) 1994-10-04 1995-09-29 Semiconductor package fabricated by using automated bonding tape

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9488194 1994-05-09
JP6-94881 1994-05-09
JP6240111A JP2606603B2 (ja) 1994-05-09 1994-10-04 半導体装置及びその製造方法及びその実装検査方法

Publications (2)

Publication Number Publication Date
JPH0831869A true JPH0831869A (ja) 1996-02-02
JP2606603B2 JP2606603B2 (ja) 1997-05-07

Family

ID=26436115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6240111A Expired - Fee Related JP2606603B2 (ja) 1994-05-09 1994-10-04 半導体装置及びその製造方法及びその実装検査方法

Country Status (1)

Country Link
JP (1) JP2606603B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153750A (ja) * 1994-08-31 1996-06-11 Nec Corp 電子デバイス組立体およびその製造方法
JPH09186196A (ja) * 1995-12-29 1997-07-15 Nec Corp Lsiパッケージ
WO1997050127A1 (en) * 1996-06-24 1997-12-31 International Business Machines Corporation Stacked semiconductor device package
US5728606A (en) * 1995-01-25 1998-03-17 International Business Machines Corporation Electronic Package
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO1998036450A1 (en) * 1997-02-13 1998-08-20 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US6297964B1 (en) 1997-12-08 2001-10-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
US6306686B1 (en) 1998-02-04 2001-10-23 International Business Machines Corporation Method of fabricating an electronic package with interconnected chips
US6353259B1 (en) 1998-06-25 2002-03-05 Hitachi Cable, Ltd. Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
KR100603868B1 (ko) * 1997-07-11 2006-10-24 가부시키가이샤 아키타덴시시스테무즈 반도체장치및그제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155734A (ja) * 1986-12-19 1988-06-28 Yokogawa Electric Corp 半導体チツプの実装方法
JPS63301534A (ja) * 1987-05-30 1988-12-08 Dainippon Printing Co Ltd キヤリアテ−プ
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH03126239A (ja) * 1989-10-12 1991-05-29 Toppan Printing Co Ltd バンプ構造体及びそのバンプ構造体を有するフィルムキャリア体
JPH03291949A (ja) * 1990-04-09 1991-12-24 Hitachi Ltd 半導体装置および電子装置
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH04245462A (ja) * 1991-01-30 1992-09-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0529383A (ja) * 1991-07-23 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH05235091A (ja) * 1991-11-12 1993-09-10 Nec Corp フィルムキャリア半導体装置
JP3006831U (ja) * 1994-07-15 1995-01-31 パール金属株式会社 バーベキュー用コンロ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155734A (ja) * 1986-12-19 1988-06-28 Yokogawa Electric Corp 半導体チツプの実装方法
JPS63301534A (ja) * 1987-05-30 1988-12-08 Dainippon Printing Co Ltd キヤリアテ−プ
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH03126239A (ja) * 1989-10-12 1991-05-29 Toppan Printing Co Ltd バンプ構造体及びそのバンプ構造体を有するフィルムキャリア体
JPH03291949A (ja) * 1990-04-09 1991-12-24 Hitachi Ltd 半導体装置および電子装置
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH04245462A (ja) * 1991-01-30 1992-09-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0529383A (ja) * 1991-07-23 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH05235091A (ja) * 1991-11-12 1993-09-10 Nec Corp フィルムキャリア半導体装置
JP3006831U (ja) * 1994-07-15 1995-01-31 パール金属株式会社 バーベキュー用コンロ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153750A (ja) * 1994-08-31 1996-06-11 Nec Corp 電子デバイス組立体およびその製造方法
US5728606A (en) * 1995-01-25 1998-03-17 International Business Machines Corporation Electronic Package
JPH09186196A (ja) * 1995-12-29 1997-07-15 Nec Corp Lsiパッケージ
US5872397A (en) * 1996-06-24 1999-02-16 International Business Machines Corporation Semiconductor device package including a thick integrated circuit chip stack
WO1997050127A1 (en) * 1996-06-24 1997-12-31 International Business Machines Corporation Stacked semiconductor device package
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO1998036450A1 (en) * 1997-02-13 1998-08-20 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
KR100603868B1 (ko) * 1997-07-11 2006-10-24 가부시키가이샤 아키타덴시시스테무즈 반도체장치및그제조방법
US6297964B1 (en) 1997-12-08 2001-10-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
US6306686B1 (en) 1998-02-04 2001-10-23 International Business Machines Corporation Method of fabricating an electronic package with interconnected chips
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6353259B1 (en) 1998-06-25 2002-03-05 Hitachi Cable, Ltd. Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device

Also Published As

Publication number Publication date
JP2606603B2 (ja) 1997-05-07

Similar Documents

Publication Publication Date Title
US5869887A (en) Semiconductor package fabricated by using automated bonding tape
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
KR100224133B1 (ko) 범프를 통해 회로기판에 접속되는 반도체칩 실장방법
US6573609B2 (en) Microelectronic component with rigid interposer
US6208025B1 (en) Microelectronic component with rigid interposer
US4724472A (en) Semiconductor device
JP2570637B2 (ja) Mcmキャリア
JPH10200011A (ja) ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2001015679A (ja) 半導体装置及びその製造方法
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
US8436456B2 (en) Wiring board, semiconductor device and method for manufacturing semiconductor device
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
TW487996B (en) Wiring substrate and semiconductor device
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JPH0558657B2 (ja)
JPH0563138A (ja) 半導体集積回路装置
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JPH08288316A (ja) 半導体装置
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JPS58134450A (ja) 半導体装置およびその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH0982752A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961217

LAPS Cancellation because of no payment of annual fees