JPH0831869A - Semiconductor device, manufacture thereof and mounting inspection method therefor - Google Patents
Semiconductor device, manufacture thereof and mounting inspection method thereforInfo
- Publication number
- JPH0831869A JPH0831869A JP6240111A JP24011194A JPH0831869A JP H0831869 A JPH0831869 A JP H0831869A JP 6240111 A JP6240111 A JP 6240111A JP 24011194 A JP24011194 A JP 24011194A JP H0831869 A JPH0831869 A JP H0831869A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- film carrier
- bump
- carrier tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＴＡＢテープを用いた
半導体装置において、バンプを用いて実装基板に接続す
る半導体装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a TAB tape, in which bumps are used to connect to a mounting substrate, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】一般的に、ＴＡＢ方式の実装に用いられ
るフィルムキャリアテープは図３（ａ），（ｂ）に示す
ように、ポリイミド等の絶縁性のベースフィルム９に搬
送及び位置決め用のスプロケットホール１を形成し、か
つ半導体チップ４が入る為の開孔部であるデバイスホー
ル２２が形成され、そのベースフィルム９の表面には、
銅箔等の金属箔を接着し、かつこれをフォトリソグラフ
ィ技術により所要パターンに形成してインナーリード６
とアウターリード２０及び電気選別のためのテストパッ
ド２１等を形成する。前記インナーリード６は前記デバ
イスホール２２内に突出しており、これとつながってデ
バイスホール２２の外側に演出し、前記アウターリード
２０と配線されている。更にその銅箔等の金属箔の保護
膜として金、錫、半田等のメッキが施されている。ま
た、アウターリード２０の直下部のベースフィルム９に
はＯＬＢホール１９が形成されており、このＯＬＢホー
ル１９とデバイスホール２２の間はリードを保持するサ
スペンダー２３が形成されている。2. Description of the Related Art Generally, as shown in FIGS. 3A and 3B, a film carrier tape used for mounting in a TAB system is mounted on an insulating base film 9 made of polyimide or the like, and sprockets for positioning and transferring. A device hole 22 is formed as an opening for forming the hole 1 and for receiving the semiconductor chip 4, and a surface of the base film 9 is formed on the device hole 22.
A metal foil such as a copper foil is adhered and formed into a required pattern by a photolithography technique to form an inner lead 6.
Then, outer leads 20 and test pads 21 for electrical sorting are formed. The inner lead 6 protrudes into the device hole 22, and is connected to the inner lead 6 to produce an effect outside the device hole 22, and is wired to the outer lead 20. Further, plating of gold, tin, solder, or the like is performed as a protective film of the metal foil such as the copper foil. An OLB hole 19 is formed in the base film 9 immediately below the outer lead 20, and a suspender 23 for holding the lead is formed between the OLB hole 19 and the device hole 22.
【０００３】そして、このフィルムキャリアテープのイ
ンナーリード６と半導体チップ４とをボンディングする
際には、あらかじめ半導体チップ４の電極上に金属突起
物であるＩＬＢ用バンプ２４を設けておき、このＩＬＢ
用バンプ２４上に接合するインナーリード６を配置さ
せ、その背後よりボンデングツールで前記インナーリー
ド６を押圧しながら加熱することにより、圧着もしくは
共晶法により前記インナーリード６とＩＬＢ用バンプ２
４を接合している。[0003] When bonding the inner leads 6 of the film carrier tape to the semiconductor chip 4, the metal bumps 24 for the metal projections are provided on the electrodes of the semiconductor chip 4 in advance.
The inner leads 6 to be bonded are arranged on the bumps 24 for heating, and the inner leads 6 and the ILB bumps 2 are bonded to the ILB by pressure bonding or a eutectic method by heating the inner leads 6 from behind with pressing them with a bonding tool.
4 is joined.
【０００４】その後、図３（ｃ）に示すように、半導体
チップ４の表面に形成された回路を保護するため、樹脂
１０を塗布する。次いで、前記電気選別パッド２１を用
い電気選別後、ＯＬＢホール１９部で切断・分離し、図
３（ｄ）に示すようにプリント基板１３のＯＬＢ用パッ
ド１２にアウターリード２０を位置決めし熱圧着法で接
合することにより、実施されていた。Thereafter, as shown in FIG. 3C, a resin 10 is applied to protect a circuit formed on the surface of the semiconductor chip 4. Next, after the electrical sorting using the electrical sorting pad 21, it is cut and separated at the OLB hole 19, and the outer lead 20 is positioned on the OLB pad 12 of the printed circuit board 13 as shown in FIG. This has been implemented by bonding.
【０００５】[0005]
【発明が解決しようとする課題】上述した、ＴＡＢ型半
導体装置の製造方法では、基板に接続する際、３５μｍ
厚と非常に薄いのでアウターリードの位置精度、コプラ
ナリティーが高精度で必要で、これに対応する為、ＯＬ
Ｂ用ボンダーが必要であった。更にこの場合、熱圧着で
プリント基板に接続するためリペアー性に欠け、加えて
大きな欠点としては、他の例えばＱＦＰ等の一括リフロ
ーで実装可能なパッケージと別工程で実装する必要があ
った。この為、ＴＡＢ型半導体装置は、特殊なパッケー
ジとして取り扱われ、汎用性が不十分であった。In the above-described method for manufacturing the TAB type semiconductor device, when connecting to the substrate, the thickness is 35 μm.
Since it is very thin, it requires high accuracy in outer lead position and high coplanarity.
A bonder for B was required. Furthermore, in this case, the connection to the printed circuit board by thermocompression bonding lacks repairability. In addition, a major disadvantage is that it has to be mounted in a separate process from another package, such as QFP, which can be mounted by batch reflow. Therefore, the TAB type semiconductor device is handled as a special package, and its versatility is insufficient.
【０００６】一方、一括リフロー可能なＱＦＰ等のアウ
ターリードピッチは、０．４ｍｍピッチ程度が限界とさ
れている。この限界に対し、日経マイクロデバイス１９
９４年３月号Ｐ５８〜６４に記載されている様に、パッ
ケージ裏面に外部端子として格子状に半田バンプを配置
した表面実装型パッケージとしてＢＧＡ（ＢａｌｌＧｒ
ｉｄ Ａｒｒａｙ）が紹介されている。このパッケージ
は例えば２２０ピン級の２３〜２４ｍｍ角のパッケージ
を実現するために、ＱＦＰでは０．４ｍｍピッチが必要
となるが、ＢＧＡは１．５ｍｍピッチで良いため実装性
が良いことがわかる。併せて、パッケーシザイスが小さ
いため配線長も短くできる為、電気特性も向上する。On the other hand, the outer lead pitch of QFP or the like that can be collectively reflowed is limited to about 0.4 mm pitch. To meet this limitation, Nikkei Microdevice 19
As described in March 1994, pages 58 to 64, a BGA (BallGr) is used as a surface mount package in which solder bumps are arranged in a grid pattern as external terminals on the back surface of the package.
id Array) is introduced. In order to realize a package of 23 to 24 mm square of, for example, a 220-pin class, this package requires a 0.4 mm pitch for QFP, but it can be understood that the BGA has a 1.5 mm pitch and thus has good mountability. At the same time, since the size of the package is small, the wiring length can be shortened, so that the electrical characteristics are also improved.
【０００７】このＢＧＡパッケージの基板は多層プリン
ト基板が用いられているが、セラミックの基板やフィル
ム（ＴＡＢテープ）を用いることもできる。このうち、
ＴＡＢテープを用いた場合、例えば、特開昭６３−３４
９３６開示のように、ベースフィルム上に形成されたパ
ターンに対し裏側に貫通スルーホールを介して、プリン
ト基板と接合する端子を設けたり、更にプリント基板の
ように多層配線をフィルム内に設けなくてはいけないた
め非常に高価なパッケージとなってしまいやはり汎用性
に欠けていた。Although a multilayer printed circuit board is used as the substrate of this BGA package, a ceramic substrate or a film (TAB tape) can also be used. this house,
When a TAB tape is used, for example, JP-A-63-34
As disclosed in 936, there is no need to provide a terminal to be connected to a printed board via a through-hole on the back side of the pattern formed on the base film, or to provide a multilayer wiring in the film like a printed board. Since it was not possible, it became a very expensive package and still lacked versatility.
【０００８】[0008]
【課題を解決するための手段】本発明による半導体装置
は、搬送用及び位置決め用のスプロケットホール、半導
体チップを接続する為に設けられたデバイスホール及び
実装基板へ実装する前に切断分離するために設けられた
カットホールを有するフィルムキャリアテープに、半導
体チップの電極と接続する為のインナーリード及び前記
インナーリードと同一平面上に外部と接合する為に設け
られたパッドが金属箔にて配線されたパターンを設けた
ＴＡＢテープを形成し、前記半導体チップのパッド電極
と前記インナーリードを接続し、バンプを介して、前記
パッドと実装基板とを接合する構造を持ったことを特徴
としている。SUMMARY OF THE INVENTION A semiconductor device according to the present invention has a sprocket hole for transporting and positioning, a device hole provided for connecting a semiconductor chip, and a cutting and separating before mounting on a mounting substrate. On the film carrier tape having the provided cut holes, inner leads for connecting to the electrodes of the semiconductor chip and pads provided for bonding to the outside on the same plane as the inner leads were wired with metal foil. It is characterized in that a TAB tape provided with a pattern is formed, a pad electrode of the semiconductor chip is connected to the inner lead, and the pad and the mounting board are joined via a bump.
【０００９】また、本発明による方法は、前述のＴＡＢ
テープを用い、前記インナーリードと半導体チップと接
合する工程と、半導体チップの保護及び接合した前記イ
ンナーリードとＴＡＢテープの固定を目的とした樹脂を
コーティングする工程と、前記パッド上にバンプを形成
する工程と、上記半導体チップ付ＴＡＢテープをフィル
ムキャリアから切断分離し、前記パッド上に形成された
バンプに対応する実装基板のＯＬＢ用パッドを位置決め
する工程と、前記バンプとＯＬＢ用パッドを接合する工
程とを少なくとも有している。The method according to the present invention also includes the above-mentioned TAB.
A step of joining the inner lead and the semiconductor chip using a tape, a step of coating a resin for protecting the semiconductor chip and fixing the joined inner lead and the TAB tape, and forming a bump on the pad A step of cutting and separating the TAB tape with a semiconductor chip from a film carrier, positioning an OLB pad of a mounting substrate corresponding to a bump formed on the pad, and a step of joining the bump and the OLB pad And at least.
【００１０】[0010]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【００１１】図１に本発明の半導体装置及びその製造方
法を説明する平面図及び断面図をしめす。まず、図１
（ａ）に図示するように、ＴＡＢテープのデバイスホー
ル２２の外周部に均等に例えば１．０ｍｍピッチで配置
された例えば円形状のパッド３を形成し、カバーレジス
ト塗布ライン５に示しているように、配線パターンの保
護及び半田ポールの流れを防止する為、絶縁性のカバー
レジスト７を塗布する。このカバーレジストには、初期
弾性率が約２００ｋｇ／ｍｍ2 等のエポキシ系の材料を
用いると、ベースフィルム９が反る等の問題が発生し、
平坦性が失われるため、ベースフィルムより初期弾性率
が１／１０より小さいものを採用すると良く、大幅に低
い（例えば１／２０程度）のものを採用するとＴＡＢテ
ープ反りを減少でき、プリント基板への実装時に悪影響
を与えない程度抑えることが可能となる。また、カバー
レジスト塗布はカバーレジストライン５で図示している
ように、パッド３より僅かに小さい径例えばパッドサイ
ズ０．６ｍｍφの時、０．５ｍｍφで塗布し、パッド開
口サイズを０．５ｍｍφとしておく。ここで、前記パッ
ドよりカットホール２側へ配線し、テストパッドや、メ
ッキ配線を設けても良いが、半導体装置の小型化するた
めに、前記パッドを配線パターンのショートチェックパ
ッドとして採用し、更にベースフィルム９上の配線パタ
ーンは前記カバーレジストで保護すれば、メッキ配線を
形成しなくともよい。FIG. 1 shows a plan view and a sectional view for explaining a semiconductor device and a method of manufacturing the same according to the present invention. First, FIG.
As shown in (a), for example, circular pads 3 that are evenly arranged at a pitch of 1.0 mm are formed on the outer peripheral portion of the device hole 22 of the TAB tape, and as shown in the cover resist coating line 5. Then, an insulating cover resist 7 is applied in order to protect the wiring pattern and prevent the flow of the solder pole. If an epoxy-based material having an initial elastic modulus of about 200 kg / mm 2 or the like is used for the cover resist, problems such as warpage of the base film 9 occur.
Since flatness is lost, it is good to use a base film having an initial elastic modulus smaller than 1/10, and to use a base film having a significantly lower elasticity (for example, about 1/20) to reduce the warpage of the TAB tape and to the printed circuit board. Can be suppressed to the extent that it does not adversely affect the mounting of. As shown in the cover resist line 5, the cover resist coating is performed with a diameter slightly smaller than the pad 3, for example, 0.5 mmφ when the pad size is 0.6 mmφ and the pad opening size is 0.5 mmφ. . Here, wiring may be provided from the pad to the cut hole 2 side to provide a test pad or a plated wiring, but in order to downsize the semiconductor device, the pad is adopted as a short check pad of a wiring pattern. If the wiring pattern on the base film 9 is protected by the cover resist, it is not necessary to form the plated wiring.
【００１２】通常ベースフィルム９は半透明性のポリイ
ミド樹脂又は、透明なポリエチレンテレフタレート等の
樹脂が用いられている。更に、カバーレジスト７は通常
緑色をした光透過性の悪いエポキシ樹脂が用いられてい
るが、光に透明又は、半透明なポリイミド樹脂を用いて
も良い。このベースフィルム９は厚さが５０μｍ〜１２
５μｍで、カバーフィルム７の厚さは１０〜３０μｍで
ある。The base film 9 is usually made of a semitransparent polyimide resin or a transparent resin such as polyethylene terephthalate. Further, the cover resist 7 is usually made of a green epoxy resin having poor light transmittance, but may be made of a polyimide resin which is transparent or translucent to light. This base film 9 has a thickness of 50 μm to 12 μm.
5 μm, and the thickness of the cover film 7 is 10 to 30 μm.
【００１３】次いで、図１（ｂ）の断面図で示している
ように、このＴＡＢテープを用いインナーリード６と半
導体チップ４を接続する。Next, as shown in the sectional view of FIG. 1B, the inner leads 6 and the semiconductor chip 4 are connected using the TAB tape.
【００１４】次いで、図１（ｃ）に示すように、半導体
チップ４の保護だけでなく、半導体チップ４とインナー
リード６及びベースフィルム９を確実に固定するため、
前記樹脂をチップ上部だけでなく、ベースフィルム９上
にもコーティングする。この時、樹脂厚は、半導体チッ
プ４上面より２５０μｍ以内とすると良い。Next, as shown in FIG. 1C, in order to not only protect the semiconductor chip 4, but also to securely fix the semiconductor chip 4, the inner leads 6 and the base film 9.
The resin is coated not only on the chip but also on the base film 9. At this time, the resin thickness is preferably within 250 μm from the upper surface of the semiconductor chip 4.
【００１５】その後、パッド３の開口部に例えば開口サ
イズ０．５ｍｍφの場合、０．８ｍｍφの半田ボールを
形成し、その後、Ｎ2 雰囲気で溶融して、バンプ１１を
接続形成する。After that, for example, when the opening size is 0.5 mmφ, a solder ball having a diameter of 0.8 mmφ is formed in the opening of the pad 3 and then melted in an N 2 atmosphere to form the bump 11 by connection.
【００１６】このときパッド３に図４に示すように溝を
付けてもよい。溝を付けることによって、半田ボールの
バンプ１１とパッド３との接触面積が増えるのでバンプ
１１の接着強度と電気的導通が良くなる。At this time, the pad 3 may be provided with a groove as shown in FIG. By providing the groove, the contact area between the bump 11 of the solder ball and the pad 3 is increased, so that the bonding strength of the bump 11 and the electrical conduction are improved.
【００１７】この溝は、図４（ｃ）示すようにベースフ
ィルムまで設けた場合、さらに接着強度は強くなる。こ
のとき、パッドの中央部と周辺部はバンプが導体である
ので電気的に導通しているが、図４（ａ）に示すように
部分的にパッドの材質で接続した方が電気的導通が確実
にとれて好ましい。When the groove is provided up to the base film as shown in FIG. 4 (c), the adhesive strength is further increased. At this time, the central portion and the peripheral portion of the pad are electrically conductive because the bump is a conductor, but as shown in FIG. It is preferable because it can be reliably taken.
【００１８】このバンプの形成方法は印刷法によっても
形成可能である。ここで、半田ボーうを配置する場合、
金属箔であるパッドに酸化膜が厚いとフラックスが必要
となるが、フラックスを用いなくとも接合する場合は、
前記カバーレジスト７の塗布位置を前記パッド３のサイ
ズより必ずしも小さくしなくともよい。This bump can be formed by a printing method. Here, when placing solder balls,
If the oxide film is thick on the pad that is a metal foil, flux is required, but when joining without using flux,
The application position of the cover resist 7 does not necessarily have to be smaller than the size of the pad 3.
【００１９】次に、前記カットホール２にて切断・分離
し、電気選別後、図１（ｄ）に示すように、ＯＬＢパッ
ド１２に他品種と同時に一括リフローにて接続する。Next, after cutting / separating at the cut hole 2 and electrical selection, as shown in FIG. 1 (d), it is connected to the OLB pad 12 simultaneously with other products by collective reflow.
【００２０】そして、半透明性又は透明性の材料をベー
スフィルム９及びカバーレジスト７に使用した場合には
この半導体装置をプリント基板１３に実装した後、半導
体装置のバンプ１１とプリント基板１３のＯＬＢパッド
１２との接続具合をベースフィルム９を通して直接目視
で観察できるので、接続の良否を簡単に検査できる。When a semitransparent or transparent material is used for the base film 9 and the cover resist 7, the semiconductor device is mounted on the printed board 13 and then the bumps 11 of the semiconductor device and the OLB of the printed board 13 are mounted. Since the connection with the pad 12 can be directly visually observed through the base film 9, the quality of the connection can be easily inspected.
【００２１】さらに、補強のために、透明な補強材（例
えばプラスチック）をベースフィルム９の実装面と反対
側に設ければ強度を保ったまま半導体装置のバンプ１と
プリント基板１３のＯＬＢパッド１２との接続の良否を
検査できる半導体装置を提供することがでる。Furthermore, if a transparent reinforcing material (eg, plastic) is provided on the side opposite to the mounting surface of the base film 9 for reinforcement, the bumps 1 of the semiconductor device and the OLB pads 12 of the printed circuit board 13 are maintained while maintaining strength. A semiconductor device capable of inspecting the quality of connection with the semiconductor device can be provided.
【００２２】従って、不透明又はカバーレジスト７を使
用した場合には、半導体装置のバンプ１１とプリント基
板１３のＯＬＢパッド１２との接続の良否を検査しよう
とすると、ベースフィルム９が不透明なため目視で観察
することができず、Ｘ線装置等の特殊な装置を使用しな
ければ観察することが出来なかったが、透明なベースフ
ィルム９を使用したり、透明なベースフィルム９と透明
な補強材とを使用すれば製造ラインの中で、簡単に目視
で半導体装置のバンプ１１とプリント基板１３のＯＬＢ
パッド１２との接続の検査ができる。また、ベースフィ
ルム９とプリント基板１３との間に光を当てて検査をす
ればバンプ１１がベースフィルム９を通してより見えや
すくなるので検査がより確実にできる。Therefore, when the opaque or cover resist 7 is used, when it is attempted to inspect whether the connection between the bump 11 of the semiconductor device and the OLB pad 12 of the printed circuit board 13 is good, the base film 9 is opaque and is visually observed. It could not be observed and could not be observed without using a special device such as an X-ray device. However, a transparent base film 9 was used, or a transparent base film 9 and a transparent reinforcing material were used. If used, the bumps 11 of the semiconductor device and the OLB of the printed circuit board 13 can be easily visually observed in the manufacturing line.
The connection with the pad 12 can be inspected. Further, if the inspection is performed by shining light between the base film 9 and the printed circuit board 13, the bumps 11 can be more easily seen through the base film 9, so that the inspection can be performed more reliably.
【００２３】ここで、図６を用いて、半導体装置のバン
プ１１とプリント基板１３のＯＬＢパッドとの接続の良
否を検査方法を説明する。実装前の半導体装置のパッド
３には（ｂ）の実装前断面図の示すように、Ａサイズの
バンプ１１が設けられている。これが実装されると、バ
ンプが溶解してＯＬＢパッドに接触し表面張力によって
ＯＬＢパッドの大きさに広がり接合良品断面図の様にバ
ンプの大きさがＢサイズになる。しかし、溶解不足等の
原因で接続具合が不良になると、接合不良断面図の様に
バンプがＯＬＢパッドに広がらずに大きさがＡサイズか
ら余り変わらない。Referring now to FIG. 6, a method of inspecting the connection between the bump 11 of the semiconductor device and the OLB pad of the printed circuit board 13 will be described. The pad 3 of the semiconductor device before mounting is provided with an A-size bump 11 as shown in the cross-sectional view before mounting of FIG. When this is mounted, the bumps melt and come into contact with the OLB pad, and due to the surface tension, they spread to the size of the OLB pad and the size of the bump becomes the B size as shown in the cross-sectional view of a good bonding product. However, if the connection condition becomes poor due to insufficient melting or the like, the bump does not spread to the OLB pad and the size does not change much from the A size as shown in the cross-sectional view of the bonding failure.
【００２４】従って、図６（ａ）の観察方向からベース
フィルム９を通してバンプの大きさを観察すると、接合
良品のバンプはＯＬＢパッドと同じくらい大きく、接合
不良品のバンプは小さいまま変わらず（ｃ）の様に見え
るので、簡単に目視で、パッド３とＯＬＢパッド１２と
の接合具合を検査できる。Therefore, when observing the size of the bumps through the base film 9 from the observation direction of FIG. 6A, the bumps of good bonding products are as large as the OLB pads, and the bumps of poor bonding products remain small (c). ), It is possible to easily visually inspect the bonding condition between the pad 3 and the OLB pad 12.
【００２５】また、透明性材料をベースフィルム９に使
用した場合や透明性補強材を透明性ベースフィルム９に
張り付けた場合には、さらに、ベースフィルム９の実装
面に、方向性識別パターン２８や位置認識パターン２９
を設ければ、この半導体装置をプリント基板１３に実装
するときに、左右対象なパッド配列の方向性が透明性ベ
ースフィルム９を通して簡単に識別できたり、実装基板
１３上に設けた目標パターンに位置認識パターン２９を
位置合わせすることにより、ベースフィルムのバンプ１
１とプリント基板１３のＯＬＢパッド１２とを位置合わ
せすることが簡単にできるようになる。When a transparent material is used for the base film 9 or when a transparent reinforcing material is attached to the transparent base film 9, the direction identification pattern 28 and the direction identification pattern 28 are further formed on the mounting surface of the base film 9. Position recognition pattern 29
Is provided, when the semiconductor device is mounted on the printed circuit board 13, the direction of the symmetrical pad arrangement can be easily identified through the transparent base film 9, or the position of the pad arrangement can be determined on the target pattern provided on the mounting board 13. By aligning the recognition pattern 29, the bump 1 of the base film can be formed.
1 and the OLB pad 12 on the printed circuit board 13 can be easily aligned.
【００２６】さらに、実装後の接合具合の検査の時に、
ベースフィルム９の方向性を検査することも可能であ
る。Further, at the time of inspection of the bonding condition after mounting,
It is also possible to inspect the directionality of the base film 9.
【００２７】この場合、方向性識別パターン２８や位置
認識パターン２９をＯＬＢパッドと同じ面にかつ同じ材
質でつくれば、ベースフィルム上のパッド通と同じ工程
で作れるので、工程をわざわざ追加せずに、位置認識パ
ターン２９や方向性識別パターン２８を持つ半導体装置
を製造することができる。In this case, if the direction identification pattern 28 and the position recognition pattern 29 are formed on the same surface and of the same material as the OLB pad, they can be formed in the same process as the pad on the base film, so that no additional process is required. The semiconductor device having the position recognition pattern 29 and the direction recognition pattern 28 can be manufactured.
【００２８】この時、枠型の補強材を使って、ベースフ
ィルム９端にだけ補強材を設けると、プラスチック等よ
り強度が強い樹脂性や金属性の補強材でも、ベースフィ
ルム９のパッド３がある部分には補強材が存在しないの
で簡単に目視で半導体装置のバンプ１１とプリント基板
のＯＬＢパッド１２と接合具合が検査でき、かつより補
強強度が高い半導体装置を供給することができる。At this time, if a frame-shaped reinforcing material is used and the reinforcing material is provided only at the end of the base film 9, the pad 3 of the base film 9 will not be damaged even if the reinforcing material is made of resin or metal which is stronger than plastic or the like. Since the reinforcing material does not exist in a certain portion, the bump 11 of the semiconductor device and the OLB pad 12 of the printed circuit board can be inspected easily and visually, and a semiconductor device having higher reinforcing strength can be supplied.
【００２９】さらに、ベースフィルム９のパッド３に対
応する部分や方向性認識パターン２８や位置認識パター
ン２９に孔が開いた補強材であれば、その材質が不透明
であってもより変形のすくない、かつ簡単に目視で半導
体装置のバンプ１１とプリント基板のＯＬＢパッド１２
との接合具合が検査でき、ベースフィルム９が透明であ
るという利点を生かした半導体装置を提供することがで
きる。Further, if the reinforcing material has a hole in a portion corresponding to the pad 3 of the base film 9 or in the direction recognition pattern 28 or the position recognition pattern 29, even if the material is opaque, it is less likely to be deformed. The bumps 11 of the semiconductor device and the OLB pads 12 of the printed circuit board can be easily and visually observed.
And a semiconductor device utilizing the advantage that the base film 9 is transparent.
【００３０】また、半導体チップの電極パッドの数が少
ない場合、パッド３をデバイスホールの対面する２方向
の、スプロケットホールがある方向のみに配置すれば、
ベースフィルムの面積を少なくして、製品一個当たりの
ベースフィルムの使用面積を少なくすることができ、材
料費を低減することができる。When the number of electrode pads of the semiconductor chip is small, if the pads 3 are arranged only in the two directions facing the device holes and only in the direction in which the sprocket holes are present,
By reducing the area of the base film, the use area of the base film per product can be reduced, and the material cost can be reduced.
【００３１】次に本発明の第２の実施例を説明する。図
２（ｂ）に示すようにデバイスホール２２内に配線材料
と同じ金属箔からなる吊りリード１７を設ける。この吊
りリードにも、カバーレジスト７を塗布するが、半導体
チップ４から発熱される熱を実装基板に放出するため
に、図２（ａ）に示しているような放熱用バンプ１８が
形成できるように、金属箔につながる貫通穴を設けてお
く。この貫通穴２６は、半田ボールでバンプ１１を形成
する場合は、ＯＬＢ接続に用いるボール系と同じものを
使用するとバンプ１１を形成する時、同時に形成できる
ため貫通穴サイズをパッド３の開口サイズと同時にして
おくと良い。図示している貫通穴は１個であるが、必要
に応じて、複数個設けることができる。また、バンプ１
１を印刷法で形成する場合は、必ずしもパッド３の開口
サイズと同値とする必要がない。Next, a second embodiment of the present invention will be described. As shown in FIG. 2B, a suspension lead 17 made of the same metal foil as the wiring material is provided in the device hole 22. A cover resist 7 is also applied to the suspension leads, and a heat-dissipating bump 18 as shown in FIG. 2A can be formed to release heat generated from the semiconductor chip 4 to the mounting substrate. , A through hole is provided to connect to the metal foil. When forming the bumps 11 with solder balls, the through holes 26 can be formed at the same time when the bumps 11 are formed by using the same ball system used for the OLB connection. It is good to do it at the same time. Although the number of through holes shown is one, a plurality of through holes can be provided if necessary. Also, bump 1
When 1 is formed by a printing method, it does not necessarily have to have the same value as the opening size of the pad 3.
【００３２】次いで、実施例１と基本的に同様な工程で
製造するが、樹脂１０の塗布は吊りリード１７とデバイ
スホール２２の間から塗布し、毛細管現象を利用し吊り
リード１７と半導体チップ４の間も浸透できる樹脂を採
用すれば、容易にコーティングできる。この時、吸着ノ
ズル等で釣りリードが半導体チップ４側に垂れないよう
に固定するとなお良い。Next, the manufacturing process is basically the same as that of the first embodiment, except that the resin 10 is applied from between the suspension lead 17 and the device hole 22, and the suspension lead 17 and the semiconductor chip 4 are applied by utilizing the capillary phenomenon. If a resin that can penetrate between them is adopted, coating can be easily performed. At this time, it is more preferable to fix the fishing lead with a suction nozzle or the like so that the fishing lead does not drop toward the semiconductor chip 4 side.
【００３３】この放熱用バンプは、半導体チップ４がイ
ンナーリード６接続されたデバイスホール２２の領域の
高さを一定に保つ効果もある。The heat-dissipating bump also has the effect of keeping the height of the region of the device hole 22 to which the semiconductor chip 4 is connected to the inner lead 6 constant.
【００３４】更に、放熱性を向上する為に、Ａｌ板等か
らなる放熱板１６を放熱用接着剤１５で取り付けると良
い。また、これ以上に放熱する場合は、ヒートシンク１
４を前記放熱板１６の上部に放熱性接着剤１５で取り付
けると効果がある。この放熱用の放熱板１６及びヒート
シンク１４の取り付けは実施例１の構造でも可能であ
る。この時、放熱板１６をベースフィルム９にも接着で
きる構造にすれば、テープの反り防止にもなる。また、
ヒートシンク１４が重い場合は、その重さに耐えきれず
垂れる心配があるが、樹脂１０上部とプリント基板１３
の間を、例えば半田材等からなる板やペーストを用いて
固定できるように、プリント基板１３側に取り付けてお
くとよい（図示せず）。Further, in order to improve heat dissipation, a heat dissipation plate 16 made of an Al plate or the like is preferably attached with a heat dissipation adhesive 15. If heat is dissipated more than this, heat sink 1
It is effective to attach 4 to the upper part of the heat dissipation plate 16 with a heat dissipation adhesive 15. The heat dissipation plate 16 and the heat sink 14 for heat dissipation can be attached by the structure of the first embodiment. At this time, if the heat radiating plate 16 is configured to be adhered to the base film 9, the tape can be prevented from warping. Also,
When the heat sink 14 is heavy, there is a concern that the heat sink 14 may not be able to withstand the weight and hang down.
It is advisable to mount the space between them on the printed circuit board 13 side so that they can be fixed using a plate or paste made of, for example, a solder material (not shown).
【００３５】また、半田バンプの構造は、半田のみでボ
ール状につくっても良いが、時に半導体チップ裏面に放
熱板を設置する構造等半導体装置が重くなると、プリン
ト基板に実装する際に半田バンプが半導体装置の重みで
必要以上につぶれて、隣接したバンプ同士がショートす
る場合があるので、例えば、銅又は銀で核をつくりその
周囲を半田でとりまく二重構造とすれば、バンプの強度
を強くすることができる。Further, the structure of the solder bump may be formed in a ball shape with only solder, but when the semiconductor device becomes heavy, such as a structure in which a heat dissipation plate is installed on the back surface of the semiconductor chip, the solder bump is mounted on the printed board. May be crushed more than necessary due to the weight of the semiconductor device, and adjacent bumps may short-circuit.For example, if a double structure in which a core is made of copper or silver and the surrounding area is soldered You can be strong.
【００３６】そして、核の大きさ等を選択することによ
り、ベースフィルムやプンリント基板の平坦性が多少悪
くなっても、平坦性の悪さを吸収しかつ必要以上につぶ
れずに隣接したバンプ同士がショートすることを防止す
ることができる。By selecting the size of the nucleus and the like, even if the flatness of the base film or the Punlint substrate becomes a little poor, the poor flatness is absorbed and the adjacent bumps are not crushed more than necessary. It is possible to prevent a short circuit.
【００３７】さらに、放熱板の材質は銅／タングステ
ン、または銅／タングステン／ニッケルの混合物がよ
い。温度サイクルテスト（−６５℃／１５０℃，１００
０サイクル）やプレッシャー・クッカー・テスト（１２
５℃，１００％，５００ｈ）の結果、銅／タングステ
ン、または銅／タングステン／ニッケルの混合物は変形
がないが、銅／モリブデンは放熱板が反って変形し、は
がれ等が発生するという不具合が発生する。Furthermore, the material of the heat sink is preferably copper / tungsten or a mixture of copper / tungsten / nickel. Temperature cycle test (-65 ° C / 150 ° C, 100
0 cycle) and pressure cooker test (12
As a result of 5 hours, 100%, 500 h), the copper / tungsten or the mixture of copper / tungsten / nickel does not deform, but copper / molybdenum causes the heat sink to warp and deform, causing peeling. To do.
【００３８】さらに、パッド３の配列は、一般的には外
周が正方形または長方形になるように配置されていた。
しかし、この配列では、実装後正方形または長方形の頂
点に当たる部分のパッド３のバンプ１１が、それ以外の
バンプ１１と比べると周囲のバンプ１１が３方向にしか
ないのでベースフィルム９と実装基板１３の剥がれ力に
対して弱く、この頂点の部分から剥がれが始まるという
問題点があった。そこで、図７の様にこの正方形または
長方形の頂点に当たる部分にバンプ１１を形成するパッ
ド３を設けないようにすると、外周の頂点に当たるバン
プ１１には少なくとも４方向の周囲にバンプ１１がある
ので、周囲のバンプの接合力によって外周の頂点のパッ
ド３が剥がれにくくなる。Furthermore, the arrangement of the pads 3 is generally arranged such that the outer periphery is square or rectangular.
However, in this arrangement, since the bumps 11 of the pad 3 in the portion corresponding to the apex of the square or rectangle after mounting have the peripheral bumps 11 in only three directions as compared with the other bumps 11, the base film 9 and the mounting substrate 13 are separated from each other. It was weak against force, and there was a problem that peeling started from this top part. Therefore, as shown in FIG. 7, if the pads 3 for forming the bumps 11 are not provided at the portions corresponding to the vertices of the square or the rectangle, the bumps 11 corresponding to the vertices of the outer periphery have the bumps 11 in at least four directions. Due to the bonding force of the surrounding bumps, the pad 3 at the top of the outer periphery is hardly peeled off.
【００３９】また、正方形または長方形の頂点に当たる
部分のパッドは、インナーリード６からパッド３までの
配線長がもっとも長く、配線抵抗がそれ以外のパッドよ
り大きい等の電気特性上の問題もあった。そこで、図７
のＬ１（コーナー部パッド配列長）とＬ２（中央部パッ
ド配列長）とが同じ長さになるようにすると、接合力と
電気特性上の問題を改善できる。Further, the pad at the apex of the square or the rectangle has the longest wiring length from the inner lead 6 to the pad 3, and the wiring resistance is larger than the other pads. Therefore, FIG.
If L1 (corner pad arrangement length) and L2 (center pad arrangement length) are set to be the same length, problems in terms of bonding force and electrical characteristics can be improved.
【００４０】次に本発明の第３の実施例を図面を用いて
説明する。図８はこの第３の実施例のパッド部の構成を
示す図である。図７のパッド部の構成との違いは、コー
ナー部のパッドを一部除去している点である。パッケー
ジの端子数は今後増加する事が予想される。コーナー部
のパッドの数は、列が増加するに従って増加する。例え
ば列が４列の場合のコーナー部のパッドの数は３個であ
るが、６列の場合は１０個となる。コーナー以外の場所
で有ればパッド間を通る配線の数は、列の数だけで済む
が、コーナー部では列の数に更にコーナー部のパッドの
数だけの配線を通す必要が出てくる。コーナー部で必要
とする配線が通る様にパッドの間隔を広げてしまえば良
いが、この場合はパッケージのサイズが大きくなってし
まうという問題が発生してしまう。しかし図８のように
パッド配列の最内周部のコーナー及びコーナーのパッド
と隣接するパッドとを少なくとも１つ間引く事でパッド
間の間隔が広がりコーナー部のパッドへの配線を通す事
が可能になる。Next, a third embodiment of the present invention will be described with reference to the drawings. FIG. 8 is a diagram showing the configuration of the pad section of the third embodiment. The difference from the configuration of the pad portion in FIG. 7 is that a part of the pad in the corner portion is removed. The number of package terminals is expected to increase in the future. The number of corner pads increases as the rows increase. For example, when there are four rows, the number of corner pads is three, but when there are six rows, the number of pads is ten. If it is a place other than the corner, the number of wirings passing between the pads is only the number of rows, but in the corner part, it is necessary to pass the wiring of the number of rows and the number of pads of the corner part further. It is sufficient to widen the interval between the pads so that the wiring required at the corner portion passes, but in this case, a problem that the size of the package becomes large occurs. However, as shown in FIG. 8, by removing at least one of the innermost corners of the pad array and at least one of the corner pads and the adjacent pads, the distance between the pads is widened and the wiring to the pads at the corners can be passed. Become.
【００４１】[0041]
【発明の効果】このように本発明のＴＡＢ型半導体装置
は、ＴＡＢテープの材料を適正化したこと等により、パ
ッケージ構造を簡略化したにも関わらず、ＱＦＰ等の他
品種と同時に一括リフローにて安定してプリント基板へ
実装できるようになった。As described above, the TAB type semiconductor device of the present invention can be used for batch reflow simultaneously with other products such as QFP, despite the simplification of the package structure by optimizing the material of the TAB tape. And stable mounting on a printed circuit board.
【００４２】また、ベースフィルムを透明にすることに
より、ベースフィルムを通してバンプの形状を観察する
ことができるので、半導体装置のバンプとプリント基板
のパッドとの接続を製造ラインの中で簡単に目視で検査
することができる。また、透明の補強材またはパッドが
形成された領域に孔をあけた補強材や枠型の補強材をベ
ースフィルムのプリント基板と反対の面につけることに
より、ベースフィルムの強度を強化させたものでも製造
ラインの中で簡単に目視で検査することができる。Further, by making the base film transparent, the shape of the bumps can be observed through the base film, so that the connection between the bumps of the semiconductor device and the pads of the printed circuit board can be easily visually observed in the production line. Can be inspected. In addition, the strength of the base film is enhanced by attaching a reinforcing material with a hole in the area where the transparent reinforcing material or pad is formed or a frame-type reinforcing material on the surface of the base film opposite to the printed circuit board. However, it can be easily visually inspected in the production line.
【００４３】さらに、ベースフィルムとプリント基板と
の間に光を当てて検査する事により、ベースフィルムを
通してバンプの形状をより簡単に、かつ確実に観察する
ことができるのでより検査の時間を短縮し、確実に検査
することができる。Furthermore, by inspecting by shining light between the base film and the printed circuit board, the shape of the bumps can be observed more easily and surely through the base film, so that the inspection time can be further shortened. , Can be surely inspected.
【００４４】また、半導体チップに放熱板と放熱バンプ
を取り付けることにより、放熱特性を向上させることが
できる。Further, the heat radiation characteristics can be improved by attaching the heat radiation plate and the heat radiation bumps to the semiconductor chip.
【００４５】そして、放熱板の材料を銅／タングステン
や銅／タングステン／ニッケルの混合物にすることで、
放熱板の変形が少ない半導体装置を供給することができ
る。By using a copper / tungsten or a mixture of copper / tungsten / nickel as the material of the heat sink,
A semiconductor device with less deformation of the heat sink can be supplied.
【００４６】また、バンプの構造を、銅や銀の核の周囲
を半田で囲む構造とすることで、隣接したバンプ同士の
ショートを防止することができる効果を持つ。Further, the structure of the bumps is such that the periphery of the core of copper or silver is surrounded by solder, so that there is an effect that a short circuit between adjacent bumps can be prevented.
【００４７】さらに、パッド３の配列を正方形または長
方形の頂点に当たる部分にバンプを形成するパッドを設
けないようにすることで、外周の頂点のパッドが剥がれ
にくくなるという効果がある。また、電気特性上、コー
ナー部パッド配列と中央部パッド配列とが同じ条件にな
るパッド配列を実現することができるという効果を有す
る。Further, by arranging the pads 3 such that no pads for forming bumps are provided at portions corresponding to the vertices of a square or a rectangle, there is an effect that the pads at the outer vertices are less likely to be peeled off. In addition, it is possible to realize a pad arrangement in which the corner pad arrangement and the central pad arrangement have the same conditions in terms of electrical characteristics.
【００４８】最内周のパッドのコーナーのパッド及びコ
ーナーのパッドと隣接する最内周パッドの少なくとも１
つのパッドを削除する事でパッドの列が増えコーナー部
のパッド数が増加してもコーナー部のパッド間隔が広く
なりコーナー部のパッドへ配線を通す事が可能となると
いう効果を有する。At least one of the corner pad of the innermost peripheral pad and the innermost peripheral pad adjacent to the corner pad
Deleting one pad has the effect that even if the number of pads increases and the number of pads in the corner portion increases, the pad interval in the corner portion is widened and wiring can be passed to the pad in the corner portion.
【図１】本発明の第１の実施例を示す平面図及び断面
図。FIG. 1 is a plan view and a cross-sectional view showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示す平面図及び断面
図。FIG. 2 is a plan view and a cross-sectional view showing a second embodiment of the present invention.
【図３】従来の実施例を示す平面図及び断面図。FIG. 3 is a plan view and a sectional view showing a conventional example.
【図４】本発明のベースフィルムのパッドの他の実施例
を示す平面図及び断面図。FIG. 4 is a plan view and a cross-sectional view showing another embodiment of the base film pad of the present invention.
【図５】本発明のベースフィルム上のパッド配置の他の
実施例を示す平面図。FIG. 5 is a plan view showing another embodiment of the pad arrangement on the base film of the present invention.
【図６】本発明のベースフィルムを用いた場合の実装後
の検査方法を示す図。FIG. 6 is a view showing an inspection method after mounting when the base film of the present invention is used.
【図７】本発明のベースフィルムのパッド配置，位置認
識パターンおよび方向性識別パターンの例を示す図。FIG. 7 is a diagram showing an example of a pad arrangement, a position recognition pattern, and a directionality identification pattern of the base film of the present invention.
【図８】第３の実施例のパッド部の構成を示す図。FIG. 8 is a diagram illustrating a configuration of a pad unit according to a third embodiment.
１ スプロケットホール ２ カットホール ３ パッド ４ 半導体チップ ５ カバーレジスト塗布ライン ６ インナーリード ７ カバーレジスト ８ 接着剤 ９ ベースフィルム １０ 樹脂 １１ バンプ １２ ＱＬＢ用パッド １３ プリント基板 １４ ヒートシンク １５ 放熱性接着剤 １６ 放熱板 １７ 吊りリード １８ 放熱用バンプ １９ ＯＬＢホール ２０ アウターリード ２１ 電気選別用パッド ２２ デバイスホール ２３ サスペンダー ２４ ＩＬＢ用バンプ ２５ 放熱用ＯＬＢパッド ２６ 貫通孔 ２７ パッドの溝 ２８ 方向性識別パターン ２９ 位置認識パターン DESCRIPTION OF SYMBOLS 1 Sprocket hole 2 Cut hole 3 Pad 4 Semiconductor chip 5 Cover resist application line 6 Inner lead 7 Cover resist 8 Adhesive 9 Base film 10 Resin 11 Bump 12 QLB pad 13 Printed circuit board 14 Heat sink 15 Heat radiation adhesive 16 Heat sink 17 Suspension lead 18 Heat radiation bump 19 OLB hole 20 Outer lead 21 Electric selection pad 22 Device hole 23 Suspender 24 ILB bump 25 Heat radiation OLB pad 26 Through hole 27 Pad groove 28 Direction identification pattern 29 Position recognition pattern
Claims (26)
ール、半導体チップを接続する為に設けられたデバイス
ホール及び実装基板へ実装する前に切断分離するために
設けられたカットホールを有するフィルムキャリアテー
プに、半導体チップの電極と接続する為のインナーリー
ド及び前記インナーリードと同一平面上に外部と接合す
る為に設けられたパッドが金属箔にて配線されたパター
ンを設けたＴＡＢテープを形成し、前記半導体チップの
パッド電極と前記インナーリードを接続し、バンプを介
して、前記パッドと実装基板とを接合する構造を持った
ことを特徴とする半導体装置。1. A film carrier tape having a sprocket hole for transport and positioning, a device hole provided for connecting a semiconductor chip, and a cut hole provided for cutting and separating before mounting on a mounting substrate. Forming a TAB tape provided with a pattern in which an inner lead for connecting to an electrode of the semiconductor chip and a pad provided for bonding to the outside on the same plane as the inner lead are provided with a metal foil pattern; A semiconductor device having a structure in which a pad electrode of a semiconductor chip is connected to the inner lead, and the pad and a mounting board are joined via a bump.
ンナーリードと半導体チップと接合する工程と、半導体
チップの保護及び接合した前記インナーリードとＴＡＢ
テープの固定を目的とした樹脂をコーティングする工程
と、前記パッド上にバンプを形成する工程と、上記半導
体チップ付ＴＡＢテープをフィルムキャリアから切断分
離し、前記パッド上に形成されたバンプに対応する実装
基板のＯＬＢ用パッドを位置決めする工程と、前記バン
プとＯＬＢ用パッドを接合する工程とを少なくとも有す
る半導体装置の製造方法。2. The step of joining the inner lead and the semiconductor chip using the TAB tape according to claim 1, and protecting the semiconductor chip and joining the inner lead and the TAB.
A step of coating a resin for the purpose of fixing the tape, a step of forming a bump on the pad, and a step of cutting and separating the TAB tape with a semiconductor chip from a film carrier to correspond to the bump formed on the pad A method for manufacturing a semiconductor device, comprising at least a step of positioning an OLB pad on a mounting substrate and a step of bonding the bump and the OLB pad.
アテープ上及び前記配線パターン上に表面保護の為のカ
バーレジストを設けたことを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein a cover resist for surface protection is provided on the film carrier tape and the wiring pattern.
部の塗布位置を、前記パッドのサイズよりも僅かに小さ
く塗布したことを特徴とする半導体装置。4. The semiconductor device according to claim 3, wherein the application position of the pad portion of the cover resist is applied to be slightly smaller than the size of the pad.
と最もデバイスホール側に位置する前記パッドの位置を
基準にカバーレジストを設けない部分を前記デバイスホ
ール外周部に設けたＴＡＢテープを用い、その部分にも
前記樹脂をコーティングし、前記ＴＡＢテープと前記イ
ンナーリード及び半導体チップを固定したことを特徴と
する半導体装置。5. The TAB tape according to claim 3, wherein a portion where no cover resist is provided on an outer peripheral portion of the device hole is provided based on a position of the device hole and the position of the pad closest to the device hole. A semiconductor device wherein the TAB tape, the inner leads and the semiconductor chip are fixed.
レジストの初期弾性率が、ベースフィルムの初期弾性率
の１／１０以下のものであることを特徴とした半導体装
置。6. The semiconductor device according to claim 3, wherein the initial elastic modulus of the cover resist is 1/10 or less of the initial elastic modulus of the base film.
内に前記配線パターンと同材の吊りリードを設け、前記
吊りリードに請求項３もしくは４で設けた前記カバーレ
ジストを形成し、前記半導体チップ表面上に位置する部
分に、吊りリードにつながるスルーホールを所要に応じ
た数だけ形成したＴＡＢテープを用い、放熱用バンプを
前記スルーホール部に形成し、前記放熱用バンプを前記
実装基板に接続したことを特徴とする半導体装置。7. The semiconductor chip surface according to claim 1, wherein a suspension lead made of the same material as the wiring pattern is provided in the device hole, and the cover resist provided in claim 3 or 4 is formed on the suspension lead. A TAB tape having a required number of through-holes connected to the suspension leads was formed in the upper portion, heat-dissipating bumps were formed in the through-holes, and the heat-dissipating bumps were connected to the mounting board. A semiconductor device characterized by the above.
ィルムキャリアテープ上のバンプ形成と同時に放熱用バ
ンプを形成する工程と、前記実装基板のＯＬＢパッドに
接続すると同時に、放熱用に設けられたＯＬＢパッドに
同時に接続する工程を少なくとも含む半導体装置の製造
方法。8. The semiconductor device according to claim 7, wherein a step of forming a heat radiation bump at the same time as the formation of the bump on the film carrier tape, and a step of connecting to the OLB pad of the mounting board and simultaneously providing the heat radiation OLB. A method for manufacturing a semiconductor device, comprising at least a step of simultaneously connecting to pads.
ッド中心と同心円上の溝を設けたことを特徴とする半導
体装置。9. The semiconductor device according to claim 3, wherein the pad is provided with a groove concentric with the pad center.
た溝が基板まで達しておりかつ内側と外側のパッドが少
なくとも一部分で接続されていることを特徴とする半導
体装置。10. The semiconductor device according to claim 9, wherein the groove provided in the pad reaches the substrate, and the inner pad and the outer pad are connected at least partially.
デバイスホールの対面する２方向にのみあることを特徴
とする半導体装置。11. The semiconductor device according to claim 1, wherein the pads are provided only in two directions facing the device hole.
リアテープが透明性を持つ材料であることを特徴とする
半導体装置。12. The semiconductor device according to claim 1, wherein the film carrier tape is a transparent material.
ャリアテープの実装面と反対の側に透明な補強材を設け
たことを特徴とする半導体装置。13. The semiconductor device according to claim 12, wherein a transparent reinforcing material is provided on a side opposite to a mounting surface of the film carrier tape.
ィルムキャリアテープの端に補強のための樹脂または金
属の枠を設けたことを特徴とする半導体装置。14. The semiconductor device according to claim 1, wherein a resin or metal frame for reinforcement is provided at an end of the film carrier tape.
ャリアテープの実装面と反対の側に前記パッドと対応す
る場所に孔が開いた不透明な補強材を有することを特徴
とする半導体装置。15. The semiconductor device according to claim 12, further comprising an opaque reinforcing material having a hole at a position corresponding to the pad on a side opposite to a mounting surface of the film carrier tape.
て、前記フィルムキャリアテープの前記パッドを有する
面に、実装基板に対する方向性がわかる方向性識別パタ
ーンを有することを特徴とする半導体装置。16. The semiconductor device according to claim 12, wherein the surface of the film carrier tape having the pads has a direction identification pattern indicating a direction with respect to a mounting substrate.
て、前記フィルムキャリアテープの前記パッドを有する
面に、実装基板の目標パターンに対する位置認識パター
ンを有することを特徴とする半導体装置。17. The semiconductor device according to claim 12, wherein a position recognition pattern for a target pattern on a mounting board is provided on a surface of the film carrier tape having the pads.
リアの前記パッドを有する面に設けられた前記位置認識
パターンを、前記フィルムキャリアテープを介して認識
し、実装基板の目標パターンに位置合わせすることによ
り、前記バンプと前記実装基板のＯＬＢ用パッドとを位
置決めすることを特徴とする半導体装置の製造方法。18. The method according to claim 2, wherein the position recognition pattern provided on the surface of the film carrier having the pad is recognized via the film carrier tape and aligned with a target pattern on a mounting board. And positioning the bump and an OLB pad of the mounting substrate.
装基板に実装した後、バンプの接合具合もしくは実装基
板に対する半導体装置の方向性を前記透明性を持つフィ
ルムキャリアテープを通して目視で検査することを特徴
とする半導体装置の検査方法。19. The semiconductor device according to claim 16, wherein after the semiconductor device is mounted on the mounting substrate, the bonding condition of the bumps or the direction of the semiconductor device with respect to the mounting substrate is visually inspected through the transparent film carrier tape. Inspection method for a semiconductor device.
ャリアテープと実装基板との間に光を当てることを特徴
とする半導体装置の検査方法。20. The method for inspecting a semiconductor device according to claim 19, wherein light is applied between the film carrier tape and the mounting substrate.
体チップ裏面に放熱板を設けたことを特徴とする半導体
装置。21. The semiconductor device according to claim 1, wherein a heat dissipation plate is provided on the back surface of the semiconductor chip.
銅、又は銀の核とその周囲を半田がとりまく二重構造に
なっていることを特徴とする半導体装置。22. The semiconductor device according to claim 21, wherein the bump has a double structure in which a core of copper or silver and solder surround the core.
質が銅／タングステンまたは銅／タングステン／ニッケ
ルの混合物であることを特徴とする半導体装置。23. The semiconductor device according to claim 21, wherein the material of the heat sink is copper / tungsten or a mixture of copper / tungsten / nickel.
ッドを外周が正方形もしくは長方形の配列とし、その頂
点にあたる部分には前記パッドを設けないことを特徴と
する半導体装置。24. The semiconductor device according to claim 1, wherein the pads are arranged in a square or rectangular outer periphery, and the pad is not provided at a portion corresponding to a vertex thereof.
のコーナー部パッド配列長と中央部パッド配列長とが等
しいことを特徴とする半導体装置。25. The semiconductor device according to claim 24, wherein the pad arrangement length of the corner portion of the pad arrangement is equal to the pad arrangement length of the central portion.
内周の配列のパッドのコーナーに位置するパッド及び前
記コーナーに位置する前記パッドと隣接する前記最内周
配列のパッドのうち少なくとも１つのパッドを削除した
ことを特徴とする半導体装置。26. The pad according to claim 1, wherein at least one of a pad located at a corner of the pad arranged in the innermost circumference and a pad located in the innermost circumference adjacent to the pad located at the corner. A semiconductor device characterized by removing.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240111A JP2606603B2 (en) | 1994-05-09 | 1994-10-04 | Semiconductor device, its manufacturing method and its mounting inspection method |
| EP95111618A EP0709883B1 (en) | 1994-10-04 | 1995-07-24 | Semiconductor package fabricated by using tape automated bonding |
| DE69523010T DE69523010T2 (en) | 1994-10-04 | 1995-07-24 | Semiconductor package manufactured using automatic tape assembly |
| KR1019950031588A KR100211093B1 (en) | 1994-10-04 | 1995-09-25 | Semiconductor package fabricated by using automated bonding tape |
| US08/537,261 US5869887A (en) | 1994-10-04 | 1995-09-29 | Semiconductor package fabricated by using automated bonding tape |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9488194 | 1994-05-09 | ||
| JP6-94881 | 1994-05-09 | ||
| JP6240111A JP2606603B2 (en) | 1994-05-09 | 1994-10-04 | Semiconductor device, its manufacturing method and its mounting inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831869A true JPH0831869A (en) | 1996-02-02 |
| JP2606603B2 JP2606603B2 (en) | 1997-05-07 |
Family
ID=26436115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240111A Expired - Fee Related JP2606603B2 (en) | 1994-05-09 | 1994-10-04 | Semiconductor device, its manufacturing method and its mounting inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606603B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153750A (en) * | 1994-08-31 | 1996-06-11 | Nec Corp | Electronic device assembly, and manufacture thereof |
| JPH09186196A (en) * | 1995-12-29 | 1997-07-15 | Nec Corp | Lsi package |
| WO1997050127A1 (en) * | 1996-06-24 | 1997-12-31 | International Business Machines Corporation | Stacked semiconductor device package |
| US5728606A (en) * | 1995-01-25 | 1998-03-17 | International Business Machines Corporation | Electronic Package |
| JPH10125705A (en) * | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| WO1998036450A1 (en) * | 1997-02-13 | 1998-08-20 | Seiko Epson Corporation | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| US6306686B1 (en) | 1998-02-04 | 2001-10-23 | International Business Machines Corporation | Method of fabricating an electronic package with interconnected chips |
| US6353259B1 (en) | 1998-06-25 | 2002-03-05 | Hitachi Cable, Ltd. | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| KR100603868B1 (en) * | 1997-07-11 | 2006-10-24 | 가부시키가이샤 아키타덴시시스테무즈 | Semiconductor device and its manufacturing method |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155734A (en) * | 1986-12-19 | 1988-06-28 | Yokogawa Electric Corp | Method for mounting semiconductor chip |
| JPS63301534A (en) * | 1987-05-30 | 1988-12-08 | Dainippon Printing Co Ltd | Carrier tape |
| JPH02252248A (en) * | 1989-03-27 | 1990-10-11 | Nec Corp | Manufacture of semiconductor device |
| JPH03126239A (en) * | 1989-10-12 | 1991-05-29 | Toppan Printing Co Ltd | Bump structure and film carrier body having bump structure |
| JPH03291949A (en) * | 1990-04-09 | 1991-12-24 | Hitachi Ltd | Semiconductor device |
| JPH0456143A (en) * | 1990-06-22 | 1992-02-24 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH04245462A (en) * | 1991-01-30 | 1992-09-02 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
| JPH0529383A (en) * | 1991-07-23 | 1993-02-05 | Fujitsu Ltd | Fabrication of semiconductor device |
| JPH05235091A (en) * | 1991-11-12 | 1993-09-10 | Nec Corp | Film carrier semiconductor device |
| JP3006831U (en) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | BBQ stove |
-
1994
- 1994-10-04 JP JP6240111A patent/JP2606603B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155734A (en) * | 1986-12-19 | 1988-06-28 | Yokogawa Electric Corp | Method for mounting semiconductor chip |
| JPS63301534A (en) * | 1987-05-30 | 1988-12-08 | Dainippon Printing Co Ltd | Carrier tape |
| JPH02252248A (en) * | 1989-03-27 | 1990-10-11 | Nec Corp | Manufacture of semiconductor device |
| JPH03126239A (en) * | 1989-10-12 | 1991-05-29 | Toppan Printing Co Ltd | Bump structure and film carrier body having bump structure |
| JPH03291949A (en) * | 1990-04-09 | 1991-12-24 | Hitachi Ltd | Semiconductor device |
| JPH0456143A (en) * | 1990-06-22 | 1992-02-24 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPH04245462A (en) * | 1991-01-30 | 1992-09-02 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
| JPH0529383A (en) * | 1991-07-23 | 1993-02-05 | Fujitsu Ltd | Fabrication of semiconductor device |
| JPH05235091A (en) * | 1991-11-12 | 1993-09-10 | Nec Corp | Film carrier semiconductor device |
| JP3006831U (en) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | BBQ stove |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153750A (en) * | 1994-08-31 | 1996-06-11 | Nec Corp | Electronic device assembly, and manufacture thereof |
| US5728606A (en) * | 1995-01-25 | 1998-03-17 | International Business Machines Corporation | Electronic Package |
| JPH09186196A (en) * | 1995-12-29 | 1997-07-15 | Nec Corp | Lsi package |
| US5872397A (en) * | 1996-06-24 | 1999-02-16 | International Business Machines Corporation | Semiconductor device package including a thick integrated circuit chip stack |
| WO1997050127A1 (en) * | 1996-06-24 | 1997-12-31 | International Business Machines Corporation | Stacked semiconductor device package |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| JPH10125705A (en) * | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| WO1998036450A1 (en) * | 1997-02-13 | 1998-08-20 | Seiko Epson Corporation | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device |
| KR100603868B1 (en) * | 1997-07-11 | 2006-10-24 | 가부시키가이샤 아키타덴시시스테무즈 | Semiconductor device and its manufacturing method |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| US6306686B1 (en) | 1998-02-04 | 2001-10-23 | International Business Machines Corporation | Method of fabricating an electronic package with interconnected chips |
| US6326696B1 (en) | 1998-02-04 | 2001-12-04 | International Business Machines Corporation | Electronic package with interconnected chips |
| US6353259B1 (en) | 1998-06-25 | 2002-03-05 | Hitachi Cable, Ltd. | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606603B2 (en) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869887A (en) | Semiconductor package fabricated by using automated bonding tape | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| KR100224133B1 (en) | Semiconductor chip mounting method bonded to circuit board through bumps | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| US4724472A (en) | Semiconductor device | |
| JP2570637B2 (en) | MCM carrier | |
| JPH10200011A (en) | Flexible circuit board for ball-grid array semiconductor package | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JP2001015679A (en) | Semiconductor device and manufacture thereof | |
| JPH10200012A (en) | Package of ball grid array semiconductor and its manufacturing method | |
| KR20040009679A (en) | Stacked semiconductor module and manufacturing method thereof | |
| US8436456B2 (en) | Wiring board, semiconductor device and method for manufacturing semiconductor device | |
| JP2606603B2 (en) | Semiconductor device, its manufacturing method and its mounting inspection method | |
| TW487996B (en) | Wiring substrate and semiconductor device | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| JPH0558657B2 (en) | ||
| JPH0563138A (en) | Semiconductor integrated circuit device | |
| KR100769204B1 (en) | Semiconductor Package and Manufacture Method The Same | |
| JPH08288316A (en) | Semiconductor device | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| JP3127948B2 (en) | Semiconductor package and mounting method thereof | |
| JPH0834282B2 (en) | Lead frame for semiconductor device | |
| JPH0982752A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961217 |
|
| LAPS | Cancellation because of no payment of annual fees |