JPH0485789A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置に関し、特に読み出し用と、書き
込み用のアドレク線とデータ線を備えたメモリ回路の制
御方法に関する。

〔従来の技術〕

従来のメモリ装置は、第１の例として、読み出し及び書
き込み用にアドレス信号線とデータ信号線とが共用化さ
れているものや、また、第２の例として、本発明と同様
、読み出しアドレス／データ信号線と、書き込み用アド
レス／データ線及び同制御線が別個に存在する一例とし
て「７４．ＬＳ１７０」等があるが、メモリセルが、ラ
ッチ回路と田カデータ選択回路の組み合せで構成されて
いる。

〔発明が解決しようとする課題〕

この従来のメモリ装置では、読み出し用のアドレス／デ
ータ線と書き込み用アドレス／データ線とが共用されて
いるため、読み出しと、書き込みとがそれぞれ単独で１
つのサイクル時間（ブリチャージ−ディスチャージ）を
必要とし、高速動作を行なわせることが困難であった。

また、前述の第２の従来例においては、読み出し用のア
ドレス／データ線及び書き込み用のアドレス／データ線
が別個に存在するため、読み吊しと書き込みとが同時に
行えるため、前記、第１の従来例に対し約２倍の高速性
が得られる事となるが、メモリセルが多くの素子を必要
とするため、第一の従来例に対して、集積度及び価格の
面で問題があった。

〔課題を解決するための手段〕

本発明のメモリ装置は、メモリセル回路として、インバ
ータ（反転器）２ケを相互に接線した、データ記憶部と
、データ読み出しのためのスイッチと同書き込みのため
のスイッチにより構成され、また、前記それぞれのスイ
ッチを制御する読祢出しアドレス線及び書き込みアドレ
ス線と、さらに同前記、読み出しデータを伝達するため
の読み出しデータ線と、書き込入データを伝達するため
の書き込みデータ線も有している。

これに加え、読み出しタイミングと書き込みタイミング
を半サイクルずらすための、書き込みアドレス、ラッチ
回路及び同データラッチ回路及び書き込み用プリチャー
ジ、ディスチャージ信号生成回路、同読み出し用プリチ
ャージ、ディスチャージ信号生成回路などにより構成さ
れている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す図面であり、入力端子
１，２はタイミング用クロック入力端子であり、端子３
，４は書き込みアドレス及び同データの入力端子、端子
５，６は前記同様読み出しアドレス入力端子及び読み出
しデータ出力端子である。７，８はラッチ回路であり、
端子３，４よつ入力された書き込みアドレス及びデータ
を端子２より入力されたクロ、りでラッチする。またこ
れと同時に書き込みデータ線プリチャージ用のトランジ
スタ１６で同データ線がプリチャージされる。一方、こ
の時読み出し側は読み出しスイッチ１３がオンとなりセ
ンスアンプ１５を通して、読ａ出しデータ出力ラッチ１
０にラッチされる。

次に端子１より入力されたクロックのｆｆ　Ｈｊのタイ
ミングで書き込み側は、書き込みスイッチ１２がオンと
なり、それと同時に書き込みアンプ１４もオンとなり、
書き込みデータラッチ８のデ・−夕をメモリセル内の記
憶回路１１に記憶させる。またこれと同時に読み出し側
では読み出しデータ線プリチャージ・トランジスタ１７
によって、同データ線がプリチャージされている。なお
９は読み出しアドレスのラッチ回路である。第２図は第
１図の部分的な動作タイミングを示した図である。

〔発明の効果〕

以上説明した様に、本発明は、書き込み側がフリチャー
ジを行っている時、読み出し側がディスチャージを行い
、書き込み側がディスチャージの時、こんどは読み出し
側がプリチャージを行っているので読み出しと、書き込
みを見かけ上回時に実行できるため、メモリセル回路の
速度上げずに２倍の動作速度で利用できるという効果を
有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図で、第２図
は第１図に示した実施例の各部における信号波形図であ
る。 １・・・・・・クロック入力端子、２・・・・・クロッ
ク入力端子、３・・・・・・書き込みアドレス入力端子
、４・・・・・書き込みデータ入力端子、５・・・・・
・読み圧しアドレス入力端子、６・・・・・・読み出し
データ出力端子、７・・・・・・書き込森アドレスラッ
チ回路、８　・・・・書き込みデータラッチ回路、９・
・・・・読み出しアドレスラッチ回路、１０・・・・・
・読み出しデータラッチ回路、１１・・・・・・記憶回
路、１２・・・・・・書き込みスイッチ、１３・・・・
・・読み出しスイッチ、１４・・・・・・書き込みアン
プ、１５・・・・・・センスアンプ、１６・・・・・書
キ込みデータ線プリチャージ・トランジスタ、１７・・
・・・読み出しデータ線プリチャージ・トランジスタ。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 書き込み用のアドレス及びデータ信号と、書き込みデー
   タ線のプリチャージ信号と、同ディスチャージ信号を有
   し、さらに前記同様の読み出し用アドレス信号と、読み
   出しデータ線のプリチャージ信号の同ディスチャージ信
   号も有したメモリ回路において、前記書き込み用のそれ
   ぞれの信号と、同読み出し用のそれぞれの信号とが、タ
   イミング的に半サイクルずらし、すなわち書き込み用の
   プリチャージ信号が活性化している時に読み出し用のデ
   ィスチャージ信号が活性化し、また書き込み用のディス
   チャージ信号が活性化している時、読み出し用のディス
   チャージ信号が活性化する様なタイミングでメモリ回路
   への書き込み及び読み出しを行う事を特徴としたメモリ
   装置。