[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7492415B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7492415B2
JP7492415B2 JP2020157510A JP2020157510A JP7492415B2 JP 7492415 B2 JP7492415 B2 JP 7492415B2 JP 2020157510 A JP2020157510 A JP 2020157510A JP 2020157510 A JP2020157510 A JP 2020157510A JP 7492415 B2 JP7492415 B2 JP 7492415B2
Authority
JP
Japan
Prior art keywords
guard ring
ring layer
termination
conductive member
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157510A
Other languages
English (en)
Other versions
JP2022051174A (ja
Inventor
創造 蟹江
洋志 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020157510A priority Critical patent/JP7492415B2/ja
Priority to CN202011599608.2A priority patent/CN114203795A/zh
Priority to US17/189,202 priority patent/US11600692B2/en
Publication of JP2022051174A publication Critical patent/JP2022051174A/ja
Application granted granted Critical
Publication of JP7492415B2 publication Critical patent/JP7492415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えばシリコン（Ｓｉ）の約１０倍の絶縁破壊強度がある炭化ケイ素（ＳｉＣ）を含んだ半導体材料は、電力系の半導体装置の大電流化に寄与している。このような大電流化に併せて、半導体装置の終端領域においても耐圧の向上が必要となる。
特開２００２－３５３３０７号公報
本発明の実施形態は、信頼性の向上を可能とする半導体装置を提供する。
実施形態に係る半導体装置は、セル領域、及び、前記セル領域を囲む終端領域を有する。前記半導体装置は、半導体部分と、絶縁膜と、第１導電部材と、を備える。前記半導体部分は、第１導電形の第１半導体層と、第２導電形の第１ガードリング層とを有する。前記第１ガードリング層は、前記終端領域において前記第１半導体層の上部に設けられ、前記セル領域を囲んでいる。前記絶縁膜は、前記半導体部分上に設けられている。前記第１導電部材は、前記絶縁膜を介して前記第１ガードリング層と離隔して設けられている。前記第１導電部材の前記終端側の端縁は、前記ガードリング層の前記終端側の端縁よりも前記終端側に位置している。前記第１導電部材の前記セル領域側の端縁は、前記第１ガードリング層の前記セル領域側の端縁の直上域よりも前記終端側であって前記第１ガードリング層の前記終端側の端縁の直上域までの間に位置している。
第１実施形態に係る半導体装置を示す平面図である。 図１の領域Ａを示す拡大平面図である。 図２に示すＢ－Ｂ'線による断面図である。 図３の領域Ｃを示す拡大断面図である。 （ａ）は、横軸に絶縁膜中の正電荷面密度をとり、縦軸に耐圧をとって、絶縁膜中の正電荷の増加による耐圧の変化を示すグラフであり、（ｂ）は、横軸に絶縁膜中の正電荷面密度をとり、縦軸に絶縁膜内の電界強度の最大値をとって、絶縁膜中の正電荷の増加による絶縁膜内の最大電界強度の変化を示すグラフである。 （ａ）は、第１実施形態の第１変形例に係る半導体装置を示す拡大平面図であり、（ｂ）は、（ａ）に示すＤ－Ｄ’線による断面図である。 第１実施形態の第２変形例に係る半導体装置を示す拡大平面図である。 （ａ）は、図７に示すＦ－Ｆ’線による断面図であり、（ｂ）は、図７に示すＧ－Ｇ’線による断面図である。 第２実施形態に係る半導体装置を示す拡大断面図である。
以下に、各実施形態について図面を参照しつつ説明する。
なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、本実施形態に係る半導体装置を示す平面図である。図２は、図１の領域Ａを示す拡大平面図である。図３は、図２に示すＢ－Ｂ’線による断面図である。図４は、図３の領域Ｃを示す拡大断面図である。図１～図３は、配線層が省略されている。図２は、後述する保護膜４１が省略されている。
本実施形態に係る半導体装置１０１は、例えば、鉄道車両等の車両に供給する電流を制御するために用いられ、数千Ｖの電圧が印加される。半導体装置１０１は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor：金属酸化膜半導体電界効果トランジスタ）である。
図１～図３に示すように、半導体装置１０１には、電流量を制御するセル領域ＣＲと、その周囲に配置された終端領域ＥＲが設定されている。図１～図３においては、二点鎖線より内側の領域がセル領域ＣＲであって、二点鎖線より外側の領域が終端領域ＥＲである。終端領域ＥＲにおいて、セル領域ＣＲ側をセル側ＣＳといい、ダイシングラインがある外側を終端側ＥＳという。
図１～図３に示すように、半導体装置１０１は、積層構造を持ち、その形状は略直方体形状である。半導体装置１０１は、概略的には、半導体部分１０と、第１電極２１と、第２電極２２と、導電部材５０と、終端電極２８と、絶縁膜３１と、保護膜４１と、を有する。
第１電極２１は、半導体装置１０１の底面全域に設けられ、略平坦な板形状である。第１電極２１は、例えばドレイン電極である。
半導体部分１０は、第１電極２１上に設けられており、略直方体形状である。図３に示すように、半導体部分１０は、第１半導体層１１と、第２半導体層１２と、ガードリング層１３を含む。半導体部分１０は、例えば、炭化シリコン又は窒化ガリウム（ＧａＮ）を含む。
第１半導体層１１は、第１導電形であり、例えばｎ形の半導体からなる。図３に示すように、第１半導体層１１は、下層半導体層１１ｃと、ベース半導体層１１ａと、終端半導体層１１ｂとを有する。下層半導体層１１ｃは、セル領域ＣＲ及び終端領域ＥＲにおいて第１電極２１上に設けられ、第１電極２１に接している。下層半導体層１１ｃは、例えばドレイン側半導体層である。下層半導体層１１ｃは、例えばｎ＋形の半導体からなる。なお、「ｎ＋形」とは、「ｎ－形」よりもキャリア濃度が高いことを示す。
ベース半導体層１１ａは、セル領域ＣＲ及び終端領域ＥＲにおいて下層半導体層１１ｃの上に設けられている。ベース半導体層１１ａは、例えばｎ－形の半導体からなる。終端半導体層１１ｂは、終端領域ＥＲにおいてベース半導体層１１ａ上に設けられる。終端半導体層１１ｂは、セル領域ＣＲを囲む枠状に形成されている。終端半導体層１１ｂは、半導体装置１０１の終端側ＥＳに設けられ、例えば、半導体装置１０１の外縁に沿って配置されている。終端半導体層１１ｂは、例えばｎ＋形の半導体からなる。
図３に示すように、第２半導体層１２は、セル領域ＣＲにおいてベース半導体層１１ａ上に設けられている。第２半導体層１２の終端側ＥＳの一部は、終端領域ＥＲに配置されている。第２半導体層１２は、第２導電形であり、例えばｐ形である。第２半導体層１２は、例えばソース側半導体層である。
図２、図３に示すように、ガードリング層１３は、例えばガードリング（Ｇｕａｒｄ Ｒｉｎｇ）であり、終端領域ＥＲにおける耐圧を向上させるものである。ガードリング層１３は、終端領域ＥＲにおいてベース半導体層１１ａの上に、複数、例えば４つ設けられている。ガードリング層１３は、上面が絶縁膜３１に接し、上面以外の表面がベース半導体層１１ａに接している。ガードリング層１３は、第２導電形であり、例えばｐ形である。
図１～図３に示すように、複数のガードリング層１３は、平面視において大きさが異なる略相似形の枠形状であり、セル領域ＣＲを囲むように同心状に配置されている。複数のガードリング層１３は、隣り合う２つのガードリング層１３において、終端側ＥＳのガードリング層１３がセル側ＣＳのガードリング層１３を囲むように配置されている。
図３に示すように、絶縁膜３１は、半導体部分１０上に設けられ、半導体部分１０の上面に接している。具体的には、絶縁膜３１は、第２電極２２と終端電極２８が半導体部分１０に接している部分以外の半導体部分１０の上面を覆っている。絶縁膜３１は、シリコン及び酸素（Ｏ）を含み、例えばシリコン酸化物（ＳｉＯ）を含んでいる。
図２、図３に示すように、第２電極２２は、セル領域ＣＲの全体、及び、終端領域ＥＲのセル側ＣＳの部分において、半導体部分１０上に設けられている。第２電極２２は、例えばソース電極である。図３に示すように、第２電極２２は、第２半導体層１２上に設けられている。第２電極２２の下面は、セル領域ＣＲにおいては第２半導体層１２に接しており、終端領域ＥＲにおいては絶縁膜３１に接している。
図１～図３に示すように、終端電極２８は、終端領域ＥＲにおいてセル領域ＣＲを囲う略枠形である。図３に示すように、終端電極２８は、絶縁膜３１上に設けられており、下面から下に延びて終端半導体層１１ｂ上に接している。終端電極２８は、下層半導体層１１ｃ、ベース半導体層１１ａ、及び、終端半導体層１１ｂを介して第１電極２１に接続されるため、第１電極２１と略等電位となる。
導電部材５０は、例えば、チタン（Ｔｉ）またはポリシリコン（Ｓｉ）を含んでいる。図１～図３に示すように、導電部材５０は、終端領域ＥＲにおいて絶縁膜３１の上に、例えば４つ設けられている。導電部材５０は、下面が絶縁膜３１に接し、下面以外の表面が、保護膜４１に接している。導電部材５０は、絶縁膜３１を介してガードリング層１３から離隔し、例えば、電気的に浮遊している。
図３に示すように、上方から見て、各導電部材５０は、絶縁膜３１を介して対応するガードリング層１３をそれぞれ覆っている。これにより、複数の導電部材５０は、終端領域ＥＲにおいて複数のガードリング層１３の上方において断続的に導電性の領域を形成している。
図１～図３に示すように、導電部材５０は、終端領域ＥＲにおいてセル領域ＣＲを囲むように設けられた略枠形である。また、図２に示すように、一部の終端領域ＥＲについて見ると、複数の導電部材５０は、セル領域ＣＲを囲むように延設され、第１方向Ｅ１に配列されている。第１方向Ｅ１は、平面視においてセル領域ＣＲの外周に直交する方向である。なお、導電部材５０は、セル領域ＣＲを囲む略枠形に限らない。たとえば、導電部材５０は、セル領域ＣＲを囲む１つのガードリング層１３に沿って配置された複数の略短冊状のものであってもよい。
保護膜４１は、絶縁膜３１上であって、導電部材５０の上に設けられている。保護膜４１は、例えばポリイミド（ＰＩ）を含んでいる。本実施形態においては、導電部材５０と半導体部分１０の間には、絶縁膜３１が設けられているが、更に保護膜４１も設けられていてもよい。
以下に、導電部材５０とガードリング層１３の位置関係について更に説明する。
図３、図４に示すように、導電部材５０は、セル側部分Ｗｃと、終端側部分Ｗｅからなる。セル側部分Ｗｃは、ガードリング層１３の直上域に位置する。セル側部分Ｗｃは、絶縁膜３１を介してガードリング層１３と離隔している。セル側部分Ｗｃは、上方から見て、ガードリング層１３の終端側部分Ｄｅを覆っている。終端側部分Ｗｅは、導電部材５０の終端側端縁５０ｅを含む終端側ＥＳの部分であって、ガードリング層１３の直上域に位置しない。終端側部分Ｗｅは、上方から見てガードリング層１３を覆っていない。
ガードリング層１３は、セル側端縁１３ｃを含むセル側部分Ｄｃと、終端側端縁１３ｅを含む終端側部分Ｄｅからなる。セル側部分Ｄｃは、導電部材５０に覆われていない。終端側部分Ｄｅは導電部材５０のセル側部分Ｗｃの直下域に位置する。終端側部分Ｄｅの第１方向Ｅ１の長さは、導電部材５０のセル側部分Ｗｃの第１方向Ｅ１の長さと同一である。尚、第１方向Ｅ１におけるガードリング層１３の長さが、ガードリング層１３の厚さ方向において異なる場合は、例えば、最大となる長さを第１方向Ｅ１におけるガードリング層１３の長さとする。また、第１方向Ｅ１における導電部材５０の長さが、導電部材５０の厚さ方向において異なる場合は、例えば、最大となる長さを第１方向Ｅ１における導電部材５０の長さとする。複数の導電部材５０の間には、それぞれ間隙Ｓがある。導電部材５０とガードリング層１３の上下方向における間には、間隙Ｈがある。間隙Ｈは、絶縁膜３１の厚さに相当する。
導電部材５０は、セル側ＣＳに位置する端縁５０ｃと、終端側ＥＳに位置する端縁５０ｅを有する。ガードリング層１３は、セル側ＣＳに位置する端縁１３ｃと、終端側ＥＳに位置する端縁１３ｅを有する。導電部材５０の終端側端縁５０ｅは、ガードリング層１３の終端側端縁１３ｅよりも終端側ＥＳに位置する。また、導電部材５０のセル側端縁５０ｃは、ガードリング層１３のセル側端縁１３ｃの直上域よりも終端側ＥＳであって終端側端縁１３ｅの直上域までの間に位置する。これにより、上方から見て、各導電部材５０におけるセル側ＣＳの部分Ｗｃは、対応するガードリング層１３の終端側ＥＳの部分Ｄｅを覆っている。導電部材５０におけるセル側部分Ｗｃは、少なくともセル側端縁５０ｃを含んだ部分である。
図４に示すように、第１導電部材５０の終端側部分Ｗｅとベース半導体層１１ａとの間には、第１ガードリング層１３が設けられていない。第１導電部材５０のセル側部分Ｗｃとベース半導体層１１ａとの間には、第１ガードリング層１３が設けられている。
本実施形態に係る半導体装置１０１は、ＭＯＳＦＥＴではなく他の高耐圧の半導体装置であってもよい。例えば、半導体装置１０１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やＦＲＤ（Fast Recovery Diode：高速整流素子）などの高耐圧の半導体装置であってもよい。
また、本実施形態においては、ガードリング層１３と同数の導電部材５０が、ガードリング層１３の上方にそれぞれ設けられて、断続的な導電領域が形成されているが、これに限らない。例えば、４つのガードリング層１３のうちの１～３つのガードリング層１３の上に、１～３つの導電部材５０を上述の位置関係になるように配置されてもよい。
以下に、本実施形態に係る半導体装置１０１の動作について説明する。
本実施形態に係る半導体装置１０１においては、半導体部分１０が炭化シリコンを含むため、セル領域ＣＲにおいて高い耐圧を実現することができる。このため、終端領域ＥＲにおいても、高い耐圧が要求される。半導体装置１０１は、封止樹脂内に配置される。封止樹脂は、例えばエポキシ樹脂などの熱硬化性樹脂またはシリコーン樹脂などのゲルである。
図３、図４に示すように、導電部材５０を終端領域ＥＲに配置することにより、例えば封止樹脂に含まれる外部電荷等からの外的な影響を抑制している。
導電部材５０は、ガードリング層１３に接続されておらず、例えば電気的に浮遊している。よって、導電部材５０とガードリング層１３は、通常は異なる電位になっている。このため、導電部材５０とガードリング層１３の周囲におけるベース半導体層１１ａ、絶縁膜３１、及び、保護膜４１においては、セル領域ＣＲの電流制御によって電位が変化する電位分布が存在し、等電位線が発生する。
以下、説明の便宜上、導電部材５０のセル側部分Ｗｃとガードリング層１３の終端側部分Ｄｅの間の領域を、境界領域Ｉｂとする。境界領域Ｉｂの上下方向の長さは、間隙Ｈの長さと同じである。境界領域Ｉｂに接し境界領域Ｉｂよりも終端側ＥＳの領域と、導電部材５０に接し導電部材５０よりも終端側ＥＳの領域と、ガードリング層１３に接しガードリング層１３よりも終端側ＥＳの領域を、第１領域Ｉｅとする。境界領域Ｉｂに接し境界領域Ｉｂよりもセル側ＣＳの領域と、導電部材５０に接し導電部材５０よりもセル側ＣＳの領域であって、ガードリング層１３のセル側部分Ｄｃの直上域に位置する領域を、第２領域Ｉｃとする。
半導体装置１０１は、セル領域ＣＲにおいて逆バイアスがかけられた時に、ガードリング層１３の終端側ＥＳの下方において電界が強くなる。これにより、高エネルギーになった正孔が飛び出して絶縁膜３１に侵入する。絶縁膜３１に侵入した正孔が絶縁膜３１中にある正孔捕獲準位（ホール・トラップ）に捕獲される。このホール・トラップの準位が深いと正孔は容易に放出されないため、正孔は固定電荷とみなされるようになる。この正の固定電荷によって、半導体部分１０の電子が上面に引き寄せられ、第１領域Ｉｅにおいて電界強度が高まっていく。また、絶縁膜３１に蓄積した正電荷により、例えばｐ形であるガードリング層１３の不純物が排斥され、ガードリング層１３の実効的不純物濃度が低下する。ガードリング層１３の不純物濃度の低下により、第１領域Ｉｅにある等電位線Ｌ１が、ガードリング層１３に近接し、半導体装置１０１の耐圧低下や絶縁膜３１の破壊が生じる虞がある。
以下に、本実施形態に係る半導体装置１０１の効果について説明する。
本実施形態に係る半導体装置１０１によれば、例えば電気的に浮遊している導電部材５０を、半導体部分１０の上部に形成されたガードリング層１３の上に設けることにより、外部電荷の影響を抑制する。導電部材５０は、例えば電気的に浮遊し、絶縁膜３１を介してガードリング層１３と離隔し、導電部材５０の終端側端縁５０ｅをガードリング層１３の終端側端縁１３ｅよりも終端側ＥＳに配置し、セル側端縁５０ｃをガードリング層１３のセル側端縁１３ｃよりも終端側ＥＳであって終端側端縁１３ｅの直上域までの間に配置している。すなわち、本願実施形態の半導体装置１０１は、導電部材５０の終端側端縁５０ｅが終端側ＥＳに張り出しているため、電圧を分担し、等電位線Ｌ１のガードリング層１３への近接を抑制する。したがって、半導体装置１０１は、絶縁膜３１へのホットキャリア注入による耐圧の低下を抑制することができる。
さらに、第１領域Ｉｅの電界強度が一定以上になると、第１領域Ｉｅにある等電位線Ｌ１は、境界領域Ｉｂと第２領域Ｉｃにおける等電位線Ｌ２に切り替わる。このことから、第１領域Ｉｅにおける電界の高まりを抑え、半導体部分１０と絶縁膜３１の絶縁破壊を抑制できる。また、第１領域Ｉｅにおける電界強度を緩和することにより、絶縁膜３１へのさらなるホットキャリアの注入を抑制できる。以上より、本実施形態の半導体装置１０１は、終端領域ＥＲにおいて耐圧を高め、絶縁膜３１の絶縁破壊を抑制できる。
さらにまた、ガードリング層１３のセル側部分Ｄｃの直上域に導電部材５０を配置しないため、導電部材５０のセル側ＣＳにおける電界集中を緩和している。
以上のように、半導体装置１０１は、高い電界が終端領域ＥＲに発生したとしても、絶縁膜３１の絶縁破壊を抑制し、かつ、終端領域ＥＲの耐圧の低下を抑制できる。
（試験例）
以下、本実施形態に係る半導体装置１０１による耐圧と絶縁膜内の最大電界について、試験例を用いて説明する。
図５（ａ）は、横軸に絶縁膜中の正電荷面密度をとり、縦軸に耐圧をとって、絶縁膜中の正電荷の増加による耐圧の変化を示すグラフである。
図５（ｂ）は、横軸に絶縁膜中の正電荷面密度をとり、縦軸に絶縁膜内の電界強度の最大値をとって、絶縁膜中の正電荷の増加による絶縁膜内の最大電界強度の変化を示すグラフである。
試料１は、ガードリング層１３と同一幅のガードリング層を有しているが、導電部材が設けられなかったものである。試料２は、ガードリング層１３と同一幅のガードリング層を有し、ガードリング層１３の上面に接続された導電部材がガードリング層の上に設けられたものである。試料３は、本実施形態に相当し、フローティングの導電部材５０がガードリング層１３よりも終端側にずれて配置されたものである。比較のために、試料１～３において、ガードリング層並びに導電部材及び導電部材の数並びに幅及び厚みは同等であり、その他の構成も同等にした。
図５（ａ）に示すように、試料１～３は、絶縁膜中にホットキャリアが注入されていない状態、すなわち絶縁膜中の正電荷面密度が０［ａ．ｕ．］のときは、同一の耐圧を示している。試料１は、ホットキャリアが注入され、絶縁膜中の正電荷面密度が４［ａ．ｕ．］と、６［ａ．ｕ．］において、耐圧が低下した。
試料２も、ホットキャリア注入により正電荷面密度が６［ａ．ｕ．］において、耐圧が低下した。
試料３は、正電荷面密度が６［ａ．ｕ．］においても耐圧の低下はほとんどみられなかった。従って、本実施形態における試料３は、ホットキャリア注入による耐圧変動が抑制され、耐圧が高かった。
図５（ｂ）に示すように、試料１～３は、絶縁膜中の正電荷面密度が０［ａ．ｕ．］のときに、それぞれ絶縁膜中の電界強度の最大値が異なっていた。試料１が最も低く、試料２は試料１よりやや高く、試料３はこれらより高かった。試料１と試料２は、絶縁膜中の正電荷面密度が０～６［ａ．ｕ．］の範囲において略同一の増加率によって増加した。試料３は、正電荷面密度が２［ａ．ｕ．］において低下して試料２と同じになり、４［ａ．ｕ．］において僅かに上昇して試料１と同じになり、６［ａ．ｕ．］において僅かに上昇したが、試料１および試料２よりも低かった。結果として、試料３は、正電荷面密度が４［ａ．ｕ．］と６［ａ．ｕ．］において絶縁膜内の電界強度の最大値が最も低くなった。また、試料３は、正電荷面密度が２～６［ａ．ｕ．］において、絶縁膜中の電界強度の最大値の変位幅が最も小さかった。したがって、本実施形態における試料３は、ホットキャリア注入によって絶縁膜中の正電荷面密度が増えても絶縁膜における電界を低くできた。
以上により、本実施形態に係る半導体装置は、耐圧が良好であった。
（第１実施形態の第１変形例）
本変形例に係る半導体装置１０２は、第１実施形態におけるガードリング層１３が例えば７個設けられており、導電部材５０が例えば６個設けられている。複数のガードリング層１３の第１方向Ｅ１の間隔は、セル側ＣＳにおいて狭く、終端側ＥＳにおいて広い。セル側ＣＳに配列された導電部材５０は、ガードリング層１３に対して第１実施形態とは異なる位置関係で配置されている。以下、本変形例については、第１実施形態と異なる構成について説明する。
図６（ａ）は、本変形例に係る半導体装置を示す拡大平面図であり、（ｂ）は、（ａ）に示すＤ－Ｄ’線による断面図である。図６は、配線層と保護膜４１を省略している。
以下に、本実施形態における導電部材５０とガードリング層１３の位置関係について説明する。
図６（ｂ）に示すように、ガードリング層１３１、１３２、１３３、１３４、１３５、１３６、１３７は、第１方向Ｅ１に沿ってこの順に配列されている。ガードリング層１３１～１３７の間隔を、間隔ｔ１～ｔ６とする。セル側ＣＳに配列されたガードリング層１３１～１３４の間隔ｔ１～ｔ３は、略同一である。終端側ＥＳに配列されたガードリング層１３４～１３７の間隔ｔ４～ｔ６は、終端側ＥＳに向かうに従って大きくなる。また、セル側ＣＳにおける間隔ｔ１～ｔ３は、終端側ＥＳにおける間隔ｔ４～ｔ６よりも狭い。
図６（ａ）、（ｂ）に示すように、導電部材５１、５２、５３、５４、５５、５６は、第１方向Ｅ１に沿ってこの順に配列されている。導電部材５１～５６は、第１方向Ｅ１に平行な間隔ｒ１、ｒ２、ｒ３、ｒ４、ｒ５を有して配列されている。セル側ＣＳに配列された導電部材５１～５３の間隔ｒ１、ｒ２は、略同一である。間隔ｒ１、ｒ２は、例えば、導電部材５１～５３の第１方向Ｅ１の長さよりもやや短く、例えば、間隔ｔ１～ｔ３よりも広い。導電部材５３、５４の間隔ｒ３は、間隔ｒ１、ｒ２よりも広い。導電部材５４、５５の間隔ｒ４は、間隔ｒ３よりも狭く、導電部材５５、５６の間隔ｒ５は、間隔ｒ３、ｒ４よりも広い。
最もセル側ＣＳに位置する導電部材５１は、最もセル側ＣＳに位置するガードリング層１３１の直上域に設けられ、第１方向Ｅ１にずらして配置されていない。
導電部材５２（例えば、特許請求の範囲における第１導電部材に相当する）は、導電部材５１の終端側ＥＳに配置されている。導電部材５２は、ガードリング層１３２（例えば、特許請求の範囲における第１ガードリング層に相当する）に対して第１実施形態と同様の位置関係で配置されている。つまり、上方から見て、導電部材５２におけるセル側ＣＳの部分は、ガードリング層１３２の終端側ＥＳの部分を覆っている。また、導電部材５２の終端側ＥＳの部分は、ガードリング層１３２の終端側ＥＳに位置するガードリング層１３３のセル側ＣＳの部分を覆っているが、ガードリング層１３３の終端側ＥＳの部分は、他の導電部材に覆われていない。
導電部材５３（例えば、特許請求の範囲における第２導電部材に相当する）は、導電部材５２の終端側ＥＳに位置する。導電部材５３は、上方から見て、絶縁膜３１を介してガードリング層１３４（例えば特許請求の範囲における第３ガードリング層に相当する）の直上域を概ね覆っており、第１実施形態において説明した位置関係にはなっていない。
終端側ＥＳのガードリング層１３５と導電部材５４、ガードリング層１３６と導電部材５５、ガードリング層１３７と導電部材５６は、それぞれ、第１実施形態と同様の位置関係で配置されている。
以下に、本変形例に係る半導体装置１０２の効果について説明する。
ガードリング層１３１～１３７をセル側ＣＳにおいて間隔ｔ１～ｔ３を小さくして配置することにより、終端領域ＥＲにおけるセル側ＣＳの部分の耐圧を高めている。また、セル側ＣＳのガードリング層１３１～１３４上に導電部材５１～５３を間隔ｒ１、ｒ２を空けて略均一に設けている。これにより、ガードリング層１３１～１３４の上に断続的な導電領域を形成し、耐圧を高め、外部電荷からの影響を抑制している。
また、導電部材５１～５３において中央に位置する導電部材５２とガードリング層１３２を第１実施形態の位置関係で配置して、半導体部分１０と絶縁膜３１の信頼性を高めている。また、導電部材５２の終端側ＥＳの部分を、ガードリング層１３３のセル側ＣＳの部分の上に配置して、ガードリング層１３３周辺の耐圧を高めている。終端側ＥＳにおいて広い間隔で配列された導電部材５４～５６とガードリング層１３５～１３７は、第１実施形態の位置関係で配置されている。以上より、本変形例の半導体装置１０２は、耐圧が向上し、絶縁膜３１及び半導体部分１０の絶縁破壊などを抑制できる。
本変形例における上記以外の構成、動作、及び効果は、第１実施形態と同様である。
（第１実施形態の第２変形例）
本変形例に係る半導体装置１０３は、第１変形例と同様に、ガードリング層１３１～１３７が例えば７個設けられ、ガードリング層１３１～１３７における間隔ｔ１～ｔ６は、終端側ＥＳのガードリング層１３４～１３７の間隔ｔ４～ｔ６よりもセル側ＣＳのガードリング層１３１～１３４の間隔ｔ１～ｔ３の方が狭い。一方、第１変形例とは異なり、セル側ＣＳに配列された導電部材５１～５５は、上方から見て千鳥格子状に配置されている。
図７は、本変形例に係る半導体装置１０３を示す拡大平面図である。図８（ａ）は、図７に示すＦ－Ｆ’線による断面図であり、（ｂ）は、図７に示すＧ－Ｇ’線による断面図である。図７においては、配線層と保護膜４１を省略している。図７に示すように、第２方向Ｅ２は、平面上において第１方向Ｅ１と直交する方向である。第２方向Ｅ２は、例えばセル領域ＣＲの外周に平行な方向である。
図７に示すように、ガードリング層１３１、１３２の間隔ｔ１と、ガードリング層１３２、１３３の間隔ｔ２と、ガードリング層１３３、１３４の間隔ｔ３は、略同一であり、間隔ｔ４～ｔ６よりも狭い。ガードリング層１３４、１３５の間隔ｔ４と、ガードリング層１３５、１３６の間隔ｔ５と、ガードリング層１３６、１３７の間隔ｔ６は、終端側ＥＳに位置するに従って大きくなる。
以下に、本変形例における導電部材５１～５５の千鳥格子状の位置関係について、導電部材５３～５５とガードリング層１３３～１３５を例に説明する。
図７、図８（ａ）に示すように、導電部材５３～５５の中で最もセル側ＣＳに設けられた導電部材５３は、ガードリング層１３３～１３６の中で最もセル側に設けられたガードリング層１３３の上に第１実施形態の位置関係で配置されている。また、導電部材５３は、ガードリング層１３３の終端側ＥＳに配列されたガードリング層１３４のセル側端縁１３４ｃの直上域にも配置されている。導電部材５３は、少なくとも第１部分５３ａと第２部分５３ｂに分離している。第２部分５３ｂは、第１部分５３ａの第２方向Ｅ２側に配置されている。
図７、図８（ｂ）に示すように、導電部材５４は、ガードリング層１３４の上に第１実施形態の位置関係で配置されている。導電部材５４は、ガードリング層１３４の終端側ＥＳに配列されたガードリング層１３５のセル側端縁１３５ｃの直上域にも位置している。導電部材５４は、少なくとも第１部分５４ａと、第２部分５４ｂに分離している。第２部分５４ｂは、第１部分５４ａの第２方向Ｅ２側に配置されている。
図７、図８（ａ）に示すように、導電部材５５は、ガードリング層１３５の上に第１実施形態の位置関係で配置されている。導電部材５５は、ガードリング層１３５の終端側ＥＳに位置するガードリング層１３６には配置されていない。導電部材５５は、少なくとも第１部分５５ａと、第２部分５５ｂに分離している。第２部分５５ｂは、第１部分５５ａの第２方向Ｅ２側に配置されている。
図７に示すように、導電部材５５（例えば、特許請求の範囲において第３導電部材に相当する）は、導電部材５３（例えば、特許請求の範囲において第１導電部材に相当する）の第１方向Ｅ１に配列されている。具体的には、導電部材５５の第１部分５５ａは、導電部材５３の第１部分５３ａの第１方向Ｅ１に配置され、導電部材５５の第２部分５５ｂは、導電部材５３の第２部分５３ｂの第１方向Ｅ１に配置されている。
導電部材５４（例えば、特許請求の範囲において第２導電部材に相当する）は、導電部材５３と導電部材５５の間隙に対して第２方向Ｅ２にずれて配置されている。詳細には、導電部材５４の第１部分５４ａは、導電部材５３の第１部分５３ａと導電部材５５の第１部分５５ａの間隙から第２方向Ｅ２にずれて配置されている。また、導電部材５４の第２部分５４ｂは、導電部材５３の第２部分５３ｂと導電部材５５の第２部分５５ｂの間隙から第２方向Ｅ２にずれて配置されている。
また、導電部材５３と導電部材５４の間隔ｓ３と、導電部材５４と導電部材５５の間隔ｓ４は、互いの対角位置にある。したがって、図７に示すように、導電部材５３～５５間の隣接箇所が間隔ｓ３、ｓ４において対角位置にあるため、間隔ｓ３、ｓ４を大きくとれなくても電界強度などに及ぼす影響は小さい。また、導電部材５４の第１部分５４ａを第２方向Ｅ２に適宜ずらして配置すれば、間隔ｓ３、ｓ４における導電部材５３～５５間の距離を調整できる。また、導電部材５３の第１部分５３ａと導電部材５５の第１部分５５ａの間隙に、導電部材５４の第１部分５４ａが隣接しており、信頼性を良好にしている。
セル側ＣＳに配列された他の導電部材５１、５２及びガードリング層１３１、１３２、１３３も、導電部材５３、５４、５５及びガードリング層１３３～１３５と同様に設けられている。
以下に、本変形例に係る半導体装置１０３の効果について説明する。
終端側ＥＳよりも間隔が狭いセル側ＣＳのガードリング層１３１～１３５上に導電部材５１～５５を分離して千鳥格子状に設けている。これにより、セル側ＣＳの導電部材５１～５５の全てに第１実施形態の位置関係を採用することができ、半導体装置１０３の信頼性を高めることができる。また、ガードリング層１３１～１３５の上に導電部材５１～５５によって形成された断続的な導電領域を設けることにより、耐圧を高め、外部電荷からの影響を抑制する。また、終端側ＥＳに設けられた導電部材５６、５７には、ガードリング層１３６、１３７に対して第１実施形態の位置関係が採用されている。以上より、本変形例の半導体装置１０２は、例えば、耐圧が向上し、絶縁膜３１及び半導体部分１０の絶縁破壊などを抑制できる。
尚、本変形例においては、導電部材５１、５２、５３の分離された第１部分５１ａ、５２ａ、５３ａと第２部分５１ｂ、５２ｂ、５３ｂの形状は同一であるが、当然にこれに限られず、例えば分離個数や、第２方向Ｅ２の長さなどは、適宜設定できる。また、間隔ｓ１、ｓ２、ｓ３の長さも、それぞれ異なっていてもよい。
本変形例における上記以外の構成、動作、及び効果は、第１実施形態と同様である。
（第２実施形態）
本実施形態に係る半導体装置１０４は、ガードリング層１３上に導電板材６０が更に設けられている。
図９は、本実施形態に係る半導体装置１０４を示した拡大断面図である。図９は、図４と同様な箇所であって、第１方向Ｅ１に平行な断面を示している。
導電板材６０は、例えば、チタンまたはポリシリコンを含んでいる。図９に示すように、導電板材６０は、終端領域においてガードリング層１３の上に設けられている。導電板材６０は、下面がガードリング層１３に接してガードリング層１３と略同一の電位、例えばソース電位（０Ｖ）になっている。導電板材６０は、下面以外の表面が絶縁膜３１で覆われている。導電板材６０は、導電部材５０と絶縁膜３１を介して離隔している。導電板材６０と導電部材５０の間隙は、間隙Ｈ２である。
導電板材６０は、ガードリング層１３のセル側部分Ｄｃの上に設けられている。導電板材６０の第１方向長さは、ガードリング層１３のセル側部分Ｄｃの第１方向長さと略同一である。導電板材６０のセル側端縁６０ｃは、ガードリング層１３のセル側端縁１３ｃの直上域に配置されることが望ましいが、ガードリング層１３のセル側端縁１３ｃよりも僅かにセル側ＣＳまたは終端側ＥＳに配置されていてもよい。
導電板材６０の終端側端縁６０ｅは、導電部材５０のセル側端縁５０ｃの直下域に配置されることが好ましいが、セル側端縁５０ｃよりもわずかにセル側ＣＳに配置してもよく、この場合、等電位線を第１領域Ｉｅから第２領域Ｉｃに逃がし易くなる。また、導電板材６０の終端側端縁６０ｅは、導電部材５０のセル側端縁５０ｃよりも僅かに終端側ＥＳに配置されてもよい。
以下に、本実施形態に係る半導体装置１０４の効果について説明する。
本実施形態に係る半導体装置１０４によれば、導電部材５０に覆われていないガードリング層１３のセル側部分Ｄｃ上に導電板材６０を設けている。これにより、導電部材５０に覆われていないガードリング層１３のセル側部分Ｄｃへの外部電荷からの影響を抑制することができる。また、このように導電板材６０を配置することにより、第１実施形態と同様に、間隙Ｈ２を通って導電部材５０のセル側ＣＳに等電位線を逃がし易くしている。以上により、導電部材５０の終端側ＥＳにおける電界集中を抑制することができる。
また、本実施形態においては、導電板材６０は、ガードリング層１３に接しているが、これに限らない。
また、本実施形態においては、複数のガードリング層１３は略同一の間隔で設けられているが、これに限らない。例えば、第１実施形態の第１変形例または第２変形例のように配置したガードリング層１３と導電部材５０において、導電板材６０を導電部材５０と同様に一部のガードリング層１３上に部分的に配置してもよい。
本変形例における上記以外の構成、動作、及び効果は、第１の実施形態と同様である。
本発明の実施形態によれば、信頼性の向上を可能とする半導体装置を提供することができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部分、ガードリング層、導電部材、及び、導電板材の具体的な構成及び形状や材質等に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部分
１１…第１半導体層
１１ａ…ベース半導体層
１１ｂ…終端半導体層
１１ｃ…下層半導体層
１２…第２半導体層
１３…ガードリング層
１３ｃ…セル側端縁
１３ｅ…終端側端縁
２１…第１電極
２２…第２電極
２８…終端電極
３１…絶縁膜
４１…保護膜
５０…導電部材
５１、５２、５３、５４、５５、５６、５７…導電部材
５０ｃ…セル側端縁
５０ｅ…終端側端縁
５１ａ、５２ａ、５３ａ、５４ａ、５５ａ…第１部分
５１ｂ、５２ｂ、５３ｂ、５４ｂ、５５ｂ…第２部分
６０…導電板材
６０ｃ…セル側端縁
６０ｅ…終端側端縁
１０１、１０２、１０３、１０４…半導体装置
１３１～１３６…ガードリング層
１３２ｃ、１３３ｃ、１３４ｃ…セル側端縁
ＣＲ…セル領域
ＣＳ…セル側
Ｄｃ…セル側部分
Ｄｅ…終端側部分
Ｅ１…第１方向
Ｅ２…第２方向
ＥＲ…終端領域
ＥＳ…終端側
Ｈ、Ｈ２、Ｓ…間隙
Ｉｂ…境界領域
Ｉｃ…第２領域
Ｉｅ…第１領域
Ｌ１、Ｌ２…等電位線
ｒ１、ｒ２、ｒ３、ｒ４、ｒ５…間隔
ｓ１、ｓ２、ｓ３、ｓ４、ｓ５…間隔
ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６…間隔
Ｗｃ…セル側部分
Ｗｅ…終端側部分

Claims (11)

  1. セル領域、及び、前記セル領域を囲む終端領域を有する半導体装置であって、
    第１導電形の第１半導体層と、
    前記終端領域において前記第１半導体層の上部に設けられ、前記セル領域を囲む第２導電形の第１ガードリング層と、
    を有した半導体部分と、
    前記半導体部分上に設けられた絶縁膜と、
    前記絶縁膜を介して前記第１ガードリング層と離隔して設けられ、前記セル領域から前記終端領域に向かう方向の端縁である終端側の端縁が、前記第１ガードリング層の前記終端側の端縁よりも前記終端側に位置し、セル領域側の端縁が、前記第１ガードリング層の前記セル領域側の端縁の直上域よりも前記終端側であって前記終端側の端縁の直上域までの間に位置し、前記セル領域側の部分が、前記第１ガードリング層の前記終端側の部分を覆い、前記終端側の部分が、前記第１ガードリング層を覆っていない第１導電部材と、
    前記第１ガードリング層の前記セル領域側の部分の上に設けられ、前記第１ガードリング層に接し、前記第１導電部材と前記絶縁膜を介して離隔した第１導電板材と、
    を備えた半導体装置。
  2. セル領域、及び、前記セル領域を囲む終端領域を有する半導体装置であって、
    第１導電形の第１半導体層と、
    前記終端領域において前記第１半導体層の上部に設けられ、前記セル領域を囲む第２導電形の第１ガードリング層と、
    を有した半導体部分と、
    前記半導体部分上に設けられた絶縁膜と、
    前記絶縁膜を介して前記第１ガードリング層と離隔して設けられ、前記セル領域から前記終端領域に向かう方向の端縁である終端側の端縁が、前記第１ガードリング層の前記終端側の端縁よりも前記終端側に位置し、セル領域側の端縁が、前記第１ガードリング層の前記セル領域側の端縁の直上域よりも前記終端側であって前記終端側の端縁の直上域までの間に位置した第１導電部材と、
    前記第１ガードリング層の前記セル領域側の部分の上に設けられ、前記第１ガードリング層に接し、前記第１導電部材と前記絶縁膜を介して離隔した第１導電板材と、
    を備え、
    前記第１導電部材の前記終端側の部分と前記第１半導体層との間には、前記第１ガードリング層が設けられておらず、
    前記第１導電部材の前記セル領域側の部分と前記第１半導体層との間には、前記第１ガードリング層が設けられている半導体装置。
  3. 前記半導体部分は、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第１ガードリング層を囲む第２導電形の第２ガードリング層と、
    を、更に有し、
    前記絶縁膜を介して前記第２ガードリング層を覆う第２導電部材と、
    を、更に備えた請求項１または２に記載の半導体装置。
  4. 前記第２導電部材は、前記終端側の端縁が、前記第２ガードリング層の前記終端側の端縁よりも前記終端側に位置し、前記セル領域側の端縁が、前記第２ガードリング層の前記セル領域側の端縁の直上域よりも終端側であって前記終端側の端縁の直上域までの間に位置した請求項３に記載の半導体装置。
  5. 前記半導体部分は、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第２ガードリング層を囲む第２導電形の第３ガードリング層と、
    を、更に有し、
    上方から見て、前記絶縁膜を介して前記第３ガードリング層を覆う第３導電部材と、
    を、更に備えた請求項３または４に記載の半導体装置。
  6. 前記第３導電部材は、前記終端側の端縁が、前記第３ガードリング層の前記終端側の端縁よりも前記終端側に位置し、前記セル領域側の端縁が、前記第３ガードリング層の前記セル領域側の端縁の直上域よりも前記終端側であって前記終端側の端縁の直上域までの間に位置した請求項５に記載の半導体装置。
  7. 前記第３導電部材は、前記第１導電部材の前記終端側に配列され、
    前記第２導電部材は、前記第１導電部材と前記第３導電部材の間隙に対して前記第１導電部材から前記第３導電部材に向かう第１方向に交差する第２方向にずれて配置された請求項５または６に記載の半導体装置。
  8. 前記半導体部分は、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第１ガードリング層を囲む第２導電形の第２ガードリング層と、
    を、更に有し、
    前記第１導電部材は、前記第２ガードリング層の前記セル領域側の部分を覆っている請求項１または２に記載の半導体装置。
  9. 前記半導体部分は、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第２ガードリング層を囲む第２導電形の第３ガードリング層と、
    を、更に有し、
    前記絶縁膜を介して前記第３ガードリング層を覆う第２導電部材と、
    を、更に備えた請求項８に記載の半導体装置。
  10. 前記第１ガードリング層と前記第２ガードリング層との間隔は、前記第２ガードリング層と前記第３ガードリング層との間隔よりも狭い請求項５～７、９のいずれか１つに記載の半導体装置。
  11. セル領域、及び、前記セル領域を囲む終端領域を有する半導体装置であって、
    第１導電形の第１半導体層と、
    前記終端領域において前記第１半導体層の上部に設けられ、前記セル領域を囲む第２導電形の第１ガードリング層と、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第１ガードリング層を囲む第２導電形の第２ガードリング層と、
    前記終端領域において前記第１半導体層の上部に設けられ、前記第２ガードリング層を囲む第２導電形の第３ガードリング層と、
    を有した半導体部分と、
    前記半導体部分上に設けられた絶縁膜と、
    前記絶縁膜を介して前記第１ガードリング層と離隔して設けられ、前記セル領域から前記終端領域に向かう方向の端縁である終端側の端縁が、前記第１ガードリング層の前記終端側の端縁よりも前記終端側に位置し、セル領域側の端縁が、前記第１ガードリング層の前記セル領域側の端縁の直上域よりも前記終端側であって前記終端側の端縁の直上域までの間に位置し、前記セル領域側の部分が、前記第１ガードリング層の前記終端側の部分を覆い、前記終端側の部分が、前記第１ガードリング層を覆っていない第１導電部材と、
    前記絶縁膜を介して前記第２ガードリング層を覆う第２導電部材と、
    前記第１導電部材の前記終端側に配列され、上方から見て、前記絶縁膜を介して前記第３ガードリング層を覆う第３導電部材と、
    を備え、
    前記第２導電部材は、前記第１導電部材と前記第３導電部材の間隙に対して前記第１導電部材から前記第３導電部材に向かう第１方向に交差する第２方向にずれて配置された半導体装置。
JP2020157510A 2020-09-18 2020-09-18 半導体装置 Active JP7492415B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020157510A JP7492415B2 (ja) 2020-09-18 2020-09-18 半導体装置
CN202011599608.2A CN114203795A (zh) 2020-09-18 2020-12-30 半导体装置
US17/189,202 US11600692B2 (en) 2020-09-18 2021-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157510A JP7492415B2 (ja) 2020-09-18 2020-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2022051174A JP2022051174A (ja) 2022-03-31
JP7492415B2 true JP7492415B2 (ja) 2024-05-29

Family

ID=80645408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157510A Active JP7492415B2 (ja) 2020-09-18 2020-09-18 半導体装置

Country Status (3)

Country Link
US (1) US11600692B2 (ja)
JP (1) JP7492415B2 (ja)
CN (1) CN114203795A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022168904A (ja) * 2021-04-27 2022-11-09 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368215A (ja) 2001-06-12 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP2007059766A (ja) 2005-08-26 2007-03-08 Sanken Electric Co Ltd トレンチ構造半導体装置及びその製造方法
WO2013140572A1 (ja) 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置
US20140209971A1 (en) 2013-01-30 2014-07-31 Huawei Technologies Co., Ltd. Insulated gate bipolar transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794704A (ja) 1993-09-24 1995-04-07 Hitachi Ltd 半導体装置
JP2002353307A (ja) 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP3906181B2 (ja) * 2003-05-26 2007-04-18 株式会社東芝 電力用半導体装置
WO2009101668A1 (ja) * 2008-02-12 2009-08-20 Mitsubishi Electric Corporation 炭化珪素半導体装置
US7923804B2 (en) * 2008-02-14 2011-04-12 Maxpower Semiconductor Inc. Edge termination with improved breakdown voltage
JP5569600B2 (ja) 2011-01-17 2014-08-13 富士電機株式会社 半導体装置およびその製造方法
JP5716591B2 (ja) 2011-07-26 2015-05-13 三菱電機株式会社 半導体装置
CN103733344B (zh) 2011-09-08 2018-05-18 富士电机株式会社 半导体装置
WO2015104900A1 (ja) 2014-01-10 2015-07-16 三菱電機株式会社 半導体装置
JP2015179774A (ja) 2014-03-19 2015-10-08 株式会社東芝 半導体装置の製造方法
CN105900245B (zh) * 2014-07-04 2019-08-06 富士电机株式会社 半导体装置
JP6534813B2 (ja) 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2018098254A (ja) 2016-12-08 2018-06-21 株式会社デンソー 半導体装置
CN108447903B (zh) * 2017-02-16 2023-07-04 富士电机株式会社 半导体装置
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
US11309438B2 (en) * 2019-12-10 2022-04-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20220045205A1 (en) * 2020-08-04 2022-02-10 Pakal Technologies, Inc. Trench gate power switch with doped regions to induce breakdown at selected areas

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368215A (ja) 2001-06-12 2002-12-20 Fuji Electric Co Ltd 半導体装置
JP2007059766A (ja) 2005-08-26 2007-03-08 Sanken Electric Co Ltd トレンチ構造半導体装置及びその製造方法
WO2013140572A1 (ja) 2012-03-22 2013-09-26 トヨタ自動車株式会社 半導体装置
US20140209971A1 (en) 2013-01-30 2014-07-31 Huawei Technologies Co., Ltd. Insulated gate bipolar transistor

Also Published As

Publication number Publication date
US20220093729A1 (en) 2022-03-24
US11600692B2 (en) 2023-03-07
JP2022051174A (ja) 2022-03-31
CN114203795A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
JP5048273B2 (ja) 絶縁ゲート型半導体装置
JP4469584B2 (ja) 半導体装置
US7911020B2 (en) Semiconductor device having breakdown voltage maintaining structure and its manufacturing method
KR101654250B1 (ko) 증가된 항복 전압 특성을 갖는 트렌치형 전력 반도체 소자
JP5517688B2 (ja) 半導体装置
US11164859B2 (en) Semiconductor device
US20100224907A1 (en) Semiconductor device
KR20060127075A (ko) 트렌치 게이트 전계 효과 디바이스
US20180076307A1 (en) Semiconductor device
JP6053415B2 (ja) 半導体装置
CN112713124B (zh) 半导体装置
JP7492415B2 (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP5129943B2 (ja) 半導体装置
JP2023102946A (ja) 炭化珪素半導体装置
JP2007157799A (ja) 半導体装置
US6150675A (en) Semiconductor component with a control electrode for modulating the conductivity of a channel area by means of a magnetoresistor structure
JP3749191B2 (ja) 高耐圧半導体装置
US10361184B2 (en) Semiconductor device
CN107710408B (zh) 半导体装置
US11538904B2 (en) Semiconductor device
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
US11798997B2 (en) Semiconductor device
US20240021681A1 (en) Semiconductor device
US20230335626A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230622

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240517

R150 Certificate of patent or registration of utility model

Ref document number: 7492415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150