[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6857035B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6857035B2
JP6857035B2 JP2017003331A JP2017003331A JP6857035B2 JP 6857035 B2 JP6857035 B2 JP 6857035B2 JP 2017003331 A JP2017003331 A JP 2017003331A JP 2017003331 A JP2017003331 A JP 2017003331A JP 6857035 B2 JP6857035 B2 JP 6857035B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
semiconductor element
main surface
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003331A
Other languages
English (en)
Other versions
JP2018113359A (ja
Inventor
基治 芳我
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017003331A priority Critical patent/JP6857035B2/ja
Priority to US15/867,083 priority patent/US10340208B2/en
Publication of JP2018113359A publication Critical patent/JP2018113359A/ja
Application granted granted Critical
Publication of JP6857035B2 publication Critical patent/JP6857035B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135Flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175Flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02245Flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
従来から、ダイオードやトランジスタなどの半導体素子を樹脂パッケージで覆った半導体装置が知られている(たとえば、特許文献1参照)。このような半導体装置は、半導体素子と、リードと、樹脂パッケージとを備える。半導体素子は、リードに配置されている。樹脂パッケージは、半導体素子およびリードを覆っている。リードの一部は、樹脂パッケージから露出している。
このような半導体装置においては、半導体装置をリードに接合するために接合材が用いられる。この接合材がリードの所望箇所から過大に広がってしまうと、半導体装置の製造過程や使用時に不具合を引き起こすおそれがある。
特開平11−297729号公報
本発明は、上記した事情のもとで考え出されたものであって、接合材の広がりを抑制することが可能な半導体装置を提供することをその課題とする。
本発明によって提供される半導体装置は、半導体素子と、前記半導体素子が配置された第1主面および当該第1主面とは反対側を向く第1裏面を有する第1リードと、前記半導体素子と前記第1主面とを接合する接合材と、前記半導体素子と前記第1リードの少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、前記第1リードは、厚さ方向視において前記半導体素子から離間し、且つ前記半導体素子側に位置する第1内側面および前記半導体素子とは反対側に位置する第2内側面を有するとともに前記第1主面から凹む第1溝を有しており、前記第1内側面が前記厚さ方向となす角度は、前記第2内側面が前記厚さ方向となす角度よりも小であることを特徴としている。
本発明の好ましい実施の形態においては、前記第1内側面は、前記厚さ方向に対して平行である。
本発明の好ましい実施の形態においては、前記第1リードは、前記第1内側面と前記第1主面との間に介在する第1曲面を有する。
本発明の好ましい実施の形態においては、前記第1曲面の前記厚さ方向寸法は、前記第1内側面の前記厚さ方向寸法よりも大である。
本発明の好ましい実施の形態においては、前記第1リードは、前記第2内側面と前記第1主面との間に介在する第2曲面を有する。
本発明の好ましい実施の形態においては、前記第1曲面の前記厚さ方向寸法は、前記第2曲面の前記厚さ方向寸法よりも大である。
本発明の好ましい実施の形態においては、前記第1リードは、前記第1内側面と前記第2内側面との間に介在する底面を有する。
本発明の好ましい実施の形態においては、前記底面は、前記厚さ方向に対して垂直である。
本発明の好ましい実施の形態においては、前記第1リードは、前記第1主面および前記第1溝を覆うめっき層を有する。
本発明の好ましい実施の形態においては、前記めっき層のうち前記第1内側面を覆う部分の厚さは、前記第2内側面を覆う部分の厚さよりも薄い。
本発明の好ましい実施の形態においては、前記第1リードは、前記厚さ方向視において前記第1溝の両端と接する一対の凹部を有する。
本発明の好ましい実施の形態においては、前記一対の凹部は、前記樹脂パッケージに覆われている。
本発明の好ましい実施の形態においては、前記接合材は、導電性を有する。
本発明の好ましい実施の形態においては、前記接合材は、はんだである。
本発明の好ましい実施の形態においては、前記半導体素子は、前記厚さ方向視において矩形状であり、前記第1溝は、前記半導体素子の一辺と平行である。
本発明の好ましい実施の形態においては、前記第1溝は、前記樹脂パッケージに覆われている。
本発明の好ましい実施の形態においては、前記第1リードは、アイランド部を有する。
本発明の好ましい実施の形態においては、前記第1溝は、前記アイランド部に形成されている。
本発明の好ましい実施の形態においては、前記アイランド部の前記第1裏面は、前記樹脂パッケージから露出している。
本発明の好ましい実施の形態においては、前記第1リードの前記アイランド部は、平面視において前記第1溝を挟んで前記半導体素子とは反対側に位置し且つ前記樹脂パッケージから突出する延出部を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、裏面電極を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、トランジスタであり、前記裏面電極は、ドレイン電極である。
本発明の好ましい実施の形態においては、前記半導体素子は、2つの主面電極を有しており、前記樹脂パッケージから前記延出部とは反対側に突出する第2端子部を有する第2リードと、前記2つの主面電極の一方と前記第2リードとを接続する第2ワイヤを備える。
本発明の好ましい実施の形態においては、前記第2リードと接続された前記主面電極は、ゲート電極である。
本発明の好ましい実施の形態においては、前記第2リードは、前記第2ワイヤがボンディングされた部分と前記第2端子部との間に位置する第2溝を有する。
本発明の好ましい実施の形態においては、前記樹脂パッケージから前記延出部とは反対側に突出する第3端子部を有する第3リードと、前記2つの主面電極の他方と前記第3リードとを接続する第3ワイヤを備える。
本発明の好ましい実施の形態においては、前記第3リードと接続された前記主面電極は、ソース電極である。
本発明の好ましい実施の形態においては、前記第3リードは、前記第3ワイヤがボンディングされた部分と前記第3端子部との間に位置する第3溝を有する。
本発明によれば、接合材の広がりを抑制することができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態に基づく半導体装置を示す斜視図である。 図1の半導体装置を示す平面図である。 図1の半導体装置を示す底面図である。 図1の半導体装置を示す側面図である。 図1の半導体装置を示す正面図である。 図2のVI−VI線に沿う断面図である。 図2のVI−VI線に沿う要部拡大断面図である。 図2のVI−VI線に沿う要部拡大断面図である。 図2のVI−VI線に沿う要部拡大断面図である。 図2のX−X線に沿う要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 本発明の第2実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第3実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第4実施形態に基づく半導体装置を示す要部拡大断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図10は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、第1リード1、第2リード2、第3リード3、半導体素子4、接合材5、ワイヤ61,62おおび樹脂パッケージ7を備えている。
図1は、本発明の第1実施形態に基づく半導体装置を示す斜視図である。図2は、半導体装置A1を示す平面図である。図3は、半導体装置A1を示す底面図である。図4は、半導体装置A1を示す側面図である。図5は、半導体装置A1を示す正面図である。図6は、図2のVI−VI線に沿う断面図である。図7は、図2のVI−VI線に沿う要部拡大断面図である。図8は、図2のVI−VI線に沿う要部拡大断面図である。図9は、図2のVI−VI線に沿う要部拡大断面図である。図10は、図2のX−X線に沿う要部拡大断面図である。なお、これらの図において、z方向が本発明の厚さ方向であり、x方向およびy方向は、それぞれz方向に対して直角な方向である。なお、理解の便宜上、図1および図2においては、樹脂パッケージ7を想像線で示している。
半導体装置A1の形状および大きさは特に限定されず、たとえばx方向寸法が5.0mm〜8.0mm、第2リード2および第3リード3を含まないy方向寸法が5.0mm〜10.0mm、z方向寸法が2.0mm〜4.0mmである。図示された例においては、x方向寸法が6.6mm、第2リード2および第3リード3を含まないy方向寸法が7.2mm、z方向寸法が2.3mmである。
第1リード1、第2リード2および第3リード3は、たとえばエッチングや打ち抜き等のパターンニングが施された金属製のリードフレームを適宜切断することにより形成されたものである。第1リード1、第2リード2および第3リード3の材質は特に限定されず、たとえばCuまたはCu合金が例示される。本実施形態においては、第1リード1、第2リード2および第3リード3は、同一のリードフレームから形成されており、互いの最大厚さが同じである。第1リード1、第2リード2および第3リード3の最大厚さは特に限定されず、本実施形態においては0.4mm〜1.0mmとされ、たとえば0.5mmとされている。また、第1リード1、第2リード2および第3リード3には、めっき層が設けられていてもよい。図示された例においては、Niからなるめっき層が設けられている。具体的には、図8に示すように、第1リード1においてめっき層19が設けられている。
図1〜図6に示すように、第1リード1は、第1主面11、第1裏面12、アイランド部13、第1溝15、2つの凹部16、第1段差部171、突出部172および薄肉部18を有する。
第1主面11および第1裏面12は、z方向において互いに反対側を向く面である。第1主面11は、半導体素子4が配置される面である。
アイランド部13は、z方向視において半導体素子4と重なる部位であり、半導体素子4が配置された部位である。アイランド部13は、折り曲げ部分等を有さない、平坦な板状部分である。本実施形態においては、アイランド部13は、z方向視において略矩形状である。アイランド部13の第1裏面12は、樹脂パッケージ7から露出している。アイランド部13の第1裏面12は、半導体装置A1を回路基板等に実装する際に実装端子として用いてもよい。
第1溝15は、z方向視において半導体素子4から離間した位置のアイランド部13に設けられており、第1主面11から凹んでいる。本実施形態においては、第1溝15は、x方向に沿っておりアイランド部13をx方向に横断している。図7および図8に示すように、第1溝15は、第1内側面151、第2内側面152、第1曲面153、第2曲面154および底面155を有する。第1溝15の深さは特に限定されず、たとえば20〜30μmである。また、本実施形態においては、第1溝15のx方向寸法は、半導体素子4のx方向寸法よりも大である。第1溝15は、樹脂パッケージ7によって覆われている。
第1内側面151は、半導体素子4側に位置しており、第2内側面152は、半導体素子4とは反対側に位置している。第1内側面151がz方向となす角度α1は、第2内側面152がz方向となす角度α2よりも小である。角度α1は、たとえば0度〜20度である。本実施形態においては、第1内側面151は、z方向に対して平行であり、角度α1は、0度である。角度α2は、たとえば30度〜60度であり、本実施形態においては、45度である。
第1曲面153は、第1内側面151と第1主面11との間に介在しており、凸曲面とされている。第1曲面153の大きさは特に限定されず、本実施形態においては、第1曲面153のz方向寸法である寸法D3は、第1内側面151のz方向寸法である寸法D1よりも大である。
第2曲面154は、第2内側面152と第1主面11との間に介在しており、凸曲面とされている。第2曲面154の大きさは特に限定されず、本実施形態においては、第2曲面154のz方向寸法である寸法D4は、第2内側面152のz方向寸法である寸法D2よりも小である。また、寸法D3は、寸法D4よりも大である。
底面155は、第1内側面151と第2内側面152との間に介在している。本実施形態においては、底面155は、z方向に対して直角である。
図8によく表れているように、本実施形態においては、めっき層19のうち第1内側面151を覆う部分の厚さは、第2内側面152を覆う部分の厚さよりも薄い。これは、第1リード1を形成手法に依存している。図11は、第1リード1を形成するために用意された金属材料を示している。アイランド部13となるべき部分にめっき層19が形成されている。この際のめっき層19の厚さは、略均一である。図12に示すように、この金属材料に楔形状の金型81を押し付けることにより、第1溝15を形成する。この際、第1内側面151となった部分は、金型81によって強いせん断変形を受ける。このため、めっき層19が顕著に引き伸ばされ、あるいは分断されることとなる。これにより、めっき層19の厚さが上述した関係となる。
図1〜図4および図6に示すように、アイランド部13は、延出部14を有する。延出部14は、z方向視において第1溝15を挟んで半導体素子4とは反対側に位置しており、樹脂パッケージ7から突出している。
一対の凹部16は、アイランド部13に形成されており、z方向視において第1溝15の両端と接している。本実施形態においては、一対の凹部16は、x方向に離れており、y方向に凹んでいる。凹部16の形状は特に限定されず、本実施形態においては、z方向視において矩形状である。一対の凹部16は、樹脂パッケージ7によって覆われている。
第1段差部171および突出部172は、半導体素子4に対して延出部14とは反対側に位置している。第1段差部171および突出部172は、y方向に延びる帯状である。突出部172は、樹脂パッケージ7からy方向に突出している。第1段差部171は、突出部172とアイランド部13とを繋いでいる。第1段差部171がx方向視において屈曲形状であることにより、突出部172は、アイランド部13に対してz方向上側(第1主面11が向く側)に位置している。
薄肉部18は、アイランド部13のx方向端縁およびy方向端縁の一部ずつに形成されている。薄肉部18は、z方向の厚さが第1主面11および第1裏面12の距離よりも小であり、第1裏面12よりもz方向上側(第1主面11が向く側)に位置している。薄肉部18のz方向下側(第1裏面12が向く側)は、樹脂パッケージ7によって覆われている。
第2リード2および第3リード3は、第1リード1から離間して配置されている。本実施形態においては、第2リード2および第3リード3は、アイランド部13に対してy方向一方側に配置されており、第1段差部171および突出部172を挟んでx方向両側に分かれて配置されている。
第2リード2は、第2主面21、第2裏面22、第2ワイヤボンディングパッド23、第2端子部24および第2段差部25を有する。
第2主面21は、第1リード1の第1主面11と同じ側を向く面である。第2裏面22は、第1リード1の第1裏面12と同じ側を向く面である。第2ワイヤボンディングパッド23は、z方向視矩形状であり、ワイヤ61の一端がボンディングされている。本実施形態においては、第2ワイヤボンディングパッド23は、全体が樹脂パッケージ7によって覆われており、アイランド部13よりもz方向上方(第1主面11が向く側)に位置している。
第2端子部24は、y方向において延出部14とは反対側に樹脂パッケージ7から突出している。第2端子部24は、半導体装置A1を回路基板等に実装するために用いられる。第2端子部24のz方向位置は、アイランド部13のz方向位置と略同じである。第2段差部25は、第2ワイヤボンディングパッド23と第2端子部24とを繋いでいる。第2段差部25は、x方向視において屈曲形状とされている。
第3リード3は、第3主面31、第3裏面32、第3ワイヤボンディングパッド33、第3端子部34および第3段差部35を有する。
第3主面31は、第1リード1の第1主面11と同じ側を向く面である。第3裏面32は、第1リード1の第1裏面12と同じ側を向く面である。第3ワイヤボンディングパッド33は、z方向視矩形状であり、ワイヤ62の一端がボンディングされている。本実施形態においては、第3ワイヤボンディングパッド33は、全体が樹脂パッケージ7によって覆われており、アイランド部13よりもz方向上方(第1主面11が向く側)に位置している。
第3端子部34は、y方向において延出部14とは反対側に樹脂パッケージ7から突出している。第3端子部34は、半導体装置A1を回路基板等に実装するために用いられる。第3端子部34のz方向位置は、アイランド部13のz方向位置と略同じである。第3段差部35は、第3ワイヤボンディングパッド33と第3端子部34とを繋いでいる。第3段差部35は、x方向視において屈曲形状とされている。
半導体素子4は、たとえばダイオードやトランジスタ等の半導体からなる素子である。本実施形態においては、半導体素子4は、トランジスタである。また、半導体素子4は、z方向視において矩形状であり、x方向およびy方向に沿う四辺を有する。半導体素子4の一辺は、第1溝15と平行である。
半導体素子4は、主面電極41,42および裏面電極43を有する。主面電極41,42は、半導体素子4のうち第1主面11と同じ側を向く面に形成されている。裏面電極43は、半導体素子4のうち第1裏面12と同じ側を向く面に形成されている。本実施形態においては、主面電極41がゲート電極、主面電極42がソース電極、裏面電極43がドレイン電極である。
接合材5は、半導体素子4と第1リード1のアイランド部13の第1主面11とを接合している。接合材5の具体的構成は特に限定されず、本実施形態においては、導電性を有しており、具体的にははんだである。
ワイヤ61は、半導体素子4の主面電極41と第2リード2の第2ワイヤボンディングパッド23とを接続している。ワイヤ61の材質は特に限定されず、本実施形態においては、たとえばAlである。
ワイヤ62は、半導体素子4の主面電極42と第3リード3の第3ワイヤボンディングパッド33とを接続している。ワイヤ61の材質は特に限定されず、本実施形態においては、たとえばAlである。
樹脂パッケージ7は、第1リード1の一部、第2リード2の一部、第3リード3の一部。半導体素子4、接合材5、ワイヤ61およびワイヤ62を覆っている。樹脂パッケージ7は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、樹脂パッケージ7は、z方向視矩形状である。
次に、半導体装置A1の作用について説明する。
本実施形態によれば、半導体素子4が配置された第1主面11には、第1溝15が形成されている。第1溝15は、半導体素子4側に位置する第1内側面151とz方向とがなす角度である角度α1が、半導体素子4とは反対側に位置する第2内側面152とz方向とがなす角度である角度α2よりも小とされている。このため、半導体装置A1の製造工程において、接合材5によって半導体素子4を第1主面11に接合する際に、接合材5となる液状接合材料が仮に広がり、第1溝15に到達すると、第1内側面151と当該液状接合材料との接触角をより大きくすることが可能である。これにより、液状接合材料が第1溝15を超えて広がることを阻止することができる。したがって、接合材5が広がることを抑制することができる。
本実施形態においては、第1内側面151は、z方向に対して平行であり、角度α1は0度である。このような構成は、第1内側面151と液状接合材料との接触角を大きくするのに好ましく、接合材5の広がりをより確実に抑制することができる。接合材5がはんだである場合、半導体素子4の接合工程においては、接合材5は、溶融金属の状態となり、第1リード1上を広がりやすい。このような場合であっても、第1溝15によって接合材5の広がりを抑制することができる。
第1溝15は、アイランド部13をx方向に横断している。このため、接合材5が第1溝15よりも延出部14端部側へと広がることを防止するのに適している。また、第1溝15の両端は一対の凹部16に接している。一対の凹部16が設けられることにより、アイランド部13の当該部分のx方向寸法は小となっている。これは、接合材5の広がりを抑制するのに有利である。ただし、第1溝15のx方向寸法は、半導体素子4のx方向寸法よりも大である。これにより、半導体素子4のx方向寸法と同程度に広がった接合材5となる液状接合材料を適切にせき止めることができる。
z方向視において、第1溝15は、半導体素子4の一辺と平行である。これにより、半導体素子4から広がってきた液状接合材料をより確実にせき止めることができる。
第1リード1のアイランド部13に薄肉部18が設けられていることにより、第1リード1が樹脂パッケージ7から抜け出てしまうことを抑制することができる。特に、本実施形態においては、アイランド部13の第1裏面12が樹脂パッケージ7から露出しており、第1リード1の抜け出し防止を図ることは好ましい。
図13〜図15は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図13は、本発明の第2実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、第1リード1の構成が上述した実施形態と異なっている。
本実施形態においては、第1リード1には、半導体装置A1におけるめっき層19が形成されていない。また、第2リード2および第3リード3には、めっき層19に相当するめっき層が設けられていない。ただし、本実施形態においても、第1リード1には、第1溝15が形成されている。第1溝15は、第1内側面151、第2内側面152、第1曲面153、第2曲面154および底面155を有しており、それぞれの構成は、半導体装置A1と同様である。
このような実施形態によっても、接合材5の広がりを抑制することができる。また、めっき層19が設けられていない場合であっても、第1溝15を設けることにより、接合材5をせき止める効果を奏することができる。なお、めっき層19を設けなくても良い点については、後述する実施形態においても同様である。
図14は、本発明の第3実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、第1溝15の構成が上述した実施形態と異なっている。本実施形態においては、第1内側面151がz方向に対して平行ではなく、角度α1は0度ではない。角度α1は、たとえば10度程度である。ただし、本実施形態においても、角度α1は、角度α2よりも小である。また、めっき層19のうち第1内側面151を覆う部分の厚さは、第2内側面152を覆う部分の厚さよりも薄い。
このような実施形態によっても、接合材5の広がりを抑制することができる。
図15は、本発明の第4実施形態に基づく半導体装置を示している。本実施形態の半導体装置A4は、第1溝15の構成が上述した実施形態と異なっている。本実施形態においては、第1溝15は、第1内側面151および第2内側面152を有するものの、明瞭な第1曲面153、第2曲面154および底面155は有していない。第1内側面151がz方向となす角度α1が、第2内側面152がz方向となす角度α2よりも小である点は、上述した実施形態と同様である。また、めっき層19のうち第1内側面151を覆う部分の厚さは、第2内側面152を覆う部分の厚さよりも薄い。
このような実施形態によっても、接合材5の広がりを抑制することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
A1,A2,A3,A4:半導体装置
1 :第1リード
2 :第2リード
3 :第3リード
4 :半導体素子
5 :接合材
7 :樹脂パッケージ
11 :第1主面
12 :第1裏面
13 :アイランド部
14 :延出部
15 :第1溝
16 :凹部
18 :薄肉部
19 :めっき層
21 :第2主面
22 :第2裏面
23 :第2ワイヤボンディングパッド
24 :第2端子部
25 :第2段差部
31 :第3主面
32 :第3裏面
33 :第3ワイヤボンディングパッド
34 :第3端子部
35 :第3段差部
41,42:主面電極
43 :裏面電極
61,62:ワイヤ
81 :金型
151 :第1内側面
152 :第2内側面
153 :第1曲面
154 :第2曲面
155 :底面
171 :第1段差部
172 :突出部
D1,D2,D3,D4:寸法
α1,α2:角度

Claims (26)

  1. 半導体素子と、
    前記半導体素子が配置された第1主面および当該第1主面とは反対側を向く第1裏面を有する第1リードと、
    前記半導体素子と前記第1主面とを接合する接合材と、
    前記半導体素子と前記第1リードの少なくとも一部とを覆う樹脂パッケージと、を備える半導体装置であって、
    前記第1リードは、厚さ方向視において前記半導体素子から離間し、且つ前記半導体素子側に位置する第1内側面および前記半導体素子とは反対側に位置する第2内側面を有するとともに前記第1主面から凹む第1溝を有しており、
    前記第1内側面が前記厚さ方向となす角度は、前記第2内側面が前記厚さ方向となす角度よりも小であり、
    前記第1リードは、前記第1主面および前記第1溝を覆うめっき層を有し、
    前記めっき層のうち前記第1内側面を覆う部分の厚さは、前記第2内側面を覆う部分の厚さよりも薄いことを特徴とする、半導体装置。
  2. 前記第1内側面は、前記厚さ方向に対して平行である、請求項1に記載の半導体装置。
  3. 前記第1リードは、前記第1内側面と前記第1主面との間に介在する第1曲面を有する、請求項1または2に記載の半導体装置。
  4. 前記第1曲面の前記厚さ方向寸法は、前記第1内側面の前記厚さ方向寸法よりも大である、請求項3に記載の半導体装置。
  5. 前記第1リードは、前記第2内側面と前記第1主面との間に介在する第2曲面を有する、請求項3または4に記載の半導体装置。
  6. 前記第1曲面の前記厚さ方向寸法は、前記第2曲面の前記厚さ方向寸法よりも大である、請求項5に記載の半導体装置。
  7. 前記第1リードは、前記第1内側面と前記第2内側面との間に介在する底面を有する、請求項5または6に記載の半導体装置。
  8. 前記底面は、前記厚さ方向に対して垂直である、請求項7に記載の半導体装置。
  9. 前記第1リードは、前記厚さ方向視において前記第1溝の両端と接する一対の凹部を有する、請求項1ないしのいずれかに記載の半導体装置。
  10. 前記一対の凹部は、前記樹脂パッケージに覆われている、請求項に記載の半導体装置。
  11. 前記接合材は、導電性を有する、請求項1ないし10のいずれかに記載の半導体装置。
  12. 前記接合材は、はんだである、請求項11に記載の半導体装置。
  13. 前記半導体素子は、前記厚さ方向視において矩形状であり、
    前記第1溝は、前記半導体素子の一辺と平行である、請求項1ないし12のいずれかに記載の半導体装置。
  14. 前記第1溝は、前記樹脂パッケージに覆われている、請求項13に記載の半導体装置。
  15. 前記第1リードは、アイランド部を有する、請求項1ないし14のいずれかに記載の半導体装置。
  16. 前記第1溝は、前記アイランド部に形成されている、請求項15に記載の半導体装置。
  17. 前記アイランド部の前記第1裏面は、前記樹脂パッケージから露出している、請求項16に記載の半導体装置。
  18. 前記第1リードの前記アイランド部は、平面視において前記第1溝を挟んで前記半導体素子とは反対側に位置し且つ前記樹脂パッケージから突出する延出部を有する、請求項17に記載の半導体装置。
  19. 前記半導体素子は、裏面電極を有する、請求項18に記載の半導体装置。
  20. 前記半導体素子は、トランジスタであり、前記裏面電極は、ドレイン電極である、請求項19に記載の半導体装置。
  21. 前記半導体素子は、2つの主面電極を有しており、
    前記樹脂パッケージから前記延出部とは反対側に突出する第2端子部を有する第2リードと、
    前記2つの主面電極の一方と前記第2リードとを接続する第2ワイヤを備える、請求項20に記載の半導体装置。
  22. 前記第2リードと接続された前記主面電極は、ゲート電極である、請求項21に記載の半導体装置。
  23. 前記第2リードは、前記第2ワイヤがボンディングされた部分と前記第2端子部との間に位置する第2溝を有する、請求項22に記載の半導体装置。
  24. 前記樹脂パッケージから前記延出部とは反対側に突出する第3端子部を有する第3リードと、
    前記2つの主面電極の他方と前記第3リードとを接続する第3ワイヤを備える、請求項22または23に記載の半導体装置。
  25. 前記第3リードと接続された前記主面電極は、ソース電極である、請求項24に記載の半導体装置。
  26. 前記第3リードは、前記第3ワイヤがボンディングされた部分と前記第3端子部との間に位置する第3溝を有する、請求項25に記載の半導体装置。
JP2017003331A 2017-01-12 2017-01-12 半導体装置 Active JP6857035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017003331A JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置
US15/867,083 US10340208B2 (en) 2017-01-12 2018-01-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003331A JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2018113359A JP2018113359A (ja) 2018-07-19
JP6857035B2 true JP6857035B2 (ja) 2021-04-14

Family

ID=62783441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003331A Active JP6857035B2 (ja) 2017-01-12 2017-01-12 半導体装置

Country Status (2)

Country Link
US (1) US10340208B2 (ja)
JP (1) JP6857035B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
WO2022196232A1 (ja) 2021-03-15 2022-09-22 ローム株式会社 半導体装置、および半導体装置の製造方法
WO2022209819A1 (ja) 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法
US11848244B2 (en) * 2021-09-30 2023-12-19 Texas Instruments Incorporated Leaded wafer chip scale packages

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788753A (en) * 1980-11-25 1982-06-02 Hitachi Ltd Lead frame and semiconductor device prepared by using the same
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
US4994897A (en) * 1989-10-26 1991-02-19 Motorola, Inc. Multi-level semiconductor package
JP3475557B2 (ja) * 1995-03-08 2003-12-08 ソニー株式会社 半導体装置の製造方法
TW409379B (en) 1998-03-11 2000-10-21 Motorola Inc A semiconductor package and method for forming same
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
WO2002017391A2 (en) * 2000-08-18 2002-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
JP4609172B2 (ja) * 2005-04-21 2011-01-12 株式会社デンソー 樹脂封止型半導体装置
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
KR20080027920A (ko) * 2005-07-08 2008-03-28 엔엑스피 비 브이 반도체 디바이스
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 led 패키지
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
JP2010109253A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5649277B2 (ja) * 2008-12-22 2015-01-07 ローム株式会社 半導体装置
US9666501B2 (en) * 2009-10-20 2017-05-30 Rohm Co., Ltd. Semiconductor device including a lead frame
JP5813963B2 (ja) * 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP2014187209A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
US9620438B2 (en) * 2014-02-14 2017-04-11 Stmicroelectronics (Malta) Ltd Electronic device with heat dissipater
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
CN205028893U (zh) * 2015-09-24 2016-02-10 济南界龙科技有限公司 具有散热座的瞬态电压抑制器
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
JP2018113359A (ja) 2018-07-19
US20180197807A1 (en) 2018-07-12
US10340208B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
JP6857035B2 (ja) 半導体装置
JP4568215B2 (ja) 回路装置および回路装置の製造方法
JP6721346B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
US11728298B2 (en) Semiconductor device and method for manufacturing the same
US11133276B2 (en) Semiconductor device and method for manufacturing the same
JP2015233132A (ja) 半導体装置
JP7569912B2 (ja) 半導体装置
JP4503046B2 (ja) 半導体装置の製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2014236168A (ja) 半導体装置及び半導体装置の製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP6607771B2 (ja) 半導体装置
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP2022143167A (ja) 半導体装置
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP7542512B2 (ja) 半導体装置
JP7035121B2 (ja) 半導体装置
US11309232B2 (en) Semiconductor device
JP6808849B2 (ja) 半導体装置
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210319

R150 Certificate of patent or registration of utility model

Ref document number: 6857035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250