JP6499400B2

JP6499400B2 - 半導体装置の製造方法

Info

Publication number: JP6499400B2
Application number: JP2014078231A
Authority: JP
Inventors: 悠也安藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-04-04
Filing date: 2014-04-04
Publication date: 2019-04-10
Anticipated expiration: 2034-04-04
Also published as: US9305960B2; US20150287758A1; JP2015201493A

Description

本発明は、半導体装置及びその製造方法に関するものである。

シリコン基板を貫通する電極の形成に関しては、電極を通すための開口を設ける際、層間絶縁膜とシリコン基板とを、フォトレジストをマスクとして一度に開口している。開口後は、フォトレジストを剥離する。しかしながら、上記の製造方法では開口時に生成される、シリコン基板から生成されるデポ物と、層間絶縁膜から生成されるデポ物が混合されフォトレジストに付着する。この付着した混合のデポ物が原因で、その後のフォトレジストの剥離が困難になる。

このため、フォトレジストをマスクとして層間絶縁膜を開口した後、フォトレジストを剥離し、層間絶縁膜をハードマスクとしてシリコン基板を開口する製造方法が特許文献１に提案されている。この製造方法によれば、フォトレジストをマスクとして開口するのが層間絶縁膜のみなので、デポ物は混合せず、フォトレジストの剥離を容易に行うことが可能である。

特開２０１１−１９９３１４号公報

しかしながら、上記製造方法では、シリコン基板のエッチング時に層間絶縁膜もエッチングされ、層間絶縁膜の孔の角が取れてしまい、開口が広がってしまう。貫通電極間の距離を短くする場合、この角がとれてしまうことが原因となって配線または電極部の短絡が起こる可能性がある。そのため貫通電極間の距離を短くできないため、微細化ができない。

そこで本発明は、貫通電極を形成する半導体製造方法において工程の簡易化と安定化に対してより有利になる技術を提供することを目的とする。

上記課題を解決するための本発明は、半導体装置の製造方法であって、
第１面と、前記第１面と反対側の第２面とを有する半導体基板の前記第１面の側に開口した第１の孔を形成する第１の工程と、
絶縁部材を前記第１の孔に充填する工程と、
前記第１面の上に前記絶縁部材を覆う絶縁膜を成膜する工程と、
前記第１面の側から前記絶縁膜および前記絶縁部材に、前記絶縁部材が底を成す第２の孔を形成する工程と、
前記第１面の側から導電部材を前記第２の孔に充填する工程と、
前記半導体基板の前記第２面の側から、前記導電部材を覆う前記絶縁部材が露出するように前記半導体基板を薄化する工程と、
前記薄化する工程の後に、前記第１面の側とは反対側から前記半導体基板の上に誘電体膜を形成する工程と、
前記誘電体膜および前記絶縁部材をエッチングし、前記導電部材を前記第１面の側とは反対側から露出させる開口部を、前記誘電体膜および前記絶縁部材に形成する工程と、
前記開口部を介して前記導電部材に接続する導電層を形成する工程と、
を備えることを特徴とする。

本発明によれば、貫通電極を形成する半導体製造方法において工程の簡易化と安定化に対して有利になる技術が提供される。

発明の実施形態に係る半導体装置としての固体撮像素子の概略構成と、固体撮像素子の周辺部の断面を示す図発明の実施形態に係る固体撮像素子の製造における工程断面図発明の実施形態に係る固体撮像素子の製造における他の工程断面図発明の第２、第３の実施形態に係る固体撮像素子の製造における他の工程断面図

以下に、本発明の実施の形態について、図面を参照して説明する。

［第１の実施形態］
図１（ａ）は本実施形態に係る半導体装置の概略断面図である。当該半導体装置には、例えばＣＭＯＳイメージセンサのような固体撮像素子が含まれ、以下では半導体装置の一例として固体撮像素子を例に発明の実施形態を説明する。半導体層１００は、例えばシリコン層であり、本発明の半導体基板に相当する。半導体層１００には単位画素を構成する光電変換部であるところの複数のフォトダイオード１０１が形成されている。フォトダイオード１０１は、Ｐ型の半導体層１００中にＮ型不純物を導入することにより形成されるＰＮ接合により構成される。

半導体層１００には、トランジスタのソースあるいはドレイン領域やフローティングディフュージョンＦＤとなるＮ型の半導体領域１０２と、画素間での信号電荷の流出入を防止するためのＰ型のチャネルストップ部とが形成されている。半導体層１００の第１面は所定の半導体素子が形成される素子形成面であり、例えば酸化シリコン等からなるゲート絶縁膜を介して、トランジスタのゲート電極１０３が形成されている。上記トランジスタを被覆して、半導体層１００の第１面上には、層間絶縁膜１０４が形成されている。層間絶縁膜１０４上には、多層の金属配線１０５を含む配線構造１０６が形成されている。配線構造１０６上には、保護膜１０７が形成されている。

保護膜１０７上には、接着層１０８を介して支持基板１０９が設けられている。支持基板１０９は、シリコン基板１００および固体撮像素子全体の強度を補強するために設けられている。支持基板１０９は、例えば半導体層で構成される。シリコン基板１００の第１面の反対側の第２面側には、反射防止膜として機能し得る誘電体膜１１０が形成されており、誘電体膜１１０上には各フォトダイオード１０１部を開口する遮光膜１１１が形成されている。誘電体膜１１０上には、遮光膜１１１を被覆するように保護膜１１２が形成されている。保護膜１１２は、例えば酸化シリコン膜からなる。保護膜１１２上には、所望の波長領域の光のみを透過させるカラーフィルター層１１３が形成されている。また、カラーフィルター層１１３上には、入射光をフォトダイオード１０１に集光させるためのオンチップレンズ１１４が形成されている。

図１（ａ）に示す固体撮像素子の周囲には、外部信号の入出力を行うためのパッドが設けられる。図１（ｂ）は、パッドが配置される周辺部における固体撮像素子の詳細な断面図である。

図１（ｂ）に示すように、半導体層１００の第１面上には、層間絶縁膜１０４が形成される。層間絶縁膜１０４は、例えば酸化シリコン膜やケイ酸塩ガラス膜からなる。半導体層１００および層間絶縁膜１０４を貫通して、導電部材Ｃ１０が形成される。導電部材Ｃ１０は、後述するパッドＰ１０と、画素部や周辺回路を電気的に接続する貫通電極である。半導体層１００と導電部材Ｃ１０の間には、半導体層１００と導電部材とを電気的に絶縁するための側壁絶縁部材１１５が形成される。導電部材Ｃ１０は、バリアメタルＣ０１と導電層Ｃ０２からなる。

層間絶縁膜１０４内には、さらにコンタクトプラグＣ２０が形成されている。コンタクトプラグＣ２０は、半導体層１００に形成されたトランジスタのゲート電極１０３や半導体領域に接続されている。コンタクトプラグＣ２０により、画素部や周辺回路のトランジスタ同士が接続される。コンタクトプラグＣ２０は、導電部材Ｃ１０と同様にバリアメタルと導電層からなる。

層間絶縁膜１０４上には、配線構造１０６が形成されている。配線構造１０６は、層間絶縁膜や拡散防止膜等で構成された絶縁体と、この絶縁体中に形成された配線１０５を有する。配線構造１０６の絶縁体は、例えば酸化シリコン膜からなる。図２では、３層配線の例を示す。配線１０５は、導電部材Ｃ１０およびコンタクトプラグＣ２０に接続されている。

配線構造１０６上には、保護膜１０７が形成されている。保護膜１０７上には、図１（ｂ）では省略しているが、図１（ａ）に示すように接着層１０８を介して支持基板１０９が設けられている。支持基板１０９はシリコン基板からなる。半導体層１００の第２面側には、誘電体膜１１０が形成されている。誘電体膜１１０は、例えば酸化シリコン層と窒化シリコン層の２層構成からなる。さらに半導体層１００の第２面側の、導電部材Ｃ１０の上に、誘電体膜１１０の開口を介して導電部材Ｃ１０に接続するパッドＰ１０が形成される。パッドＰ１０は、バリアメタルＰ０１と導電層Ｐ０２により形成される。また、誘電体膜１１０上に保護膜１１２が形成されている。保護膜１１２の、パッドＰ１０上にあたる部分は、外部から導通をとるために開口が設けられている。

次に、上記の実施例に係る固体撮像素子の製造方法として、図２及び図３を用いて説明する。図２及び図３は、図１（ｂ）に示すパッド配置領域を形成する工程の一例を説明するための断面図である。

まず、図２（ａ）に示すように、シリコン基板１００（半導体基板）の第１面側にマスクのパターニングを行い、マスクを用いてシリコン基板１００の第１面側からシリコン基板１００をエッチングする。これにより、孔１１６（第１の孔）を形成する。ここで、第１面は図２（ａ）に示すシリコン基板１００の上側の面とする。なお、下側の面を第２面とする。孔１１６を形成するエッチング工程では、シリコン基板１００の深さ方向の途中で止めている。そのため、孔１１６は第１面の側に開口し、シリコン基板１００が底を成す有底孔として形成される。この時、シリコン基板１００の厚さは１００〜１０００μｍであるのに対し、エッチングされる開口深さは、１００μｍ未満であり、例えば３ｕｍ程度である。その後、絶縁部材１１７となる絶縁膜を成膜する。この絶縁部材１１７となる絶縁膜は、例えば窒化シリコン膜や酸化シリコン膜である。絶縁部材１１７となる絶縁膜は孔１１６の内壁に沿って成膜され、孔１１６は絶縁膜によって充填される。また、絶縁部材１１７となる絶縁膜は第１面に沿って成膜される。

次に、絶縁部材１１７となる絶縁膜をＣＭＰ法などにより研磨・平坦化する。続いて図２（ｂ）に示すように、エッチバック法にて、絶縁部材１１７となる絶縁膜をエッチングし、孔１１６以外の第１面上に残っている絶縁膜を除去して、シリコン基板１００の第１面側を露出させる。このようにして、孔１１６の内側に絶縁部材１１７を形成する。なお、ＣＭＰ法によって第１面が露出するまで絶縁膜を除去することもできる。その後、シリコン基板１００に、画素部や周辺回路を構成する各種の半導体素子であるトランジスタやフォトダイオードを形成する。その後、シリコン基板１００の第１面の上に、トランジスタやフォトダイオードを被覆する層間絶縁膜１０４を形成する。層間絶縁膜１０４は孔１１６に充填された絶縁部材１１７をも覆う。次に、層間絶縁膜１０４上に、導電部材Ｃ１０が埋め込まれる孔を形成するためのレジストパターンを形成する。導電部材Ｃ１０用の開口のためのレジストパターンは、孔１１６の径よりも小さい径に形成されうる。

次に図２（ｃ）に示すように、レジストパターンをマスクとして、層間絶縁膜１０４と、孔１１６に充填された絶縁部材１１７をドライエッチングする。これにより、層間絶縁膜１０４および絶縁部材１１７に孔１１８（第２の孔）が形成される。この時、エッチング工程を絶縁部材１１７中で止めることで、孔１１８は、絶縁部材１１７が底を形成するする有底孔として形成することができる。あるいは、絶縁部材１１７を貫通するまでエッチングして、孔１１８の底をシリコン基板１００が形成するようにすることもできる。この時、孔１１８の径は、孔１１６の径より小さいため、孔１１８の周囲には絶縁部材１１７が残り、これが側壁絶縁部材１１５となる。側壁絶縁部材１１５は、孔１１８に埋め込まれる導電層とシリコン基板１００とを電気的に絶縁させる役割を果たす。ドライエッチングの後、レジストパターンを除去する。

次に図２（ｄ）に示すように、孔１１８の内側を被覆するようにバリアメタルＣ０１を形成する。その後、孔１１８を充填するように導電層Ｃ０２を形成する。その後、孔１１８の外側、すなわち層間絶縁膜１０４上に堆積した余分な導電層Ｃ０２とバリアメタルＣ０１の一部を除去する。必要に応じて層間絶縁膜１０４の一部も除去してよい。除去する方法として、エッチバック法もしくはＣＭＰ法を用いることができる。これにより孔１１８内に、バリアメタルＣ０１および導電層Ｃ０２からなる導電部材Ｃ１０が形成される。

次に、所定のレジストパターンを用いて、層間絶縁膜１０４をドライエッチングし、コンタクトプラグＣ２０の形成位置にコンタクトホールを形成する。その後、レジストパターンを除去する。続いて、導電部材Ｃ１０形成時と同様に、コンタクトホールの内側を被覆するようにバリアメタルＣ０１を形成し、コンタクトホールを充填するように導電層Ｃ０２を形成する。

次に図２（ｅ）に示すように、コンタクトホール外の部位、すなわち層間絶縁膜１０４上に堆積した余分な導電層Ｃ０２とバリアメタルＣ０１一部を除去する。必要に応じて層間絶縁膜１０４の一部も除去してよい。導電部材Ｃ１０形成時と同じく、除去する方法として、エッチバック法もしくはＣＭＰ法を用いることができる。これによりコンタクトホール内に、バリアメタルＣ０１および導電層Ｃ０２からなるコンタクトプラグＣ２０が形成される。

次に図２（ｆ）に示すように、層間絶縁膜１０４上に、配線構造１０６を形成する。配線構造１０６の形成では、層間絶縁膜の形成工程、層間絶縁膜中へのビアホールの形成工程、ビアホール中へのビアプラグの形成工程、層間絶縁部材上への配線１０５の形成工程が繰り返し行われる。各配線は、プラグを介してコンタクトプラグＣ２０に接続される。

次に図３（ａ）に示すように、配線構造１０６上に、保護膜１０７を形成する。その後、シリコン基板１００の第１面側に、接着層１０８を介して支持基板１０９を貼りつける。これにより、保護膜１０７上に、接着層１０８を介して支持基板１０９が設けられる。

次に図３（ｂ）に示すように、シリコン基板１００の第２面側から、シリコン基板１００を研磨し薄化する。この時、研磨工程は、孔１１６内に充填されている側壁絶縁部材１１５が、シリコン基板１００の第１面とは反対側（第２面側と同じ側）に露出するまで行う。ここで、側壁絶縁部材１１５は研磨時のストッパーとなりうる。なお、図３（ｂ）からは、図３（ａ）に対して、上下を反転させて記述する。次に図３（ｃ）に示すように、シリコン基板１００の第２面側に誘電体膜１１０を形成する。誘電体膜１１０は酸化シリコン層および窒化シリコン層からなる多層膜でありうるが、誘電体膜１１０は単層膜であってもよい。

次に図３（ｄ）に示すように、導電部材Ｃ１０上の誘電体膜１１０を開口するために、誘電体膜１１０上にレジストパターンを形成する。その後、誘電体膜１１０と絶縁部材１１７をドライエッチングする。エッチング工程後、導電部材Ｃ１０が、シリコン基板１００の第２面側に露出する。これにより、導電部材Ｃ１０に達する開口部１１９が形成される。その後、レジストパターンを除去する。本例では開口部１１９の開口径は導電部材Ｃ１０の開口径よりも小さいが、大きくてもよい。ここでは開口部１１９を側壁絶縁部材１１５にも形成することによって導電部材Ｃ１０を露出させる例を示したが、シリコン基板１００の薄化のための研磨工程で導電部材Ｃ１０を露出させることも可能である。

次に図３（ｅ）に示すように、開口部１１９を埋め込むように、バリアメタルＰ０１、導電層Ｐ０２を順次成膜する。その後、導電層Ｐ０２上にレジストパターンを形成し、エッチングすることでパッドＰ１０を形成する。この時、同時に画素内に遮光膜１１１も同時に形成される。なお、本例ではパッドＰ１０の口径は、導電部材Ｃ１０の開口径よりも小さいが、大きくてもよい。

次に、誘電体膜１１０上に、パッドＰ１０および遮光膜１１１を被覆する保護膜１１２を形成する。保護膜１１２は例えば酸化シリコン膜からなる。保護膜１１２は複層膜でも単層膜でもよい。続いて、全面にカラーフィルター材を塗布し、パターニングすることでカラーフィルター層１１３を形成する。さらに、カラーフィルター層１１３上に、レンズ材を塗布し、パターニングすることでオンチップレンズ１１４を形成する。カラーフィルター層およびオンチップレンズは画素部のみに配置されるため、レジストパターンを形成して、画素部以外のカラーフィルター層１１３とオンチップレンズ１１４は除去する。その後、パッドＰ１０上の保護膜１１２をエッチングにて除去し、外部との信号の入出力を行うためにパッドＰ１０を開口する。以上により、本実施形態に係る固体撮像素子が製造される。

以上によれば、シリコン基板に第１の孔を設けた後、第１の孔に絶縁部材を埋め込み、更にその上に絶縁膜を形成することで、導電部材を設けるための第２の孔を容易に形成することができる。これにより、層間絶縁膜をハードマスクとしないため、シリコン基板のエッチング時に層間絶縁膜もエッチングされ、層間絶縁膜の孔の角が取れてしまうことを抑制できる。そのため、配線または電極部の短絡の発生を効果的に防止することができる。

［第２の実施形態］
上述の第１の実施形態と同様、図２（ａ）に表記するように、シリコン基板１００をエッチングして、孔１１６を形成する。その後、絶縁部材１１７となる絶縁膜を成膜する。第１の実施形態と異なり、絶縁部材１１７となる絶縁膜は、互いに異なる複数種類の絶縁層からなる多層膜である。多層膜の１層目である第１絶縁層１２１は、孔１１６の内壁に沿って成膜される。第１絶縁層１２１は孔１１６の内壁を覆うために、孔１１６を充填しない程度に薄く成膜する。この第１絶縁層１２１は例えば窒化シリコン層である。ここで例えば第１絶縁層１２１は５０ｎｍほど成膜する。続いて、第１絶縁層１２１とエッチング耐性の異なる第２絶縁層１２２を第１絶縁層１２１よりも厚く成膜し、第２絶縁層１２２で孔１１６の内部を充填する。この第２絶縁層１２２は、例えば酸化シリコン層である。第１実施形態と同様に、孔１１６の外側の余分な絶縁膜を除去することにより、絶縁部材１１７が形成される。この時の断面図を図４（ａ）に示す。

その後、第１の実施形態と同様、層間絶縁膜１０４に導電部材を形成するためのレジストパターンを形成する。続いて、レジストパターンをマスクとして層間絶縁膜１０４と、孔１１６に充填された絶縁部材１１７をドライエッチングする。この時、エッチング工程は深さ方向に絶縁部材１１７中で止め、第１絶縁層１２１あるいは第２絶縁層１２２が底を成す有底孔としての孔１１８を形成する。これにより、層間絶縁部材１０４と絶縁部材１１７に渡る孔１１８が形成される。第２絶縁層１２２が底を成す場合、深さ方向に第２絶縁層１２２を貫通して第１絶縁層１２１を露出させる。この時、第２絶縁層１２２がエッチングストッパとなる条件で第１絶縁層１２１をエッチングすることが好ましい。孔１１８の開口は、孔１１６に充填された第２絶縁層１２２の内側になるように形成することができる。これにより、孔１１８の周囲には第２絶縁層１２２が存在し、さらにその周囲には第１絶縁層１２１が存在する構造を得ることができる。この時の断面図を図４（ｂ）に示す。なお、孔１１８の外周が第２絶縁層１２２の外周と一致する形態とすることもできる。その後、第１の実施形態と同様に図２（ｅ）〜図３（ｅ）の工程を経て、本実施形態に係る固体撮像素子が製造される。第１絶縁層１２１および第２絶縁層１２２からなる絶縁部材１１７は、孔に埋め込まれる導電層Ｃ０２とシリコン基板１００とを電気的に絶縁させる絶縁性保護膜の役割を果たす。

本実施形態では、孔１１６がエッチング耐性の異なる２種の絶縁層で充填される。よって、孔１１８を形成する際、サイドエッチが入ってもエッチングは第２絶縁層１２２中で止まるため、孔１１８の周囲には絶縁部材１１７を確実に残すことが可能となる。これにより、孔１１８に埋め込まれた導電部材Ｃ１０とシリコン基板１００との絶縁を確保することができる。シリコン基板１００の厚みが増した場合、孔１１８を形成するために必要なドライエッチングの量が増すため、必然的にサイドエッチの量が増すことになる。第２の実施形態では、このサイドエッチの増加が発生しても、貫通孔に埋め込まれた導電層とシリコン基板との絶縁は確保することができ、工程の安定性を保つことが可能である。なお、本実施形態では、孔１１６を充填する絶縁部材１１７としてエッチング耐性の異なる２種類の絶縁層を使用する場合を説明した。しかし、絶縁部材の絶縁層の種類数としては２種類に限定されるのではなく、３種類以上であってもよい。

［第３の実施形態］
本実施形態は、孔１１８を形成するタイミングや方向が第１，２実施形態と異なる。第２の実施形態と同様、図４（ａ）に示すように、第１面側から孔１１６を形成し、絶縁部材１１７を形成することで、孔１１６の内部を充填する。なお、図２（ｂ）に示すように孔１１６には１種類の絶縁体のみで孔１１６を充填してもよい。その後、層間絶縁膜１０４を成膜する。この後、第２の実施形態と異なり、導電部材を形成せずにコンタクトプラグＣ２０のみを形成する。

続いて、図２（ｆ）〜図３（ｃ）までの第２面側からの薄化工程を含む工程を、第２の実施形態と同様に行い、誘電体膜１１０を成膜する。この時の断面図を図４（ｃ）に示す。薄化によって、シリコン基板100の第２面側に絶縁部材１１７が露出し、その上を誘電体膜１１０が覆っている。次に孔１１８を開口するために、誘電体膜１１０上にレジストパターンを形成する。その後、誘電体膜１１０と絶縁部材１１７を第１面側とは反対側（第２面側）からドライエッチングする。エッチング工程後、孔１１８の底に金属配線１０５が露出する。これにより、誘電体膜１１０と絶縁部材１１７と層間絶縁膜１０４を貫通する有底孔としての孔１１８が形成される。この時、レジストパターンは、孔１１６に充填された絶縁部材１１７の外径よりも内側に形成される。そのため、孔１１８の周囲には絶縁部材１１７の一部としての側壁絶縁部材１１５が存在する。この側壁絶縁部材１１５は、孔１１８に導電材料を埋め込んで形成される導電部材と、シリコン基板１００とを、電気的に絶縁させる。エッチング工程後、レジストパターンを除去する。この時の断面図を図４（ｄ）に示す。

次に孔１１８を埋め込むように、バリアメタルＰ０１、導電層Ｐ０２を順次成膜する。その後、導電層Ｐ０２上にレジストパターンを形成し、パッドＰ１０を形成する。この時、同時に画素内に不図示の遮光膜１１１も同時に形成される。また、バリアメタルＰ０１と導電層Ｐ０２の埋め込み時に、孔１１８も埋め込まれることで、導電部材Ｃ１０も同時に形成することができる。この時の断面図を図４（ｅ）に示す。ただし、導電部材Ｃ１０を埋め込んだ後に、別途、パッドＰ１０を形成することもできる。このような製法によれば、第１絶縁層１２１と第２絶縁層１２２の双方が、導電部材Ｃ１０に接することになる。

その後、第１の実施形態と同様にカラーフィルター層、およびオンチップレンズを形成する工程を経て、本実施形態に係る固体撮像素子が製造される。第２の実施形態と異なり、誘電体膜を形成した後に第１貫通孔を開口することで、第２の実施形態と比較して、配線構造形成前に導電部材Ｃ１０を形成する工程を省くことが可能である。

１００：半導体層、１０１：フォトダイオード、１０２：Ｎ型半導体領域、１０３：ゲート電極、１０４：層間絶縁膜、１０５：金属配線、１０６：配線構造、１０７：保護膜、１０８：接着層、１０９：支持基板、１１０：誘電体膜、１１１：遮光膜、１１２：保護膜

Claims

第１面と、前記第１面と反対側の第２面とを有する半導体基板の前記第１面の側に開口した第１の孔を形成する第１の工程と、
絶縁部材を前記第１の孔に充填する工程と、
前記第１面の上に前記絶縁部材を覆う絶縁膜を成膜する工程と、
前記第１面の側から前記絶縁膜および前記絶縁部材に、前記絶縁部材が底を成す第２の孔を形成する工程と、
前記第１面の側から導電部材を前記第２の孔に充填する工程と、
前記半導体基板の前記第２面の側から、前記導電部材を覆う前記絶縁部材が露出するように前記半導体基板を薄化する工程と、
前記薄化する工程の後に、前記第１面の側とは反対側から前記半導体基板の上に誘電体膜を形成する工程と、
前記誘電体膜および前記絶縁部材をエッチングし、前記導電部材を前記第１面の側とは反対側から露出させる開口部を、前記誘電体膜および前記絶縁部材に形成する工程と、
前記開口部を介して前記導電部材に接続する導電層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
前記開口部の径が、前記導電部材の径よりも小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
第１面と、前記第１面と反対側の第２面とを有する半導体基板の前記第１面の側に開口した第１の孔を形成する第１の工程と、
絶縁部材を前記第１の孔に充填する工程と、
前記第１面の上に前記絶縁部材を覆う絶縁膜を成膜する工程と、
前記半導体基板の前記第２面の側から、前記絶縁部材が露出するように前記半導体基板を薄化する工程と、
前記薄化する工程の後に、前記第１面の側とは反対側から前記絶縁膜および前記絶縁部材に第２の孔を形成する工程と、
前記第１面の側とは反対側から前記第２の孔に導電部材を充填する工程と、
を備え、
前記第１の孔に埋め込まれる前記絶縁部材は、複数種類の絶縁層によって構成され、
前記絶縁部材を前記第１の孔に充填する工程では、前記複数種類の絶縁層のうち、第１の種類の絶縁層を前記第１の孔の内壁に沿って成膜した後に、第２の種類の絶縁層を前記第１の孔に充填し、
前記第２の孔を形成する工程では、前記第２の孔の周囲に前記第２の種類の絶縁層と前記第１の種類の絶縁層とが存在するように前記第２の孔を形成することを特徴とする半導体装置の製造方法。
前記導電部材に接続する電極を前記第１面の側とは反対側から形成する工程を更に備えることを特徴とする請求項３に記載の半導体装置の製造方法。
前記第１の孔に埋め込まれる前記絶縁部材は、複数種類の絶縁層で構成され、
前記絶縁部材を充填する工程では、前記複数種類の絶縁層のうち、第１の種類の絶縁層を前記第１の孔の内壁に沿って成膜した後、第２の種類の絶縁層を前記第１の孔に充填することを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記第２の孔を形成する工程では、深さ方向に前記第１の種類の絶縁層を貫通して前記第２の種類の絶縁層を露出させることを特徴とする請求項３に記載の半導体装置の製造方法。
前記第１の種類の絶縁層は窒化シリコン層であって、前記第２の種類の絶縁層は酸化シリコン層であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
前記第１の孔に絶縁部材を埋め込んだ後、前記絶縁膜を成膜する前に、前記半導体基板の前記第１面の上に半導体素子を形成する工程を更に備えることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
前記半導体基板は光電変換部を有することを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。