JP2012195514A - 素子付き基板、赤外線センサー、および貫通電極形成方法 - Google Patents
素子付き基板、赤外線センサー、および貫通電極形成方法 Download PDFInfo
- Publication number
- JP2012195514A JP2012195514A JP2011059798A JP2011059798A JP2012195514A JP 2012195514 A JP2012195514 A JP 2012195514A JP 2011059798 A JP2011059798 A JP 2011059798A JP 2011059798 A JP2011059798 A JP 2011059798A JP 2012195514 A JP2012195514 A JP 2012195514A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- via hole
- insulating layer
- conductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 20
- 238000011049 filling Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000035515 penetration Effects 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 9
- 230000005012 migration Effects 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 96
- 238000001514 detection method Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000004297 night vision Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H01L27/14636—
-
- H01L27/14649—
-
- H01L27/14692—
-
- H01L31/022408—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
【課題】マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を有する素子付き基板、赤外線センサーおよび貫通電極形成方法を提供する。
【解決手段】予め、素子回路形成前のベース基板にビアホールを形成し、前記ベース基板の素子回路形成面と前記ビアホールの内面に熱酸化により絶縁膜を形成する熱酸化を行なう。前記熱酸化工程後に前記ビアホール形成部に導電部を有する素子回路を形成した後、前記素子回路形成工程後に前記ビアホールに導電体を埋め込み形成するようにしている。
【選択図】図２
【解決手段】予め、素子回路形成前のベース基板にビアホールを形成し、前記ベース基板の素子回路形成面と前記ビアホールの内面に熱酸化により絶縁膜を形成する熱酸化を行なう。前記熱酸化工程後に前記ビアホール形成部に導電部を有する素子回路を形成した後、前記素子回路形成工程後に前記ビアホールに導電体を埋め込み形成するようにしている。
【選択図】図２
Description
本発明は貫通電極を備えた素子付き基板、赤外線センサーおよび貫通電極形成方法に関する。
３次元実装パッケージでは、複数のチップ（素子付き基板）を垂直に積み重ね、１つのパッケージとすることで占有面積を小さくできる。このため、シリコンウェハーやダイといったチップを垂直に貫くビアホールを利用した貫通電極によってウェハーやダイ同士の垂直方向の電気的接続を行なうことが行なわれている。
このような貫通電極を備えたチップは、半導体基板と半導体基板に形成された貫通電極とを含んで構成されている。このようなチップにおいて、半導体基板は、半導体基板上に形成された回路に対して一定の電位となっており、回路と導通している貫通電極とは電位差があるため、貫通電極と半導体基板との間でリーク電流が発生する場合がある。そのため、特許文献１では、リーク電流を防止するために、貫通電極や貫通電極に接続された電極と、基板との間には、樹脂絶縁層が形成されている。
しかしながら、樹脂絶縁層を用いて微細で高アスペクトの貫通電極を形成する場合には、十分な厚さの樹脂絶縁層を形成することができず、絶縁機能が低下する課題があった。
本発明は、上記の課題に着目してなされたもので、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を有する素子付き基板、赤外線センサー、および貫通電極形成方法を提供することを目的としている。
本発明は、以下のような適用例を採用することにより、上記目的の少なくとも一部を達成することができる。
［適用例１］一方の面と他方の面とに開口するビアホールが形成されたベース基板と、前記ベース基板の一方の面と前記ビアホール内の面とに形成された熱酸化層を含む第１絶縁層と、前記第１絶縁層で囲まれており、前記ビアホール内に設けられた導電体と、前記導電体に接続されており、前記第１絶縁層を介して前記ベース基板の一方の面に設けられた配線層と、前記配線層に電気的に接続された素子回路と、を有し、前記ベース基板の一方の面における前記第１絶縁層の厚みと前記ビアホール内の面における前記第１絶縁層の厚みとが同じであることを特徴とする素子付き基板。
このような構成を採用することで、ベース基板の一方の面からビアホール内の面に掛けて熱酸化による緻密で均一な肉厚の絶縁膜を形成することができ、リーク電流が発生しやすいベース基板の一方の面とビアホール内の面とが形成する角部（ビアコーナー部分）での絶縁特性が良好な素子付き基板を得ることが出来る。
［適用例２］適用例１において、前記第１絶縁層に接続されており、前記ベース基板の他方の面に設けられた第２絶縁層を有することを特徴とする素子付き基板。
この構成により、ベース基板の他方の面とビアホール内の面とが形成する角部での絶縁特性も良好にできる。
この構成により、ベース基板の他方の面とビアホール内の面とが形成する角部での絶縁特性も良好にできる。
［適用例３］適用例１又は２において、前記導電体は前記ベース基板の他方の面に突出する突起部を含むことを特徴とする素子付き基板。
この構成により、素子付き基板を垂直に積層することが容易となり、３次元積層パッケージの製造が容易になる。
この構成により、素子付き基板を垂直に積層することが容易となり、３次元積層パッケージの製造が容易になる。
［適用例４］ベース基板の一方の面からビアホールを形成するビアホール形成工程と、前記ベース基板の一方の面と前記ビアホール内の面とに熱酸化により熱酸化絶縁層を形成する熱酸化工程と、前記熱酸化工程後に、前記ベース基板の一方の面に導電部を有する素子回路を形成する素子回路形成工程と、前記素子回路形成工程後に、前記ビアホールに導電体を埋め込み形成する導電体形成工程と、を含むことを特徴とする貫通電極形成方法。
上記構成により、マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を形成することができる。
上記構成により、マイグレーションの問題を生じることなく、微細でアスペクトの高く絶縁特性に優れた絶縁膜を備えた貫通電極を形成することができる。
［適用例５］適用例４において、前記熱酸化工程と前記素子回路形成工程との間に、前記ビアホール内に仮埋め込み材を埋め込む工程を含み、前記素子回路形成工程と前記導電体形成工程との間に、前記仮埋め込み材を除去する工程を含むことを特徴とする貫通電極形成方法。
上記構成により、予めビアホールを形成していても、ビアホール空洞部の残留気体が素子形成工程で膨張することによってベース基板に対する素子回路の密着力が低下することを有効に防止できる。
［適用例６］適用例４又は５において、前記素子回路形成工程と前記導電体形成工程との間に、前記ベース基板の他方の面を研削し、前記ベース基板の他方の面に前記熱酸化絶縁層と連続する第２絶縁層を設ける工程を含むことを特徴とする貫通電極形成方法。
このような構成では、ベース基板の他方の面とビアホール内の面とが形成する角部でのリーク電流発生を効果的に抑制することができる。
このような構成では、ベース基板の他方の面とビアホール内の面とが形成する角部でのリーク電流発生を効果的に抑制することができる。
［適用例７］適用例６において、前記導電体形成工程後に、前記ベース基板の他方の面に前記導電体に接続された端子を形成する工程を含むことを特徴とする貫通電極形成方法。
このような構成では、ベース基板の他方の面において外部接続することができる。
このような構成では、ベース基板の他方の面において外部接続することができる。
［適用例８］適用例７において、前記ベース基板の他方の面を研削する前に、支持部材を前記ベース基板の一方の面に貼り付けることを特徴とする貫通電極形成方法。
これにより、薄板化したベース基板への加工性を確保することができる。
これにより、薄板化したベース基板への加工性を確保することができる。
［適用例９］適用例８において、前記ベース基板の一方の面に貼り付けられた前記支持部材を前記端子形成後に除去することを特徴とする貫通電極形成方法。
これにより、次工程への支持基板の持込がなくなる。
これにより、次工程への支持基板の持込がなくなる。
［適用例１０］適用例４において、前記ビアホール形成工程では、前記ベース基板を貫通したビアホールを形成することを特徴とする貫通電極形成方法。
このような構成では、予めビアホールを形成しても空洞部に気体が残留することがないので、仮の埋め込み材を用いることが不要となり、工程の短縮化につながる。
このような構成では、予めビアホールを形成しても空洞部に気体が残留することがないので、仮の埋め込み材を用いることが不要となり、工程の短縮化につながる。
［適用例１１］適用例４乃至１０のいずれかにおいて、前記導電体形成工程では、めっきにより前記導電体を形成することを特徴とする貫通電極形成方法。
これにより、微細でアスペクトが高いビアホール内に導電体を埋め込むことが容易に行え、高額なＣＶＤなどの装置を使用しなくてよい。
これにより、微細でアスペクトが高いビアホール内に導電体を埋め込むことが容易に行え、高額なＣＶＤなどの装置を使用しなくてよい。
［適用例１２］一方の面と他方の面とに開口するビアホールが形成されたベース基板と、前記ベース基板の一方の面と前記ビアホール内の面とに形成された熱酸化層を含む第１絶縁層と、前記第１絶縁層で囲まれており、前記ビアホール内に設けられた導電体と、前記導電体に接続されており、前記第１絶縁層を介して前記ベース基板の一方の面に設けられた配線層と、前記配線層に電気的に接続された赤外線検出素子と、を有し、前記ベース基板の一方の面における前記第１絶縁層の厚みと前記ビアホール内の面における前記第１絶縁層の厚みとが同じであることを特徴とする赤外線センサー。
このような構成を採用することで、ベース基板の一方の面からビアホール内の面に掛けて熱酸化による緻密で均一な肉厚の絶縁膜を形成することができ、リーク電流が発生しやすいベース基板の一方の面とビアホール内の面とが形成する角部（ビアコーナー部分）での絶縁特性が良好な素子付き基板を得ることが出来る。そして、微細で高アスペクトの貫通電極を形成することができるため、高密度に赤外線検出素子を設けることができる。
本発明の構成によれば、貫通電極を構成するビアホールおよび絶縁層の形成と、導電体からなる埋め込み電極の形成とを、素子回路形成前後で分断する工程で作製するようにしたので、微細、高アスペクト、多ビアの貫通電極構造を持つ素子回路付き基板構造体の作製が容易になる。具体的には、微細、高アスペクト対応の素子回路形成前での貫通電極の絶縁特性がよい熱酸化絶縁膜の形成、マイグレーションの問題を生じることなく、素子回路形成後でのめっきによる導電体の埋め込みが可能となり、容易な装置や工法を用いることが可能となる。
以下に、本発明に係る素子付き基板、赤外線センサーおよび貫通電極形成方法の具体的実施形態につき、図面を参照しながら詳細に説明する。
なお、下記の実施形態は一例であり、本発明の主旨を逸脱しない範囲で各種変形構成を取り得る。
なお、下記の実施形態は一例であり、本発明の主旨を逸脱しない範囲で各種変形構成を取り得る。
＜素子付き基板の構成＞
図１は実施形態に係る素子付き基板１０の断面図である。この図に示されているように、この素子付き基板１０には、ベース基板１２を厚さ方向に貫通させることによって形成された貫通電極１４が設けられている。この貫通電極１４の一端側であるベース基板１２の表面側には、配線層１６を介し前記貫通電極１４と接続される素子回路１８が設けられている。一方、貫通電極１４の他端側はベース基板１２の裏面から突出され、ここに外部電極端子２０が形成されて突起電極２１を形成している。これにより、当該素子付き基板１０を他のチップ上に垂直に積み重ね、占有面積の少ない１つのパッケージを作製することができる。
図１は実施形態に係る素子付き基板１０の断面図である。この図に示されているように、この素子付き基板１０には、ベース基板１２を厚さ方向に貫通させることによって形成された貫通電極１４が設けられている。この貫通電極１４の一端側であるベース基板１２の表面側には、配線層１６を介し前記貫通電極１４と接続される素子回路１８が設けられている。一方、貫通電極１４の他端側はベース基板１２の裏面から突出され、ここに外部電極端子２０が形成されて突起電極２１を形成している。これにより、当該素子付き基板１０を他のチップ上に垂直に積み重ね、占有面積の少ない１つのパッケージを作製することができる。
より具体的には、次のように構成されている。まず、ベース基板１２として本実施形態では、Ｓｉ半導体基板が用いられている。貫通電極１４はＳｉベース基板１２の裏面から素子回路１８の形成面であるベース基板１２の表面に形成された配線層１６に至っており、当該配線層１６と、Ｓｉベース基板１２の裏面に形成された外部電極端子２０とを電気的に接続している。また、前記配線層１６の上には互いに絶縁膜２２によって隔てられた素子回路１８が形成されている。配線層１６はその間に位置する配線間絶縁膜２２に形成されたビア配線２４により素子回路１８に電気的接続されている。なお、配線層１６は複数の金属層が積層されたものであってもよい。
貫通電極１４はＳｉベース基板１２に形成されたビアホール（ベース基板貫通孔）２６の内壁をＳｉＯ２などの無機材料の第１絶縁層２８が覆っている。この第１絶縁層２８は、１０００℃前後の温度環境で、熱酸化により形成されたもので、前記Ｓｉベース基板１２と素子回路１８（具体的には配線層１６）の間に介在され、連続してビアホール２６内壁面に至っている。熱酸化による絶縁膜形成であるため、前記Ｓｉベース基板１２の素子回路１８形成面と、ビアホール２６内壁面とに対し、緻密で厚みが均等となるように一体に形成されている。この第１絶縁層２８の厚みはビアホール２６の直径の約５〜１０％とされ、ビアホール直径が約２０μｍとすれば、約１〜２μｍの肉厚となるように成膜されている。これにより、ビアホール２６の配線層１６側のコーナー部分が緻密で厚肉の第１絶縁層２８で覆われるため、絶縁破壊が生じやすいコーナー部分での絶縁特性が向上し、リーク電流の抑制効果が高いものとなっている。
さらに、ビアホール２６の開口に臨まれている素子回路１８の配線層１６と、第１絶縁層２８の内壁には、その内周に形成される埋め込み導電体３０のＳｉ基板への拡散を防止するバリア層および密着層として、ＴｉＷなどの金属膜（以下バリア層３２という）が形成されている。
バリア層３２の内壁にはＣｕ、Ｎｉ、Ａｕなどの導電体３０が埋め込み形成されている。埋め込み導電体３０はバリア層で囲まれた孔空間内に完全に充填されていてもよい。または孔空間の内壁に沿って膜状に覆うものであってもよい。その場合、導体膜の内側の孔部には補強のために樹脂などの第三絶縁物を埋め込むのが望ましい。
また、Ｓｉベース基板１２の素子回路１８形成面と反対側の裏面上には、裏面側ビアコーナー部を絶縁するために、樹脂またはＳｉＯ２、ＳｉＮなどの無機材料などからなる第２絶縁層３４が、第１絶縁層２８と連続するように形成されている。さらに、第２絶縁層３４の外表面部には、前記埋め込み導電体３０が前記ベース基板１２の裏面側に突出しており、この突出部と接続される外部電極端子２０が形成され、突起電極２１とされている。
これにより、裏面側ビアコーナー部は、表面側ビアコーナー部と同様に、第１絶縁層２８と第２絶縁層３４によって確実に覆われ、絶縁破壊が生じやすいコーナー部分での絶縁特性が向上し、リーク電流の抑制効果が高いものとなっている。
なお、この実施形態では、図１に示すように、貫通電極１４がストレート貫通電極とした例をあげているが、ビアホール２６をテーパ形状にしたテーパ形状の貫通電極としてもよい。
＜素子付き基板の製造プロセス＞
上述のような素子付き基板１０を作製するための基本的プロセスを図２に示している。すなわち、素子回路１８の形成前に、Ｓｉベース基板１２にビアホール２６を形成し（工程１）、次いで、Ｓｉベース基板１２を熱酸化することによって絶縁膜（第１絶縁層２８）まで形成しておく（工程２）。このときには、ビアホール２６内には埋め込み導電体３０を設けない。その後、ビアホール２６の開口側に素子回路１８を形成するが（工程４）、ビアホール２６が空洞のまま素子回路１８を積層形成すると密閉された空洞に雰囲気ガスが充満して、Ｓｉベース基板１２に対する素子回路１８の密着力が低下する可能性があるので、予めビアホール２６内に仮の埋め込み材３６を充填しておく（工程３)。素子回路１８の形成後、当該素子回路１８の形成面と反対側のＳｉベース基板１２の裏面側を研削して薄型化し（工程５）、ビアホール２６の中の仮埋め込み材３６を除去してベース裏面側を開口させる（工程６）。次いで、Ｓｉベース基板１２の裏面に絶縁膜（第２絶縁層３４）を形成する（工程７)。最後に、先行して作製したビアホール２６に導電材料（導電体３０）を埋め込むようにしている（工程８）。すなわち、素子回路１８の形成前に、ビアホール２６と第１絶縁層２８まで形成しておき、素子回路１８を形成してからビアホール２６の内部に導電体３０を埋め込み形成するようにしているものである。
上述のような素子付き基板１０を作製するための基本的プロセスを図２に示している。すなわち、素子回路１８の形成前に、Ｓｉベース基板１２にビアホール２６を形成し（工程１）、次いで、Ｓｉベース基板１２を熱酸化することによって絶縁膜（第１絶縁層２８）まで形成しておく（工程２）。このときには、ビアホール２６内には埋め込み導電体３０を設けない。その後、ビアホール２６の開口側に素子回路１８を形成するが（工程４）、ビアホール２６が空洞のまま素子回路１８を積層形成すると密閉された空洞に雰囲気ガスが充満して、Ｓｉベース基板１２に対する素子回路１８の密着力が低下する可能性があるので、予めビアホール２６内に仮の埋め込み材３６を充填しておく（工程３)。素子回路１８の形成後、当該素子回路１８の形成面と反対側のＳｉベース基板１２の裏面側を研削して薄型化し（工程５）、ビアホール２６の中の仮埋め込み材３６を除去してベース裏面側を開口させる（工程６）。次いで、Ｓｉベース基板１２の裏面に絶縁膜（第２絶縁層３４）を形成する（工程７)。最後に、先行して作製したビアホール２６に導電材料（導電体３０）を埋め込むようにしている（工程８）。すなわち、素子回路１８の形成前に、ビアホール２６と第１絶縁層２８まで形成しておき、素子回路１８を形成してからビアホール２６の内部に導電体３０を埋め込み形成するようにしているものである。
このように、素子回路１８の形成前に熱酸化によりビアホール２６内に絶縁膜（第１絶縁層２８）を形成することにより、従来技術では実現が難しい非常に緻密で絶縁性の高い膜が均一に形成できる。また素子回路１８の形成後であれば、マイグレーションの問題を生じることなく、埋め込み導電体３０として、めっきによりＣｕなどの導電材料を埋め込むことが可能となる。導電体３０の埋め込み処理は、素子回路１８の形成面と反対側のベース基板１２の裏面を薄型化し、裏面より埋め込みを行えばよい。いずれの工程も、ＣＶＤのような高価な装置を用いず、安価な機器により成し遂げることが可能となる。このように絶縁膜（第１絶縁層２８）の形成と導電体３０の埋め込みを別工程で行うことにより、微細でアスペクトの高い貫通電極の形成ができる。
＜赤外線センサーの構成＞
図５は、本発明の赤外線センサーを構成する赤外線検出素子を示す断面図である。赤外線センサー３００は、赤外線検出素子２２０を含むセンサーセルが複数配列されて構成される。なお、赤外線センサー３００の詳細な構成については後述する。
図５は、本発明の赤外線センサーを構成する赤外線検出素子を示す断面図である。赤外線センサー３００は、赤外線検出素子２２０を含むセンサーセルが複数配列されて構成される。なお、赤外線センサー３００の詳細な構成については後述する。
図５に示すように、赤外線センサー３００は、赤外線検出素子２２０と、赤外線検出素子２２０を搭載したＳｉベース基板１２と、を有している。Ｓｉベース基板１２には、ビアホール２６が形成されており、ベース基板１２の一方の面とビアホール２６内の面とには、熱酸化により第１絶縁層２８が形成されている。また、Ｓｉベース基板１２の他方の面には第２絶縁層３４が設けられている。そして、ビアホール内に設けられた導電体により、貫通電極１４が構成されている。
赤外線検出素子２２０は、熱酸化層を含む第１絶縁層２８を介してＳｉベース基板の一方の面に搭載されており、キャパシター２３０を含んでいる。キャパシター２３０は、焦電体２３２と、焦電体２３２の下面に接続される第１電極（下部電極）２３４と、焦電体２３２の上面に接続される第２電極（上部電極）２３６とを含んでおり、温度に基づいて分極量が変化する。
キャパシター２３０の表面には層間絶縁膜２６０が設けられている。層間絶縁膜２６０には、第１電極２３４に通ずる第１コンタクトホール２５２と、第２電極２３６に通ずる第２コンタクトホール２５４とが形成されている。
層間絶縁膜２６０の表面には、第１、第２電極配線層２２２、２２４が設けられており、第１電極配線層２２２は第１コンタクトホール２５２を通じて第１電極に接続されている。同様に、第２電極配線層２２４は第２コンタクトホール２５４を通じて第２電極に接続されている。
第１、第２電極配線層２２２、２２４の一方には貫通電極１４が接続されている。この貫通電極１４は、Ｓｉベース基板１２の他方の面において、後述する行選択回路（行ドライバー）か、または列線を介して検出器からのデータを読み出す読み出し回路に接続される。
図６は、本発明の赤外線センサーの構成例を示す図である。図６（Ａ）に示すように。この赤外線センサー３００は、センサーアレイ３１０と、行選択回路（行ドライバー）３２０と、読み出し回路３３０を含む。またＡ／Ｄ変換部３４０、制御回路３５０を含むことができる。このセンサーを用いることで、例えばナイトビジョン機器などに用いられる赤外線カメラなどを実現できる。
センサーアレイ３１０には、二軸方向に複数のセンサーセルが配列（配置）される。また複数の行線（ワード線、走査線）と複数の列線（データ線）が設けられる。なお行線及び列線の一方の本数が１本であってもよい。例えば行線が１本である場合には、図６（Ａ）において行線に沿った方向（横方向）に複数のセンサーセルが配列される。一方、列線が１本である場合には、列線に沿った方向（縦方向）に複数のセンサーセルが配列される。
図６（Ｂ）に示すように、センサーアレイ３１０の各センサーセルは、各行線と各列線の交差位置に対応する場所に配置（形成）される。例えば図６（Ｂ）のセンサーセルは、行線ＷＬ１と列線ＤＬ１の交差位置に対応する場所に配置されている。他のセンサーセルも同様である。行選択回路３２０は、１又は複数の行線に接続される。そして各行線の選択動作を行う。例えば図６（Ｂ）のようなＱＶＧＡ（３２０×２４０画素）のセンサーアレイ３１０（焦点面アレイ）を例にとれば、行線ＷＬ０、ＷＬ１、ＷＬ２・・・・ＷＬ２３９を順次選択（走査）する動作を行う。即ちこれらの行線を選択する信号（ワード選択信号）をセンサーアレイ３１０に出力する。
読み出し回路３３０は、１又は複数の列線に接続される。そして各列線の読み出し動作を行う。ＱＶＧＡのセンサーアレイ３１０を例にとれば、列線ＤＬ０、ＤＬ１、ＤＬ２・・・・ＤＬ３１９からの検出信号（検出電流、検出電荷）を読み出す動作を行う。
Ａ／Ｄ変換部３４０は、読み出し回路３３０において取得された検出電圧（測定電圧、到達電圧）をデジタルデータにＡ／Ｄ変換する処理を行う。そしてＡ／Ｄ変換後のデジタルデータＤＯＵＴを出力する。具体的には、Ａ／Ｄ変換部３４０には、複数の列線の各列線に対応して各Ａ／Ｄ変換器が設けられる。そして、各Ａ／Ｄ変換器は、対応する列線において読み出し回路３３０により取得された検出電圧のＡ／Ｄ変換処理を行う。なお、複数の列線に対応して１つのＡ／Ｄ変換器を設け、この１つのＡ／Ｄ変換器を用いて、複数の列線の検出電圧を時分割にＡ／Ｄ変換してもよい。
制御回路３５０（タイミング生成回路）は、各種の制御信号を生成して、行選択回路３２０、読み出し回路３３０、Ａ／Ｄ変換部３４０に出力する。例えば充電や放電（リセット）の制御信号を生成して出力する。或いは、各回路のタイミングを制御する信号を生成して出力する。
本発明の赤外線センサーによれば、熱酸化によりＳｉベース基板１２の一方の面とビアホール２６内の面とに絶縁層（第１絶縁層２８）を形成することにより、非常に緻密で絶縁性の高い膜を均一に形成することができる。また、微細で高アスペクトの貫通電極を形成することができるため、高密度に赤外線検出素子を設けることができる。従って、高精彩の赤外線カメラなどを実現できる。
［実施例１］
図３に、本発明に係る素子付き基板の貫通電極形成方法の実施例１のプロセスを示す。
＜第１工程：ベース基板の準備＞
ベース基板１２としては、この実施例ではＳｉ半導体基板を用いている。
図３に、本発明に係る素子付き基板の貫通電極形成方法の実施例１のプロセスを示す。
＜第１工程：ベース基板の準備＞
ベース基板１２としては、この実施例ではＳｉ半導体基板を用いている。
＜第２工程：ビアホール形成（Ｓｉエッチング）＞
Ｓｉベース基板１２の表面側から裏面側に向けてエッチングし、Ｓｉベース基板１２の任意の場所まで至るビアホール２６を形成する。方法としてはＲＩＥ、ＩＣＰなどのドライエッチングによる方法、レーザーにより形成する方法がある。
Ｓｉベース基板１２の表面側から裏面側に向けてエッチングし、Ｓｉベース基板１２の任意の場所まで至るビアホール２６を形成する。方法としてはＲＩＥ、ＩＣＰなどのドライエッチングによる方法、レーザーにより形成する方法がある。
ドライエッチングを例に取れば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のガスとしては、エッチングにはＳＦ６、Ｏ２、デポジションにはＣ４Ｆ８、Ｏ２を用いる。方法としてはレジストなどで孔を開けたい部分を除き被覆保護し、ドライエッチ処理後、レジスト等の被覆膜を除去する。
本実施例では微細、高アスペクト、多ビア用に、ビアホール２６をφ１０μｍ〜２０μｍとしストレート形状にした。ビアホールの深さを７０〜１００μｍとし、アスペクトが５〜７確保した。ビアホール２６の配列はアレイ状（マトリックス）でもよいし、ペリフェラル配列でもよい。ピッチは１５〜３０μｍで形成した。エリアアレイの場合は７万ビア〜３３万ビア／ｃｈｉｐ形成した。
＜第３工程：ビアホール内・基板表面の絶縁＞
ビアホール２６の側壁、Ｓｉベース基板１２の表面全体を第１絶縁層２８で被覆する。ＣＶＤ法によるＳｉＯ２、ＳｉＮなどの無機膜を形成することができるが、素子回路１８の形成前の利点を生かし、加工が容易で装置が安価な熱酸化によるＳｉＯ２膜の形成を行った。１０００℃以上で数時間加熱することにより、０．５μｍ〜３μｍ程度の膜厚とした。熱酸化膜はＣＶＤ法による膜に比べ非常に緻密なため、絶縁特性も非常に高い。
ビアホール２６の側壁、Ｓｉベース基板１２の表面全体を第１絶縁層２８で被覆する。ＣＶＤ法によるＳｉＯ２、ＳｉＮなどの無機膜を形成することができるが、素子回路１８の形成前の利点を生かし、加工が容易で装置が安価な熱酸化によるＳｉＯ２膜の形成を行った。１０００℃以上で数時間加熱することにより、０．５μｍ〜３μｍ程度の膜厚とした。熱酸化膜はＣＶＤ法による膜に比べ非常に緻密なため、絶縁特性も非常に高い。
＜第４工程：埋め込み材（犠牲層）の仮埋め込み＞
側壁が絶縁されたビアホール２６内に仮の埋め込み材３６を埋め込む。ビアホール２６内が空洞のままであると、素子回路形成工程での熱プロセスで空洞内の空気が膨張しベース基板１２に対する素子回路１８の密着性が低下する可能性がある。埋め込む材料は熱による拡散が少なく、絶縁膜との相性がよいものを選定する。今回はポリシリコンを用いた。ポリシリコンはビア内への埋め込み性が良い。
側壁が絶縁されたビアホール２６内に仮の埋め込み材３６を埋め込む。ビアホール２６内が空洞のままであると、素子回路形成工程での熱プロセスで空洞内の空気が膨張しベース基板１２に対する素子回路１８の密着性が低下する可能性がある。埋め込む材料は熱による拡散が少なく、絶縁膜との相性がよいものを選定する。今回はポリシリコンを用いた。ポリシリコンはビア内への埋め込み性が良い。
＜第５工程：素子回路形成＞
ビアホール２６を形成したＳｉベース基板１２の表面側に素子回路１８を形成する。素子は集積回路でもよく、センサー回路でも良い。今回は赤外線検出素子を形成しており、赤外線検出素子は焦電体と、焦電体の上面に接続される上部電極と、焦電体の下面に接続される下部電極とを含んでいる。この赤外線検出素子の製造工程には７００℃以上の加熱が必要になる。もし、ビアファースト工法で素子形成前にビアホール内に埋め込み導電体３０を埋め込んでいる場合、導電材料は７００℃以上の熱により拡散しづらく、なおかつ赤外線検出素子を汚染しないものが必要となる。また一般的にはタングステンなどの高融点材料が使用されるが、第２工程でのＳｉビアホール形状にはＣＶＤで埋め込むのは非常に難しい。仮に可能でも専用の装置が必要であり、コストアップは避けられない。
ビアホール２６を形成したＳｉベース基板１２の表面側に素子回路１８を形成する。素子は集積回路でもよく、センサー回路でも良い。今回は赤外線検出素子を形成しており、赤外線検出素子は焦電体と、焦電体の上面に接続される上部電極と、焦電体の下面に接続される下部電極とを含んでいる。この赤外線検出素子の製造工程には７００℃以上の加熱が必要になる。もし、ビアファースト工法で素子形成前にビアホール内に埋め込み導電体３０を埋め込んでいる場合、導電材料は７００℃以上の熱により拡散しづらく、なおかつ赤外線検出素子を汚染しないものが必要となる。また一般的にはタングステンなどの高融点材料が使用されるが、第２工程でのＳｉビアホール形状にはＣＶＤで埋め込むのは非常に難しい。仮に可能でも専用の装置が必要であり、コストアップは避けられない。
＜第６工程：支持基板の貼付＞
Ｓｉベース基板１２の素子回路１８の形成面に接着剤などを介してガラスサポートウェハー３８を貼り付ける。このガラスサポートウェハー３８は薄く加工されるＳｉベース基板１２を補強することにより、その後の薄型加工以降の工程流動における割れの防止、流動性を確保するものである。ガラスは後の工程で加熱を伴う可能性があるため、Ｓｉベース基板１２と線膨張係数が近いものが望ましい。例えば、耐熱ガラス、石英ガラスなどを用いることができる。
Ｓｉベース基板１２の素子回路１８の形成面に接着剤などを介してガラスサポートウェハー３８を貼り付ける。このガラスサポートウェハー３８は薄く加工されるＳｉベース基板１２を補強することにより、その後の薄型加工以降の工程流動における割れの防止、流動性を確保するものである。ガラスは後の工程で加熱を伴う可能性があるため、Ｓｉベース基板１２と線膨張係数が近いものが望ましい。例えば、耐熱ガラス、石英ガラスなどを用いることができる。
＜第７工程：ウェハーの薄型化＞
素子回路１８の形成面と逆面となるＳｉベース基板１２の裏面をバックグラインドにより、たとえば５０〜１００μｍ厚程度まで薄肉化する。バックグラインドした面についてはたとえば、ドライエッチング、スピンエッチング、ポリッシュなどの方法により、バックグラインドで形成されたＳｉの破砕層を取り除いてもよい。今回はビアの表面がわずかに出るまで薄型を行った。
素子回路１８の形成面と逆面となるＳｉベース基板１２の裏面をバックグラインドにより、たとえば５０〜１００μｍ厚程度まで薄肉化する。バックグラインドした面についてはたとえば、ドライエッチング、スピンエッチング、ポリッシュなどの方法により、バックグラインドで形成されたＳｉの破砕層を取り除いてもよい。今回はビアの表面がわずかに出るまで薄型を行った。
＜第８工程：埋め込み材（犠牲層）除去＞
第４工程でビアホール２６に充填した仮埋め込み材３６を、素子回路１８の形成面の逆の面（Ｓｉベース基板１２の裏面）側から突出したビアホール内の埋め込み材料を除去する。化学的または物理的に取り除いても良い。犠牲層を除去することによりビアホール２６の底部には素子回路１８の導電部である配線層１６が露出する。
第４工程でビアホール２６に充填した仮埋め込み材３６を、素子回路１８の形成面の逆の面（Ｓｉベース基板１２の裏面）側から突出したビアホール内の埋め込み材料を除去する。化学的または物理的に取り除いても良い。犠牲層を除去することによりビアホール２６の底部には素子回路１８の導電部である配線層１６が露出する。
＜第９工程：第２絶縁層の形成＞
素子回路１８の形成面と逆の面（Ｓｉベース基板１２の裏面）の薄型化された面に第２絶縁層３４を設ける。この第２絶縁層３４としては、ＣＶＤ法によるＳｉＯ２、ＳｉＮなどの無機膜を形成することで構成してもよく、樹脂材料でもよい。樹脂材料による成膜はスピンコーティング法、スプレイコーティング法、印刷法などにより行う。膜厚は孔側壁で０．３〜３μｍ、ウェハー裏面上においては３μｍ以上形成する。ウェハー裏面上の膜厚は５μｍ以上が寄生容量低減の観点で望ましい。今回はＣＶＤ法によりＳｉＯ２を設けた。この第２絶縁層３４の形成後、ビアホール底の素子回路１８との導電部（配線層１６）にも絶縁膜が形成されている可能性があるため、レジストで薄型化された面を保護し、ドライエッチングにより除去する。装置は酸化膜エッチャーを使用し、そのプロセスガスとしては、Ｃ２Ｆ６、ＣＦ４、ＣＨＦ３を用いる。なお、第９工程は第８工程より先に行ってもよい。
素子回路１８の形成面と逆の面（Ｓｉベース基板１２の裏面）の薄型化された面に第２絶縁層３４を設ける。この第２絶縁層３４としては、ＣＶＤ法によるＳｉＯ２、ＳｉＮなどの無機膜を形成することで構成してもよく、樹脂材料でもよい。樹脂材料による成膜はスピンコーティング法、スプレイコーティング法、印刷法などにより行う。膜厚は孔側壁で０．３〜３μｍ、ウェハー裏面上においては３μｍ以上形成する。ウェハー裏面上の膜厚は５μｍ以上が寄生容量低減の観点で望ましい。今回はＣＶＤ法によりＳｉＯ２を設けた。この第２絶縁層３４の形成後、ビアホール底の素子回路１８との導電部（配線層１６）にも絶縁膜が形成されている可能性があるため、レジストで薄型化された面を保護し、ドライエッチングにより除去する。装置は酸化膜エッチャーを使用し、そのプロセスガスとしては、Ｃ２Ｆ６、ＣＦ４、ＣＨＦ３を用いる。なお、第９工程は第８工程より先に行ってもよい。
＜第１０工程：バリア層（密着層）、シード層の形成＞
ビアホール２６の開口に臨まれている素子回路１８の配線層１６と、第１絶縁層２８の内壁に、その内周に形成される埋め込み導電体３０のＳｉ基板への拡散を防止するバリア層３２を形成する。バリア層としてはＴｉ、ＴｉＷ、ＴｉＮなどを使うことができる。またその後、次のめっき工程のためのシード層を形成する。シード層材料はたとえばＣｕを用いることができる。これらの工程はスパッタ、ＣＶＤで形成することができる。膜厚はたとえば、ＴｉＷ；１０〜１００ｎｍ、Ｃｕ；１０〜３００ｎｍである。
ビアホール２６の開口に臨まれている素子回路１８の配線層１６と、第１絶縁層２８の内壁に、その内周に形成される埋め込み導電体３０のＳｉ基板への拡散を防止するバリア層３２を形成する。バリア層としてはＴｉ、ＴｉＷ、ＴｉＮなどを使うことができる。またその後、次のめっき工程のためのシード層を形成する。シード層材料はたとえばＣｕを用いることができる。これらの工程はスパッタ、ＣＶＤで形成することができる。膜厚はたとえば、ＴｉＷ；１０〜１００ｎｍ、Ｃｕ；１０〜３００ｎｍである。
なお、素子回路１８の導電部（配線層１６）に形成された自然酸化膜を除去する目的で、バリア膜形成前に逆スパッタを行ってもよい。逆スパッタの処理量はたとえばＳｉＯ２換算で３００ｎｍエッチング相当である。
＜第１１工程：シリコン貫通電極、再配置配線、裏面端子の形成＞
ビアホール２６への埋め込み導電体３０の充填時に、ベース基板１２の裏面側にめっき用のレジストを形成する。そのレジストは貫通電極部、または貫通電極部と裏面に形成する再配置配線・外部素子と接続するための端子部が開口されている。貫通孔内にめっき充填を行い、引き続きベース基板裏面の外部電極端子２０のめっきを行う。
ビアホール２６への埋め込み導電体３０の充填時に、ベース基板１２の裏面側にめっき用のレジストを形成する。そのレジストは貫通電極部、または貫通電極部と裏面に形成する再配置配線・外部素子と接続するための端子部が開口されている。貫通孔内にめっき充填を行い、引き続きベース基板裏面の外部電極端子２０のめっきを行う。
なお、ビアホール２６の穴埋めと裏面の端子形成、再配置配線の形成を一連のめっき工程で形成する例を示したが、それらは別々の工程で形成してもよい。今回は貫通電極部上部に外部電極端子２０を形成する。外部電極端子２０の厚みはたとえば６μｍ厚とすればよい。この実施例ではＣｕを用いているが、最表面はＳｎＡｇなどの低融点金属やＡｕなどの貴金属を積層してもよい。
＜第１２工程：バリア層（密着層）、シード層のエッチング＞
ビアホール２６内へのめっき充填と、ベース基板裏面の外部電極端子２０のめっき終了後、余剰のめっきレジストを剥離し、端子をマスクにして下地金属（例；ＴｉＷ，Ｃｕ）をエッチングで除去する。
ビアホール２６内へのめっき充填と、ベース基板裏面の外部電極端子２０のめっき終了後、余剰のめっきレジストを剥離し、端子をマスクにして下地金属（例；ＴｉＷ，Ｃｕ）をエッチングで除去する。
＜第１３工程：ガラスサポート剥離＞
最後にＳｉ基板を支持しているガラスサポートウェハー３８を剥離する。
以上のプロセスを用い作製した微細、高アスペクト、多ビアの貫通電極構造を持つ構造体を温度サイクル試験による信頼性テストを行った結果、素子回路導電部と貫通電極間や絶縁膜部分での剥離等による不良は認められなかった。
最後にＳｉ基板を支持しているガラスサポートウェハー３８を剥離する。
以上のプロセスを用い作製した微細、高アスペクト、多ビアの貫通電極構造を持つ構造体を温度サイクル試験による信頼性テストを行った結果、素子回路導電部と貫通電極間や絶縁膜部分での剥離等による不良は認められなかった。
［実施例２］
図４に、本発明に係る素子付き基板の貫通電極形成方法の実施例２のプロセスを示す。
基本は実施例１と同じだが、一部プロセスが異なる。すなわち、実施例１の第２工程のビアホール形成のためのＳｉエッチングの後（工程２−１）、裏面側からもＳｉエッチングを行い、Ｓｉベース基板１２を厚さ方向に貫通する貫通孔を作製する（工程２−２）。その後は概ね同じ工程を経る。貫通孔を設けておくので、素子回路形成工程での温度によるビアホール内の空気によりＳｉベース基板１２に対する素子回路の密着力が低下するのを防止することが可能である。したがって、仮埋め込み材３６をビアホール２６に充填する工程（実施例１の工程４）、および仮埋め込み材３６の除去工程（実施例１の工程８）を省略することができる。なお、この図４の工程図にはウェハーの薄型化につき、Ｓｉベース基板１２の裏面側において、基板エッチング工程（工程７−１）と第１絶縁層２８の平滑化（工程７−２）を別途に記載している。その他の工程については、第１実施例と同一の工程には、一の工程番号（（１）〜（１３））を付している。
図４に、本発明に係る素子付き基板の貫通電極形成方法の実施例２のプロセスを示す。
基本は実施例１と同じだが、一部プロセスが異なる。すなわち、実施例１の第２工程のビアホール形成のためのＳｉエッチングの後（工程２−１）、裏面側からもＳｉエッチングを行い、Ｓｉベース基板１２を厚さ方向に貫通する貫通孔を作製する（工程２−２）。その後は概ね同じ工程を経る。貫通孔を設けておくので、素子回路形成工程での温度によるビアホール内の空気によりＳｉベース基板１２に対する素子回路の密着力が低下するのを防止することが可能である。したがって、仮埋め込み材３６をビアホール２６に充填する工程（実施例１の工程４）、および仮埋め込み材３６の除去工程（実施例１の工程８）を省略することができる。なお、この図４の工程図にはウェハーの薄型化につき、Ｓｉベース基板１２の裏面側において、基板エッチング工程（工程７−１）と第１絶縁層２８の平滑化（工程７−２）を別途に記載している。その他の工程については、第１実施例と同一の工程には、一の工程番号（（１）〜（１３））を付している。
以上のプロセスを用い作製した微細、高アスペクト、多ビアの貫通電極構造を持つ構造体を温度サイクル試験による信頼性テストを行った結果、素子回路導電部と貫通電極間や絶縁膜部分での剥離等による不良は認められなかった。
本発明は、赤外線カメラ、水晶振動子パッケージなどの製造技術に利用可能である。
１０………素子付き基板、１２………ベース基板、１４………貫通電極、１６………配線層、１８………素子回路、２０………外部電極端子、２１………突起電極、２２………絶縁膜、２４………ビア配線、２６………ビアホール（ベース基板貫通孔）、２８………第１絶縁層、３０………埋め込み導電体、３２………バリア層、３４………第２絶縁層、３６………仮埋め込み材、３８………ガラスサポートウェハー。
Claims (12)
- 一方の面と他方の面とに開口するビアホールが形成されたベース基板と、
前記ベース基板の一方の面と前記ビアホール内の面とに形成された熱酸化層を含む第１絶縁層と、
前記第１絶縁層で囲まれており、前記ビアホール内に設けられた導電体と、
前記導電体に接続されており、前記第１絶縁層を介して前記ベース基板の一方の面に設けられた配線層と、
前記配線層に電気的に接続された素子回路と、
を有し、
前記ベース基板の一方の面における前記第１絶縁層の厚みと前記ビアホール内の面における前記第１絶縁層の厚みとが同じであることを特徴とする素子付き基板。 - 請求項１において、
前記第１絶縁層に接続されており、前記ベース基板の他方の面に設けられた第２絶縁層を有することを特徴とする素子付き基板。 - 請求項１又は２において、
前記導電体は前記ベース基板の他方の面に突出する突起部を含むことを特徴とする素子付き基板。 - ベース基板の一方の面からビアホールを形成するビアホール形成工程と、
前記ベース基板の一方の面と前記ビアホール内の面とに熱酸化により熱酸化絶縁層を形成する熱酸化工程と、
前記熱酸化工程後に、前記ベース基板の一方の面に導電部を有する素子回路を形成する素子回路形成工程と、
前記素子回路形成工程後に、前記ビアホールに導電体を埋め込み形成する導電体形成工程と、
を含むことを特徴とする貫通電極形成方法。 - 請求項４において、
前記熱酸化工程と前記素子回路形成工程との間に、前記ビアホール内に仮埋め込み材を埋め込む工程を含み、
前記素子回路形成工程と前記導電体形成工程との間に、前記仮埋め込み材を除去する工程を含むことを特徴とする貫通電極形成方法。 - 請求項４又は５において、
前記素子回路形成工程と前記導電体形成工程との間に、前記ベース基板の他方の面を研削し、前記ベース基板の他方の面に前記熱酸化絶縁層と連続する第２絶縁層を設ける工程を含むことを特徴とする貫通電極形成方法。 - 請求項６において、
前記導電体形成工程後に、前記ベース基板の他方の面に前記導電体に接続された端子を形成する工程を含むことを特徴とする貫通電極形成方法。 - 請求項７において、
前記ベース基板の他方の面を研削する前に、支持部材を前記ベース基板の一方の面に貼り付けることを特徴とする貫通電極形成方法。 - 請求項８において、
前記ベース基板の一方の面に貼り付けられた前記支持部材を前記端子形成後に除去することを特徴とする貫通電極形成方法。 - 請求項４において、
前記ビアホール形成工程では、前記ベース基板を貫通したビアホールを形成することを特徴とする貫通電極形成方法。 - 請求項４乃至１０のいずれか一項において、
前記導電体形成工程では、めっきにより前記導電体を形成することを特徴とする貫通電極形成方法。 - 一方の面と他方の面とに開口するビアホールが形成されたベース基板と、
前記ベース基板の一方の面と前記ビアホール内の面とに形成された熱酸化層を含む第１絶縁層と、
前記第１絶縁層で囲まれており、前記ビアホール内に設けられた導電体と、
前記導電体に接続されており、前記第１絶縁層を介して前記ベース基板の一方の面に設けられた配線層と、
前記配線層に電気的に接続された赤外線検出素子と、
を有し、
前記ベース基板の一方の面における前記第１絶縁層の厚みと前記ビアホール内の面における前記第１絶縁層の厚みとが同じであることを特徴とする赤外線センサー。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011059798A JP2012195514A (ja) | 2011-03-17 | 2011-03-17 | 素子付き基板、赤外線センサー、および貫通電極形成方法 |
| US13/412,951 US9070637B2 (en) | 2011-03-17 | 2012-03-06 | Device-mounted substrate, infrared light sensor and through electrode forming method |
| TW101108516A TWI536531B (zh) | 2011-03-17 | 2012-03-13 | 基板、紅外線感測器、及貫通電極形成方法 |
| EP12159644.9A EP2500935A3 (en) | 2011-03-17 | 2012-03-15 | Stackable chip with through electrodes, manufacturing method thereof, and infrared sensor |
| CN2012100708213A CN102686018A (zh) | 2011-03-17 | 2012-03-16 | 基板、红外线传感器以及贯通电极形成方法 |
| KR1020120027075A KR20120106643A (ko) | 2011-03-17 | 2012-03-16 | 기판, 적외선 센서 및 관통 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011059798A JP2012195514A (ja) | 2011-03-17 | 2011-03-17 | 素子付き基板、赤外線センサー、および貫通電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012195514A true JP2012195514A (ja) | 2012-10-11 |
Family
ID=46044306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011059798A Withdrawn JP2012195514A (ja) | 2011-03-17 | 2011-03-17 | 素子付き基板、赤外線センサー、および貫通電極形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9070637B2 (ja) |
| EP (1) | EP2500935A3 (ja) |
| JP (1) | JP2012195514A (ja) |
| KR (1) | KR20120106643A (ja) |
| CN (1) | CN102686018A (ja) |
| TW (1) | TWI536531B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014204062A (ja) * | 2013-04-09 | 2014-10-27 | サムコ株式会社 | プラズマエッチング方法 |
| JP2015201493A (ja) * | 2014-04-04 | 2015-11-12 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| US10338034B2 (en) | 2014-12-25 | 2019-07-02 | Canon Kabushiki Kaisha | Transducer device comprising an insulating film between a through wiring line and a semiconductor substrate |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140063271A (ko) * | 2012-11-16 | 2014-05-27 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 |
| KR101411734B1 (ko) * | 2013-01-08 | 2014-06-25 | 앰코 테크놀로지 코리아 주식회사 | 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| JP6354188B2 (ja) * | 2014-02-10 | 2018-07-11 | セイコーエプソン株式会社 | 導通構造、導通構造の製造方法、液滴吐出ヘッドおよび印刷装置 |
| CN105140197A (zh) * | 2015-07-14 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 一种含TSV的Fan-out的封装结构及其封装方法 |
| JP6260604B2 (ja) * | 2015-11-16 | 2018-01-17 | ウシオ電機株式会社 | 光照射装置 |
| JP2018170363A (ja) | 2017-03-29 | 2018-11-01 | 東芝メモリ株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN111443109A (zh) * | 2019-01-16 | 2020-07-24 | 国网宁夏电力有限公司 | 变电站机构箱凝露报警感应板 |
| US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
| CN116666405B (zh) * | 2023-07-31 | 2023-09-26 | 山西创芯光电科技有限公司 | 用于测试表面漏电流的器件结构及其制备方法和测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243689A (ja) * | 2004-02-24 | 2005-09-08 | Canon Inc | 半導体チップの製造方法および半導体装置 |
| WO2005101476A1 (ja) * | 2004-04-16 | 2005-10-27 | Japan Science And Technology Agency | 半導体素子及び半導体素子の製造方法 |
| JP2008034508A (ja) * | 2006-07-27 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008270354A (ja) * | 2007-04-17 | 2008-11-06 | Applied Materials Inc | 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス |
| WO2010017162A1 (en) * | 2008-08-08 | 2010-02-11 | International Business Machines Corporation | Through silicon via and method of fabricating same |
| JP2010114352A (ja) * | 2008-11-10 | 2010-05-20 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190477A (ja) | 2000-12-22 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6458696B1 (en) * | 2001-04-11 | 2002-10-01 | Agere Systems Guardian Corp | Plated through hole interconnections |
| JP2003045875A (ja) | 2001-07-30 | 2003-02-14 | Nec Kagobutsu Device Kk | 半導体装置およびその製造方法 |
| JP2005241457A (ja) * | 2004-02-26 | 2005-09-08 | Hamamatsu Photonics Kk | 赤外線センサ及びその製造方法 |
| JP5175003B2 (ja) | 2005-09-07 | 2013-04-03 | 光正 小柳 | 三次元積層構造を持つ集積回路装置の製造方法 |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| US20080284041A1 (en) * | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
| KR101458958B1 (ko) * | 2008-06-10 | 2014-11-13 | 삼성전자주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법 |
| JP2010129952A (ja) | 2008-12-01 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 貫通電極配線の製造方法 |
| JP2010177237A (ja) | 2009-01-27 | 2010-08-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
| JP5330863B2 (ja) | 2009-03-04 | 2013-10-30 | パナソニック株式会社 | 半導体装置の製造方法 |
| KR101667656B1 (ko) * | 2010-03-24 | 2016-10-20 | 삼성전자주식회사 | 패키지-온-패키지 형성방법 |
| KR20120000748A (ko) * | 2010-06-28 | 2012-01-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US8349735B2 (en) * | 2010-09-22 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive TSV with insulating annular ring |
| KR20120031811A (ko) * | 2010-09-27 | 2012-04-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8525343B2 (en) * | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
| US8987137B2 (en) * | 2010-12-16 | 2015-03-24 | Lsi Corporation | Method of fabrication of through-substrate vias |
-
2011
- 2011-03-17 JP JP2011059798A patent/JP2012195514A/ja not_active Withdrawn
-
2012
- 2012-03-06 US US13/412,951 patent/US9070637B2/en active Active
- 2012-03-13 TW TW101108516A patent/TWI536531B/zh active
- 2012-03-15 EP EP12159644.9A patent/EP2500935A3/en not_active Withdrawn
- 2012-03-16 KR KR1020120027075A patent/KR20120106643A/ko not_active Application Discontinuation
- 2012-03-16 CN CN2012100708213A patent/CN102686018A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243689A (ja) * | 2004-02-24 | 2005-09-08 | Canon Inc | 半導体チップの製造方法および半導体装置 |
| WO2005101476A1 (ja) * | 2004-04-16 | 2005-10-27 | Japan Science And Technology Agency | 半導体素子及び半導体素子の製造方法 |
| JP2008034508A (ja) * | 2006-07-27 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008270354A (ja) * | 2007-04-17 | 2008-11-06 | Applied Materials Inc | 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス |
| WO2010017162A1 (en) * | 2008-08-08 | 2010-02-11 | International Business Machines Corporation | Through silicon via and method of fabricating same |
| JP2011530812A (ja) * | 2008-08-08 | 2011-12-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン貫通ビアおよびこれを製作する方法 |
| JP2010114352A (ja) * | 2008-11-10 | 2010-05-20 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014204062A (ja) * | 2013-04-09 | 2014-10-27 | サムコ株式会社 | プラズマエッチング方法 |
| JP2015201493A (ja) * | 2014-04-04 | 2015-11-12 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| US10338034B2 (en) | 2014-12-25 | 2019-07-02 | Canon Kabushiki Kaisha | Transducer device comprising an insulating film between a through wiring line and a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI536531B (zh) | 2016-06-01 |
| TW201308559A (zh) | 2013-02-16 |
| US9070637B2 (en) | 2015-06-30 |
| EP2500935A2 (en) | 2012-09-19 |
| CN102686018A (zh) | 2012-09-19 |
| KR20120106643A (ko) | 2012-09-26 |
| EP2500935A3 (en) | 2016-10-12 |
| US20120235261A1 (en) | 2012-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012195514A (ja) | 素子付き基板、赤外線センサー、および貫通電極形成方法 | |
| JP4327644B2 (ja) | 半導体装置の製造方法 | |
| CN102290425B (zh) | 具有三维层叠结构的半导体器件的制造方法 | |
| JP4800585B2 (ja) | 貫通電極の製造方法、シリコンスペーサーの製造方法 | |
| US8115272B2 (en) | Silicon dioxide cantilever support and method for silicon etched structures | |
| TWI375321B (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| US9012292B2 (en) | Semiconductor memory device and method of fabricating the same | |
| TWI320972B (en) | Semiconductor device and manufacturing method thereof | |
| JP2008172223A (ja) | 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス | |
| JP2005294577A (ja) | 半導体装置およびその製造方法 | |
| JP2006261403A (ja) | 半導体装置 | |
| JP2014013810A (ja) | 基板、基板の製造方法、半導体装置、及び電子機器 | |
| CN111834285B (zh) | 半导体器件及其制造方法 | |
| US8884442B2 (en) | Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| EP2002477B1 (en) | A fabrication method for a low ohmic through substrate connection for semiconductor carriers | |
| JP3442630B2 (ja) | 半導体装置 | |
| JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
| JP5821284B2 (ja) | 配線基板、赤外線センサー及び貫通電極形成方法 | |
| US9230908B2 (en) | Through-wafer via device and method of manufacturing the same | |
| JP2017126744A (ja) | 貫通電極及びその製造方法、並びに半導体装置及びその製造方法 | |
| US6201291B1 (en) | Semiconductor device and method of manufacturing such a device | |
| JP4835082B2 (ja) | 半導体装置及びその製造方法 | |
| JP5272176B2 (ja) | トレンチ絶縁コンタクト端子を有する画像センサの作製方法 | |
| JP2012099518A (ja) | 貫通電極基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150106 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150205 |