[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6013841B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6013841B2
JP6013841B2 JP2012195698A JP2012195698A JP6013841B2 JP 6013841 B2 JP6013841 B2 JP 6013841B2 JP 2012195698 A JP2012195698 A JP 2012195698A JP 2012195698 A JP2012195698 A JP 2012195698A JP 6013841 B2 JP6013841 B2 JP 6013841B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
semiconductor device
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012195698A
Other languages
English (en)
Other versions
JP2014052227A (ja
Inventor
洋助 岩佐
洋助 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012195698A priority Critical patent/JP6013841B2/ja
Publication of JP2014052227A publication Critical patent/JP2014052227A/ja
Application granted granted Critical
Publication of JP6013841B2 publication Critical patent/JP6013841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Clocks (AREA)

Description

本発明は、計時機能を備えた半導体装置に関するものである。
電力メータやガスメータなどの計測機器は時間を測定する必要があるため、計時機能を備えた半導体装置が内蔵されている。
このような計時機能を有する半導体装置は、図1に示すように、XT0、XT1端子に例えば32.768KHzの周波数を有する発振子10が接続されている。XT0、XT1端子それぞれとグラウンド間には負荷容量(CGL11、CDL12)が接続されている。また、半導体装置1には半導体装置1の温度を測定する温度計13が接続されていてもよい。
半導体装置1は、発振回路14、分周回路15、計時回路16、CPU17、メモリ18、周辺回路19を有する。発振回路14からは、発振子10の周波数である32.768KHzの周波数の発振信号が出力される。分周回路15には発振回路14から出力された発振信号が入力され、その発振信号を分周して各回路で必要とされる信号を生成する。計時回路16は分周回路15で生成された信号を用いて時間の計測を行う。CPU17は、半導体装置1における各種処理を実行する。メモリ18にはCPU17の処理に用いられるデータならびに、CPU17で実行されるプログラム等が記憶されている。また、バスを介して半導体装置1で用いられる周辺回路19が接続されるとともに、半導体装置1に対するリセット動作を指示するリセット信号が入力されて、リセット対象となる回路に対してリセット信号を出力するリセット回路20が備えられている。
特開2006−46992号公報 特開2010−169466号公報
このような半導体装置1が内蔵された電力メータが、設置箇所に設置された後、例えば半導体装置1への供給電力の低下やノイズによる電源電圧の大きな変動が原因で、リセット回路20によって半導体装置1がリセットされることがある。このようなリセット処理が計時回路16に対して実行されると、半導体装置1が有する計時機能が停止してしまい、計測時間に誤差が生じるという問題があった。
ここで特許文献1には、リセット処理にかかる時間が約0.5秒であることから、2回リセットが発生するごとに時間を1秒進めることが開示されている。また特許文献2にはリセット処理にかかる時間を不揮発性メモリに記憶しておき、リセット処理完了後その値を加算することが開示されている。
しかしながら、このようにリセットが発生した場合に、あらかじめ設定しておいたリセット時間に相当すると考えられる時間を加算する方法では、実際にリセット時にかかる時間が不定値の場合には正確に補正を行うことが困難である。そのために計時結果に誤差が生じる懸念がある。
そこで本発明では、半導体装置にリセットが発生した場合でも正確に時間を計測できる半導体装置を提供することを目的とする。
上記目的を達成するため、本発明に係る半導体装置は、所定の周波数の信号を生成する発振回路と、前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、前記第1の分周信号を用いて計時動作を行う計時回路と、前記半導体装置を制御するプロセッサと、前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路とを備え、前記第2の分周回路は、前記プロセッサで動作するプログラム異常または前記半導体装置における電圧変動を検出した場合にリセットされる。
また、上記目的を達成するため、本発明に係る半導体装置は、所定の周波数で発振する発振子と、前記発振子と接続され、前記所定の周波数の信号を生成する発振回路と、前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、前記第1の分周信号を用いて計時動作を行う計時回路と、前記半導体装置を制御するプロセッサと、前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路と、を備え、前記半導体装置は、前記発振子とともに樹脂封止されている。
また、上記目的を達成するため、本発明に係る半導体装置は、所定の周波数の信号を生成する発振回路と、前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、前記第1の分周信号を用いて計時動作を行う計時回路と、前記半導体装置を制御するプロセッサと、前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路と、所定の温度における測定値を記憶する記憶部と、を備え、 前記プロセッサは、前記記憶部に記憶された測定値を用いて、少なくとも前記第1の分周回路及び前記第2の分周回路のいずれか一方に対して周波数補正処理を行う。
本発明によれば、半導体装置にリセットが発生した場合でも正確に時間を計測できる半導体装置を提供することが可能となる。
従来の半導体装置の構成図である。 本発明の第1実施例にかかる半導体装置の構成図である。 リセット信号線と各分周回路との接続図である。 本発明の第2実施例にかかる半導体装置の構成図である。 半導体装置における温度と周波数偏差との関係を示す図である。
以下、図を用いて本発明の実施の形態について説明する。
(第1実施形態)
図2は、本発明に係る半導体装置100の構成図であり、従来と同じ構成要素については同一番号を用い説明を省略する。
半導体装置100は、従来と同じくXT0、XT1端子に発振子10、負荷容量(CGL11、CDL12)が接続されており、GPIO端子を介して温度計13が接続されている。
そして半導体装置100は、計時回路16、CPU17、メモリ18、周辺回路19を有する。これらについては従来と同様なので説明を省略する。また半導体装置100は、発振回路21、周辺回路専用分周回路22、計時回路専用分周回路23、リセット回路24を有している。なお、ここでは外部からリセット信号がリセット回路24に入力されるように図示しているが、これに限らず、半導体装置100の内部にリセット要因検出部を設け、そこからリセット回路24に対してリセット信号が入力されるようにしても良い。
発振回路21からは、発振子10の周波数である32.768KHzの周波数の発振信号が出力されるが、その際に周辺回路専用分周回路22へ出力するとともに、同一の発振信号が計時回路専用分周回路23に対しても出力される。
周辺回路専用分周回路22は、基本的には従来の分周回路15と同様であるが、新たに計時回路専用分周回路23が設けられたことによって、出力先から計時回路16が除外されている。なお、出力先に計時回路16が除かれているが、計時回路16で用いることが可能な信号も生成される。すなわち、1Hz(T1HZ)の信号から32kHz(T32KHZ)の信号まで従来どおりの信号が生成される。また、周辺回路専用分周回路22で生成された信号は、例えば割込み信号として用いられ、CPU17や周辺回路19に対して入力される。なお、図中の黒く塗りつぶしたところは、複数の信号線が存在していることを表している。
また、計時回路専用分周回路23には、発振回路21から出力された発振信号が入力され、その発振信号を分周して計時回路16で必要とされる1Hz(T1HZR)と2Hz(T2HZR)の信号を生成する。
なお、周辺回路専用分周回路22で生成された信号のうち、1Hzの信号であるT1HZと2Hzの信号であるT2HZについては、セレクタを介した後、TBCOUT端子より半導体装置100外に出力できるように構成されている。同様に、計時回路専用分周回路23で生成された1Hzの信号であるT1HZRと2Hzの信号であるT2HZRについても、セレクタを介した後、TBCOUT2端子より半導体装置100外に出力できるように構成されている。このように半導体装置100外に出力を可能とすることで、これらの信号の精度等をテスタなどを用いて確認することが容易となる。
リセット回路24は、複数の種類のリセット信号が入力される。リセット回路24に入力されるリセット信号には、計時回路専用分周回路23と周辺回路専用分周回路22両方に対して出力されるリセット信号と、周辺回路専用分周回路22のみに対して出力されるリセット信号とがある。詳細は後述する。
続いて図3を用いて、本実施例におけるリセット動作の詳細について説明を行う。
本実施例で用いられるリセット信号は、電源起動リセット30、プログラム暴走検出リセット31、低電圧検出リセット32の3種類である。電源起動リセット30は、半導体装置または半導体装置を内蔵する電力メータ等の計測機器に電源が投入された際に実行されるリセットである。計時回路16は電源起動リセット30によりリセットされることで自動的に起動し以後計時動作を実行する。
プログラム暴走検出リセット31は、CPU17で実行されるプログラムの暴走が図示しない監視回路によって検出された場合に入力されるリセット信号である。監視回路は例えば半導体装置100内に設けられたウォッチドックタイマなどを用いてCPU17の暴走状態を監視することができる。
低電圧検出リセット32は、例えばノイズによる電源電圧変動やバックアップ電源による動作など、半導体装置100が高速動作できない電圧状態になった場合やCPU17で動作するプログラムに異常が発生するような電圧変動が発生した場合に出力されるリセット信号である。
これらのリセット信号のうち、計時回路専用分周回路23に入力されるものは電源起動リセット30のみである。電源起動リセット30はリセット回路24内で分岐され、周辺回路専用分周回路22と計時回路専用分周回路23の両方に入力される。ここで、周辺回路専用分周回路22に電源起動リセット30が入力される際には、プログラム暴走検出リセット31と低電圧検出リセット32とともにOR(論理和)回路33に入力されてから周辺回路専用分周回路22に入力される。すなわち、周辺回路専用分周回路22は、上記3つのリセット信号のうち、いずれかが検出されるとリセット動作が行われるように構成されている。
ここで、各分周回路は単純なカウンタで構成されているため、仮にプログラムが暴走してもまったく影響がなく、計時回路16もプログラム暴走の影響を受けない。そのため、計時回路専用分周回路23はプログラム暴走検出リセット31でリセットさせる必要はない。しかし、周辺回路用分周回路22は、CPUをはじめとする周辺機器へ接続されているため、プログラム暴走時にはリセットをかける必要がある。なぜならば周辺回路用分周回路22で生成された割込み信号などがCPU17等で使用されており、仮にCPU17と周辺回路用分周回路22を同時にリセットさせなければCPU17がリセットされた直後に割込みが入るなどという状態が起きるかもしれないからである。
また、計時回路専用分周回路23および計時回路16は、半導体装置100が高速動作できないような場合であっても問題なく動作し続けることができるため、低電圧検出リセット32が発生した場合もリセット処理を行う必要がない。
従って、計時回路専用分周回路23を設け、プログラム暴走検出リセット31及び低電圧検出リセット32を計時回路専用分周回路23から省くことで、ノイズ等の原因により電源電圧変動等でリセットが生じた場合でも計時機能が止まることを防ぐことができる。また、電源電圧の供給が無くなり計時機能が停止しても、電源を再供給させることで、パワーオンリセットが働き、また計時回路も自動で働くため問題なく動作する。なお、電波時計を内蔵し、電源起動時に自動的に電波時計で現在時刻を取得するように構成しても良い。
(第2実施形態)
続いて、本発明の第2実施形態について図4を用いて説明を行う。第2実施形態においては、各分周回路に対して周波数補正処理を行う点が相違している。また、半導体装置200と発振子10とを共に樹脂封止することで1パッケージ化している。そうすることで半導体装置100と発振子10とを同一温度環境下にすることができる。なお、温度センサ40を半導体装置200内に内蔵する構成としているが、第1実施形態と同様に半導体装置に外付けとした温度計13を共に樹脂封止する構成としてもよい。
次に、本実施形態に係る半導体装置200における、発振子10の発振周波数の温度に依存する誤差を補正する周波数補正処理について説明する。
半導体装置200は、例えば出荷時において、半導体装置200内部の温度を常温(ここでは、25℃)とした場合、常温より温度が低い基準温度(以下、「低温」ともいう。)とした場合、及び常温より温度が高い基準温度(以下、「高温」ともいう。)とした場合の各々の状態で温度センサ40により半導体装置200の温度を測定する。そして、半導体装置200は、例えば出荷後に、この測定で得られた温度をトリミングデータとして、CPU17を用いて発振子10の周波数誤差を補正する。
レジスタ部41は、温度センサ40により測定された温度を示すデータを格納する計測値レジスタ42、周辺温度を低温とした場合に温度センサ40により測定された温度を示すデータを格納する低温レジスタ43、周辺温度を常温とした場合に温度センサ40により測定された温度を示すデータを格納する常温レジスタ44、周辺温度を高温とした場合に温度センサ40により測定された温度を示すデータを格納する高温レジスタ45、及び、これらの温度を示すデータから導出される発振子10の発振周波数の補正値を格納するための周波数補正レジスタ45を有している。なお、各レジスタはCPU17にデータバスを介して接続されており、CPU17はデータバスを介して各レジスタに対して読み書きを行う。
半導体装置200は、発振子10の周波数誤差を補正するために、半導体装置200の温度を低温とした場合(低温に設定された恒温槽の内部に半導体装置200を配置する)、常温とした場合(常温に設定された恒温槽の内部に半導体装置200を配置する)、及び高温とした場合(高温に設定された恒温槽の内部に半導体装置200を配置する)の各々の状態で温度センサ40により温度を測定し、測定で得られた温度をトリミングデータとしてそれぞれ低温レジスタ43、常温レジスタ44、及び高温レジスタ45に格納する。
本実施形態に係る半導体装置200は、上述した処理が行われた後に出荷され、出荷後の予め定められたタイミングで、後述する周波数補正処理が行われる。
ユーザは、例えば出荷後に、半導体装置200に例えば周波数補正値の導出を開始させるための導出動作信号を入力させることにより、半導体装置200に周波数補正処理を実行させる。この際、ユーザは、例えば半導体装置200の図示しない端子に当該導出動作信号を出力する機器を接続することにより、当該導出動作信号を入力させる。または、半導体装置200が一定の間隔で周波数補正処理を実行するようにしても良い。当該周波数補正処理を実行するプログラムは、半導体装置200の出荷後に、上記導出動作信号が入力されたタイミングで実行されるプログラムであり、メモリ18に予め記憶されている。
CPU17は、常温レジスタ44、高温レジスタ45、及び低温レジスタ43にそれぞれ格納されている計測値を取得する。
続いてCPU17は、温度センサ40によって取得され計測値レジスタ42に格納された現在の温度情報を用いて、発振子10の発振周波数の補正値(以下、「周波数補正値」ともいう。)を導出する。
図5は、本実施形態に係る半導体装置における温度と周波数偏差との関係を示す図である。なお、図5は、実際の温度環境で得られた周波数誤差ではなく、二次関数による計算によって得られる理論値を示している。上記二次関数は、下記(1)式で表される。なお、下記(1)式において、fは周波数偏差、aは二次温度係数、Taは測定された温度、Tは頂点温度、bは頂点誤差である。上記二次温度係数aは、発振子10の個体差に応じて予め定められた定数であり、メモリ18に予め記憶されている。
本実施形態では、周波数偏差fが未知であるが、既知である二次温度係数a、常温レジスタ44に格納されている常温での計測値、高温レジスタ45に格納されている高温での計測値、及び低温レジスタ43に格納されている低温での計測値から、頂点誤差bを導出することができる。そして、CPU17は、常温での温度Tにおいて最も周波数偏差が小さくなるようにするために、頂点誤差bの値を周波数補正値とする。
なお、上記周波数補正値の導出において、温度センサ40による計測値が、各レジスタに記憶されていない値であった場合には、近接する二つのレジスタの値を用いて、実際の環境下の温度を導出すればよい。
続いてCPU17は、導出した周波数補正値を示すデータを、補正値レジスタ46に格納する。そして、半導体装置200では、周辺回路専用分周回路47および計時回路専用分周回路48が、補正値レジスタ46に格納されている周波数補正値を用いて、発振回路21から入力した信号からクロック信号を生成することで、発振子10の発振周波数の補正が行われる。
このように、第2実施形態に係る半導体装置200によると、出荷時に、半導体装置200の3ポイントの環境温度下での温度センサ40による計測値をトリミングデータとして準備しておき、当該トリミングデータを元に周波数補正値を導出することにより、半導体装置200の個体毎の温度センサ40の製造上のばらつきに依存せずに、高精度な温度情報に基づいた周波数補正値を得ることができる。
また、本実施形態においては、半導体装置200と温度センサ40と発振子10とが一体に樹脂封止されていることにより、温度センサ40の周辺温度と発振子10の周辺温度とが同一となるため高精度に発振子10の温度を半導体装置200が有する温度センサ40で測定することができ、そのため発振子10及び温度センサ40間の温度差によって周波数補正の精度が低下することが防止される。
1 半導体装置
10 発振子
11、12 負荷容量
13 温度計
14 発振回路
15 分周回路
16 計時回路
17 CPU
18 メモリ
19 周辺回路
20 リセット回路
21 発振回路
22 周辺回路専用分周回路
23 計時回路専用分周回路
24 リセット回路
30 パワーオンリセット信号
31 プログラム暴走検出リセット信号
32 低電圧検出リセット信号
33 OR(論理和)回路
40 温度センサ
41 レジスタ
42 計測値レジスタ
43 低温レジスタ
44 常温レジスタ
45 高温レジスタ
46 補正値レジスタ
47 周辺回路専用分周回路
48 計時回路専用分周回路

Claims (7)

  1. 半導体装置において、
    所定の周波数の信号を生成する発振回路と、
    前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、
    前記第1の分周信号を用いて計時動作を行う計時回路と、
    前記半導体装置を制御するプロセッサと、
    前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路と
    を備え
    前記第2の分周回路は、前記プロセッサで動作するプログラム異常または前記半導体装置における電圧変動を検出した場合にリセットされることを特徴とする半導体装置。
  2. 前記第1の分周回路は前記半導体装置に電源投入された場合にのみリセットされ
    前記第2の分周回路は、さらに、前記半導体装置に電源投入された場合にリセットされることを特徴とする請求項に記載の半導体装置。
  3. 前記発振回路に接続され、前記所定の周波数で発振する発振子をさらに備え、
    前記半導体装置は前記発振子とともに樹脂封止されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 所定の温度における測定値を記憶する記憶部をさらに備え、
    前記プロセッサは、前記記憶部に記憶された測定値を用いて、少なくとも前記第1の分周回路及び前記第2の分周回路のいずれか一方に対して周波数補正処理を行うことを特徴とする請求項1〜のいずれか1項に記載の半導体装置。
  5. 前記第1の分周回路で生成された前記第1の分周信号を前記半導体装置の外部に出力するための第1端子と、
    前記第2の分周回路で生成された前記第2の分周信号を前記半導体装置の外部に出力するための第2端子と、
    をさらに備えたことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 半導体装置において、
    所定の周波数で発振する発振子と、
    前記発振子と接続され、前記所定の周波数の信号を生成する発振回路と、
    前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、
    前記第1の分周信号を用いて計時動作を行う計時回路と、
    前記半導体装置を制御するプロセッサと、
    前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路と、
    を備え、
    前記半導体装置は、前記発振子とともに樹脂封止されていることを特徴とする半導体装置。
  7. 半導体装置において、
    所定の周波数の信号を生成する発振回路と、
    前記発振回路で生成された前記信号を分周して、第1の分周信号を生成する第1の分周回路と、
    前記第1の分周信号を用いて計時動作を行う計時回路と、
    前記半導体装置を制御するプロセッサと、
    前記発振回路で生成された前記信号を分周して、前記プロセッサに入力される第2の分周信号を生成する第2の分周回路と、
    所定の温度における測定値を記憶する記憶部と、
    を備え、
    前記プロセッサは、前記記憶部に記憶された測定値を用いて、少なくとも前記第1の分周回路及び前記第2の分周回路のいずれか一方に対して周波数補正処理を行うことを特徴とする半導体装置。
JP2012195698A 2012-09-06 2012-09-06 半導体装置 Active JP6013841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012195698A JP6013841B2 (ja) 2012-09-06 2012-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012195698A JP6013841B2 (ja) 2012-09-06 2012-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2014052227A JP2014052227A (ja) 2014-03-20
JP6013841B2 true JP6013841B2 (ja) 2016-10-25

Family

ID=50610832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012195698A Active JP6013841B2 (ja) 2012-09-06 2012-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JP6013841B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595327A (ja) * 1982-07-02 1984-01-12 Hitachi Ltd Cmosディジタル制御回路

Also Published As

Publication number Publication date
JP2014052227A (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
EP3405850B1 (en) Method and apparatus for digital undervoltage detection and control
JP6678094B2 (ja) 温度計測回路、方法、及びマイクロコンピュータユニット
US10795783B2 (en) Fault tolerant clock monitor system
JP4334572B2 (ja) 拡張ハードウェアエラー検出を備えたプロセス測定装置
EP2369438B1 (en) Calibration method of a real time clock signal
US11243585B2 (en) Methods, systems and apparatus for dynamic temperature aware functional safety
KR20180034528A (ko) 온칩 파라미터 측정
JP2017194789A (ja) クロック発生装置、電子回路、集積回路、及び電気機器
JP2006172202A (ja) 半導体装置
JP2013167597A (ja) リアルタイムクロック
JP6013841B2 (ja) 半導体装置
JP2007078405A (ja) ソフトウェア時計の計時プログラム
JP6715638B2 (ja) 機器内蔵型の電子時計装置
JP2017020852A (ja) 組込装置
JP2013003033A (ja) 電池寿命推定装置
JP2012088963A (ja) マイクロコンピュータ及びその制御方法
US11959747B2 (en) Micromechanical clocking system with improved timing precision
JP2014138094A (ja) 半導体装置
US11791771B2 (en) Oscillator calibration method, electronic device and chip
JP5831853B2 (ja) 温度補償型発振回路、リアルタイムクロック装置および電子機器
CN108073806B (zh) 一种检测时钟频率的方法及装置
JP2013098614A (ja) 半導体装置
JP2004334577A (ja) タイマ装置
JP3990331B2 (ja) 時刻補正制御回路と時刻補正制御方法および時刻補正制御用プログラム
JP2005257494A (ja) 時計精度補正制御装置及び電力量計

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160923

R150 Certificate of patent or registration of utility model

Ref document number: 6013841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150