[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6067524B2 - 半導体装置および誘電体膜 - Google Patents

半導体装置および誘電体膜 Download PDF

Info

Publication number
JP6067524B2
JP6067524B2 JP2013197703A JP2013197703A JP6067524B2 JP 6067524 B2 JP6067524 B2 JP 6067524B2 JP 2013197703 A JP2013197703 A JP 2013197703A JP 2013197703 A JP2013197703 A JP 2013197703A JP 6067524 B2 JP6067524 B2 JP 6067524B2
Authority
JP
Japan
Prior art keywords
dielectric film
semiconductor device
atomic concentration
axis
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013197703A
Other languages
English (en)
Other versions
JP2015065251A (ja
Inventor
恒洋 井野
恒洋 井野
理一郎 高石
理一郎 高石
加藤　弘一
弘一 加藤
靖 中崎
靖 中崎
石原　貴光
貴光 石原
大介 松下
大介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013197703A priority Critical patent/JP6067524B2/ja
Priority to PCT/JP2014/069368 priority patent/WO2015045592A1/ja
Publication of JP2015065251A publication Critical patent/JP2015065251A/ja
Priority to US14/843,050 priority patent/US9691973B2/en
Application granted granted Critical
Publication of JP6067524B2 publication Critical patent/JP6067524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00—Compounds of zirconium
    • C01G25/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G27/00—Compounds of hafnium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G27/00—Compounds of hafnium
    • C01G27/02—Oxides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置および誘電体膜に関する。
不揮発性メモリにおいて、従来のＦＧ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）型やＭＯＮＯＳ（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｎｉｔｒｉｄｅ／Ｏｘｉｄｅ／Ｓｉｌｉｃｏｎ）型のフラッシュメモリでは微細化が困難になってきている。そこで、これらとは異なった動作原理による微細化の継続が模索されており、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３次元メモリなど、様々な構造の不揮発性メモリが検討されてきた。
その中で、強誘電体を用いるＦｅＲＡＭは、鉛など取り扱い困難な材料を含む問題や、サイズ効果により薄膜化が困難であるという問題があった。このため、一部のＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）カードなど小規模メモリを搭載する低消費電力用途等の限られた用途を除き、実用化することが困難であった。
そのような閉塞状況の中、鉛などを含まず、薄膜化の障害も無く、低電圧すなわち低消費電力動作が可能で、かつ、記録を長時間保持しうる強誘電体膜として、酸化ハフニウム（ＨｆＯ２）膜が報告されている。この酸化ハフニウム膜を用いることで、大容量のＦｅＲＡＭの実現が期待される。
米国特許公開２００９／０２６１３９５明細書
Ｔ．Ｓ．Ｂｏｅｓｃｋｅ ｅｔ．ａｌ，"Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ ｉｎ ｈａｆｎｉｕｍ ｏｘｉｄｅ ｔｈｉｎ ｆｉｌｍ"，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９，１０２９０３（２０１１）．
本発明が解決しようとする課題は、薄膜化しても強誘電性またはフェリ誘電性を保持することができる誘電体膜を備える半導体装置、または、薄膜化しても強誘電性またはフェリ誘電性を保持することができる誘電体膜を提供することにある。
実施形態の半導体装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられ、蛍石型の結晶を含み、前記結晶の原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸、残りをｂ軸とし、前記原型単位胞の前記ａ軸の軸長をａ、前記ｂ軸の軸長をｂ、前記ｃ軸の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とした場合に、下記式（１）〜（１３）を充足し、陽イオンサイトにはＨｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が入り、前記陰イオンサイトにはＯ（酸素）が入る誘電体膜と、を備える。
ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
・・・（１）
ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
・・・（２）
ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
・・・（３）
ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
・・・（４）
ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
・・・（５）
ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
・・・（６）
−０．００７４≦ｘ−ａ≦０．０２６
・・・（７）
−０．００７５≦ｙ−ｂ≦０．０２６
・・・（８）
−０．００５６≦ｚ−ｃ≦０．００６
・・・（９）
−０．０６３≦ｕ−ｃ÷ａ≦０．００５５
・・・（１０）
−０．０３１≦ｖ−ａ÷ｂ≦０．００２４
・・・（１１）
−０．０７７≦ｗ−ｃ÷ｂ≦０．００６
・・（１２）
１≦ｐ≦４０
・・・（１３）
原型単位胞の説明図である。 超格子構造を備える蛍石型の結晶の説明図である。 第１の実施形態の半導体装置の模式断面図である。 酸化ハフニウムの結晶構造の説明図である。 第２の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の３次元概念図である。 図６のＸＹ模式断面図である。 図６のＸＺ模式断面図である。 第３の実施形態の変形例の半導体装置の模式断面図である。 第４の実施形態の半導体装置の模式断面図である。 第５の実施形態の半導体装置の模式断面図である。 第５の実施形態の抵抗変化素子の第１の構成例の模式断面図である。 第５の実施形態の抵抗変化素子の第２の構成例の模式断面図である。 第５の実施形態の抵抗変化素子の第３の構成例の模式断面図である。
図１は、原型単位胞の説明図である。本明細書中、蛍石型の結晶構造において、以下のような位置にのみ陽イオンサイトと陰イオンサイトが存在する構造を「原型単位胞（Ｏｒｉｇｉｎａｌ ｕｎｉｔ ｃｅｌｌ）」と定義するものとする。ここで定義する原型単位胞は、文献によっては基本単位胞と書かれることもあるが、基本単位胞といった用語はプリミティブ単位胞の意味に使うことがむしろ主流であるため、混乱を避けるために原型単位胞といった言葉を定義して用いる。
蛍石型の原型単位胞とは、図１に示すように、単位胞の軸長を規格化した直交または斜交座標を用いて陽イオンサイトはＫ１＿１（０，０，０），Ｋ１＿２（１＋Δｘｋ１＿２，０＋Δｙｋ１＿２，０＋Δｚｋ１＿２），Ｋ１＿３（０＋Δｘｋ１＿３，１＋Δｙｋ１＿３，０＋Δｚｋ１＿３），Ｋ１＿４（０＋Δｘｋ１＿４，０＋Δｙｋ１＿４，１＋Δｚｋ１＿４），Ｋ１＿５（１＋Δｘｋ１＿５，１＋Δｙｋ１＿５，０＋Δｚｋ１＿５），Ｋ１＿６（０＋Δｘｋ１＿６，１＋Δｙｋ１＿６，１＋Δｚｋ１＿６），Ｋ１＿７（１＋Δｘｋ１＿７，０＋Δｙｋ１＿７，１＋Δｚｋ１＿７），Ｋ１＿８（１＋Δｘｋ１＿８，１＋Δｙｋ１＿８，１＋Δｚｋ１＿８），Ｋ２＿１（０．５＋Δｘｋ２＿１，０．５＋Δｙｋ２＿１，０＋Δｚｋ２＿１），Ｋ２＿２（０．５＋Δｘｋ２＿２，０．５＋Δｙｋ２＿２，１＋Δｚｋ２＿２），Ｋ３＿１（０＋Δｘｋ３＿１，０．５＋Δｙｋ３＿１，０．５＋Δｚｋ３＿１），Ｋ３＿２（１＋Δｘｋ３＿２，０．５＋Δｙｋ３＿２，０．５＋Δｚｋ３＿２），Ｋ４＿１（０．５＋Δｘｋ４＿１，０＋Δｙｋ４＿１，０．５＋Δｚｋ４＿１），Ｋ４＿２（０．５＋Δｘｋ４＿２，１＋Δｙｋ４＿２，０．５＋Δｚｋ４＿２）、陰イオンサイトはＡ１＿１（０．２５＋Δｘａ１＿１，０．２５＋Δｙａ１＿１，０．２５＋Δｚａ１＿１），Ａ１＿２（０．２５＋Δｘａ１＿２，０．２５＋Δｙａ１＿２，０．７５＋Δｚａ１＿２），Ａ１＿３（０．２５＋Δｘａ１＿３，０．７５＋Δｙａ１＿３，０．２５＋Δｚａ１＿３），Ａ１＿４（０．２５＋Δｘａ１＿４，０．７５＋Δｙａ１＿４，０．７５＋Δｚａ１＿４），Ａ２＿１（０．７５＋Δｘａ２＿１，０．２５＋Δｙａ２＿１，０．２５＋Δｚａ２＿１），Ａ２＿２（０．７５＋Δｘａ２＿２，０．２５＋Δｙａ２＿２，０．７５＋Δｚａ２＿２），Ａ２＿３（０．７５＋Δｘａ２＿３，０．７５＋Δｙａ２＿３，０．２５＋Δｚａ２＿３），Ａ２＿４（０．７５＋Δｘａ２＿４，０．７５＋Δｙａ２＿４，０．７５＋Δｚａ２＿４）で示される座標点に存在するような構造のものを選ぶものとする。
ここでｐをｘ，ｙ，ｚのいずれかとし、ｑをｋまたはａとし、ｒを１，２，３，４のいずれかとし、ｓを１，２，３，４，５，６，７，８のいずれかとした場合、−０．２５≦Δｐｑｒ＿ｓ≦０．２５なる範囲にあるものとする。蛍石型の結晶構造が超格子構造を持たない場合、Ｋ１＿１，Ｋ１＿２，Ｋ１＿３，Ｋ１＿４，Ｋ１＿５，Ｋ１＿６，Ｋ１＿７，Ｋ１＿８は同一の陽イオンサイトであってΔｐｑｒ＿ｓ（ただしｐはｘ，ｙ，ｚのいずれか、ｑはｋ，ｒは１，ｓは１，２，３，４，５，６，７，８のいずれかとする）は全て０となり、それぞれのサイトにおいて１／８原子分が単位胞に含まれ、Ｋ２＿１，Ｋ２＿２も同様同一の陽イオンサイトであってそれぞれのサイトにおいて１／２原子分が単位胞に含まれ、Ｋ３＿１，Ｋ３＿２も同様同一の陽イオンサイトであってそれぞれのサイトにおいて１／２原子分が単位胞に含まれ、Ｋ４＿１，Ｋ４＿２も同様同一の陽イオンサイトであってそれぞれのサイトにおいて１／２原子分が単位胞に含まれるため、合計４原子分が原型単位胞に含まれる。陰イオンサイトはＡ１＿１，Ａ１＿２，Ａ１＿３，Ａ１＿４，Ａ２＿１，Ａ２＿２，Ａ２＿３，Ａ２＿４の８原子分が原型単位胞に含まれる。
図２は、超格子構造を備える蛍石型の結晶の説明図である。蛍石型の結晶が超格子構造を持つ場合であっても、原型単位胞は上記定義により定められる。
蛍石型の結晶が超格子構造を持つ場合、原型単位胞中に存在する陽イオンまたは陰イオンを各サイト内で−０．２５≦Δｐｑｒ＿ｓ≦０．２５なる制限範囲で変調した原型単位胞が、一定の周期で重畳する結晶構造となる。図２中、サイトに付随する矢印が変調を示す。図２の場合、変調した原型単位胞が５倍周期、２倍周期、１倍周期で重畳している場合を例示する。
本明細書中、除算記号を「÷」と表記するが、「÷」を「／」で置き換えることも可能である。
以下、図面を参照しつつ本発明の実施形態を説明する。
（第１の実施形態）
本実施形態の半導体装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられる誘電体膜を備える。誘電体膜は、蛍石型の結晶を含み、結晶の原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸、残りをｂ軸とし、原型単位胞のａ軸の軸長をａ、ｂ軸の軸長をｂ、ｃ軸の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とした場合に、下記式（１）〜（１３）を充足し、陽イオンサイトにはＨｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が入る。
ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
・・・（１）
ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
・・・（２）
ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
・・・（３）
ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
・・・（４）
ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
・・・（５）
ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
・・・（６）
−０．００７４≦ｘ−ａ≦０．０２６
・・・（７）
−０．００７５≦ｙ−ｂ≦０．０２６
・・・（８）
−０．００５６≦ｚ−ｃ≦０．００６
・・・（９）
−０．０６３≦ｕ−ｃ÷ａ≦０．００５５
・・・（１０）
−０．０３１≦ｖ−ａ÷ｂ≦０．００２４
・・・（１１）
−０．０７７≦ｗ−ｃ÷ｂ≦０．００６
・・（１２）
１≦ｐ≦４０
・・・（１３）
図３は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体を誘電体膜とするキャパシタと、メモリセル選択用のトランジスタとを組み合わせた１トランジスタ１キャパシタ型（１Ｔ１Ｃ型）のＦｅＲＡＭである。
本実施形態の半導体装置は、半導体基板１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されるゲート電極１４を備える。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。半導体基板１０、ゲート絶縁膜１２、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
半導体基板１０は、例えば、単結晶シリコン（Ｓｉ）である。単結晶シリコン（Ｓｉ）以外にも、単結晶ゲルマニウム（Ｇｅ）、単結晶シリコンジャーマナイド（ＳｉＧｅ）、単結晶インジウムリン（ＩｎＰ）、単結晶ガリウムヒ素（ＧａＡｓ）等を用いることも可能である。
ゲート絶縁膜１２は、例えば、酸化シリコン膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
また、本実施形態の半導体装置は、下部キャパシタ電極（第１の導電層）２０と、上部キャパシタ電極（第２の導電層）２２とを備える。そして、下部キャパシタ電極２０と、上部キャパシタ電極２２との間に、誘電体膜３０が形成されている。下部キャパシタ電極２０、上部キャパシタ電極２２、および、誘電体膜３０により、メモリデータを記憶するキャパシタが構成される。
下部キャパシタ電極２０および上部キャパシタ電極２２は、例えば、導電性の金属、金属化合物で形成される。例えば、ＴｉＮ（窒化チタン）である。ＴｉＮ（窒化チタン）の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
誘電体膜３０は、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる酸化物である。
ドレイン不純物層１８と上部キャパシタ電極２２は、コンタクトプラグ２６ａ、配線２８、コンタクトプラグ２６ｂを介して電気的に接続される。コンタクトプラグ２６ａ、配線２８、コンタクトプラグ２６ｂは、例えば、導電性の金属、金属化合物で形成される。
本実施形態の半導体装置は、ビット線３２とプレート線３４とを備える。ビット線３２は、コンタクトプラグ２６ｃを介してソース不純物層１６に電気的に接続される。プレート線３４は、コンタクトプラグ２６ｄを介して下部キャパシタ電極２０に接続される。ビット線３２、プレート線３４、コンタクトプラグ２６ｃ、コンタクトプラグ２６ｄは、例えば、導電性の金属、金属化合物で形成される。
各配線、電極、コンタクトプラグの間には、層間絶縁膜３６が設けられる。層間絶縁膜３６は、例えば、酸化シリコン膜である。
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、ビット線３２とプレート線３４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、パルス電圧を印加し、分極反転による電流が流れたか否かで１／０を判定する。
本実施形態の誘電体膜３０は、蛍石型の結晶を含み、結晶の原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸、残りをｂ軸とし、原型単位胞のａ軸の軸長をａ、ｂ軸の軸長をｂ、ｃ軸の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とした場合に、下記式（１）〜（１３）を充足する。そして、上記陽イオンサイトにはＨｆ（ハフニウム）またはＺｒ（ジルコニウム）のいずれか一方が入り、上記陰イオンサイトにはＯ（酸素）が入る。
ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
・・・（１）
ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
・・・（２）
ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
・・・（３）
ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
・・・（４）
ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
・・・（５）
ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
・・・（６）
−０．００７４≦ｘ−ａ≦０．０２６
・・・（７）
−０．００７５≦ｙ−ｂ≦０．０２６
・・・（８）
−０．００５６≦ｚ−ｃ≦０．００６
・・・（９）
−０．０６３≦ｕ−ｃ÷ａ≦０．００５５
・・・（１０）
−０．０３１≦ｖ−ａ÷ｂ≦０．００２４
・・・（１１）
−０．０７７≦ｗ−ｃ÷ｂ≦０．００６
・・（１２）
１≦ｐ≦４０
・・・（１３）
以下、誘電体膜３０として、上記陽イオンサイトにＨｆ（ハフニウム）が入る酸化ハフニウムを例に説明する。図４は、誘電体膜である酸化ハフニウムの結晶構造の説明図である。図４（ａ）が原型単位胞、図４（ｂ）が結晶構造と軸方向の関係の説明図である。
本実施形態の誘電体膜３０に含まれる酸化ハフニウムの結晶は、空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備える。この結晶構造は、第三斜方晶（ｏｒｔｈｏｒｈｏｍｂｉｃ ＩＩＩ）である。酸化ハフニウムの結晶は、蛍石型の結晶構造ないし蛍石型結晶構造をマルテンサイトに変形した結晶構造を備える。
図４（ａ）に示すように、第三斜方晶の原型単位胞においてＨｆ（ハフニウム）原子のサイト（陽イオンサイト）は１種類しか存在しないが、Ｏ（酸素）原子のサイト（陰イオンサイト）は２種類存在する。いいかえれば、異なる配置位置のＯ（酸素）原子（陰イオン）が存在する。
それぞれのＯ原子のサイトを、Ｏ（１）、Ｏ（２）とし、図４（ａ）に示した。上記２種類のサイトに存在するＯ原子のうち、Ｏ（２）サイトに存在するＯ原子は反転対称性を持たず、強誘電性に寄与しているものと考えられる。
図４（ｂ）に示すようにＯ（１）サイトのＯ原子（陰イオン）がＯ（１）原子面を形成し、Ｏ（２）サイトのＯ原子（陰イオン）がＯ（２）原子面を形成する。酸化ハフニウムの結晶は、このように、異なる配置位置の陰イオンが形成する２種の原子面を備える。そして、この２種の原子面が積層構造を形成している。
本実施形態では、原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸とする。また、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸とする。そして、残りをｂ軸とする。結晶構造とａ軸、ｂ軸、ｃ軸方向との関係は、図４（ｂ）に示される。
さらに、本実施形態では、原型単位胞の上記ａ軸方向の軸長をａ、上記ｂ軸方向の軸長をｂ、上記ｃ軸方向の軸長をｃとする。図４（ａ）に、原型単位胞の形状と、軸長ａ、ｂ、ｃとの関係を示す。本実施形態では、空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備える酸化ハフニウムにおいて、上記のように軸長ａ、ｂ、ｃを定義付けるものとする。
本実施形態の誘電体膜３０では、原型単位胞のａ軸方向の軸長をａ、ｂ軸方向の軸長をｂ、ｃ軸方向の軸長をｃとする。そして、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とする。この場合に、下記式（１）〜（１３）を充足する。
ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
・・・（１）
ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
・・・（２）
ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
・・・（３）
ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
・・・（４）
ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
・・・（５）
ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
・・・（６）
−０．００７４≦ｘ−ａ≦０．０２６
・・・（７）
−０．００７５≦ｙ−ｂ≦０．０２６
・・・（８）
−０．００５６≦ｚ−ｃ≦０．００６
・・・（９）
−０．０６３≦ｕ−ｃ÷ａ≦０．００５５
・・・（１０）
−０．０３１≦ｖ−ａ÷ｂ≦０．００２４
・・・（１１）
−０．０７７≦ｗ−ｃ÷ｂ≦０．００６
・・（１２）
１≦ｐ≦４０
・・・（１３）
上記式（１）〜（１３）の充足性は、誘電体膜３０をＸ線回折法によって解析することで、判定することが可能である。
発明者らは、酸化ハフニウムおよび酸化ジルコニウムの結晶構造に着目し、第一原理計算により、酸化ハフニウムおよび酸化ジルコニウムが高い強誘電性を発現する結晶構造を見出した。上記構成に示した結晶構造が、大きな自発分極を備え、安定して高い強誘電性を発現することが明らかになった。
第一原理計算には、平面波基底を用いた線形補強法（ＰＡＷ法）を用いた。波動関数のカットオフエネルギーは２５リュードベリ、電荷密度分布のカットオフエネルギーは２２５リュードベリとし、Ｋ点サンプリングメッシュは４×４×４を選択し、ユニットセルは１２原子を含む大きさとした。
カットオフエネルギーやメッシュサイズなどを変えた計算や、擬ウルトラソフトポテンシャル法による計算と比較することで十分な収束および計算精度が得られていることの確認を行った。またプロセスや構造起因の応力が加わることを想定した計算も行った。応力等を変化させた場合、格子緩和を行うための再計算を行った。
第一原理計算の結果、高い強誘電性が得られるためには、結晶構造が上記条件を満たす必要があることが分かった。
第一原理計算により、酸化ハフニウムまたは酸化ジルコニウムに印加される応力が小さいと第三斜方晶は不安定であり、常圧または大気圧では単斜晶が安定であることが判明した。このため、常圧または大気圧では強誘電性の発現が困難と予想される。
そして、第三斜方晶は、一定の応力下で特に安定であることが判明した。すなわち、１ＧＰａ以上４０ＧＰａ以下の応力下で特に安定であり、高い強誘電性が発現される。
本計算における強誘電分極はベリー位相によるボルン有効電荷を用いて計算した。本実施形態の誘電体膜３０は、上記ｃ軸方向に、例えば典型的には０．５９８３Ｃ／ｍ２といった自発分極値が得られた。計算されたボルン有効電荷を以下に示す。
本実施形態の誘電体膜３０は、大きく、かつ、安定した自発分極を備えるため、安定した高い強誘電性を備える。したがって、例えば、１０ｎｍ以下の膜厚に薄膜化しても強誘電性が減衰したり消滅したりすることがない。よって、本実施形態の半導体装置は、微細化しても十分な記憶信号が得られるため、微細化が容易となる。
なお、誘電体膜のＨｆ（ハフニウム）の原子濃度をｑ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することが望ましい。下記関係が充足されることにより、より大きい自発分極が得られるため、一層安定した高い強誘電性を備える誘電体膜が実現される。
１．９５≦ｒ÷ｑ≦１．９９
また、誘電体膜に、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）、Ｙ（イットリウム）、Ａｌ（アルミニウム）、Ｓｒ（ストロンチウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｌｕ（ルテチウム）、Ｆ（フッ素）、Ｃｌ（塩素）、Ｎ（窒素）の群から選ばれる少なくとも１つの元素を含み、含まれる上記元素の合計の原子濃度をｓ、Ｈｆの原子濃度をｑとした場合に、下記の関係を充足することが望ましい。下記関係が充足されることにより、より大きい自発分極が得られるため、一層安定した高い強誘電性を備える誘電体膜が実現される。
０．０１≦ｓ÷（ｑ＋ｓ）≦０．２
また、誘電体膜がＨｆ（ハフニウム）およびＺｒ（ジルコニウム）を含み、Ｈｆの原子濃度をｑ、Ｚｒの原子濃度をｔとした場合に、下記の関係を充足することが望ましい。下記関係が充足されることにより、より大きい自発分極が得られるため、一層安定した高い強誘電性を備える誘電体膜が実現される。
０．４≦ｑ÷（ｑ＋ｔ）≦０．６
誘電体膜がＺｒ（ジルコニウム）を含み、Ｚｒの原子濃度をｔ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することが望ましい。下記関係が充足されることにより、より大きい自発分極が得られるため、一層安定した高い強誘電性を備える誘電体膜が実現される。
１．９５≦ｒ÷ｔ≦２、４≦ｐ≦４０
なお、誘電体膜中の各原子の原子濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｂｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）法、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法、ＨＲ−ＲＢＳ法（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ−Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ）により分析することが可能である。
第１の導電層２０と誘電体膜３０との界面の最大凹凸幅、または、第２の導電層２２と誘電体膜３０との界面の最大凹凸幅が０．１５ｎｍ以上１．０ｎｍ以下であることが望ましい。これにより、上記式（１）〜（１３）を充足する誘電体膜の形成が容易となる。最大凹凸幅は導電層の膜厚方向の凹凸の最大値と最小値の差分で定義される。ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による半導体装置の断面観察により求めることが可能である。
最大凹凸幅が上記範囲をはずれると、誘電体膜３０に適当な応力が印加されず、高い強誘電性を備える誘電体膜となりにくい。また、第１の導電層２０と誘電体膜３０との界面の最大凹凸幅、および、第２の導電層２２と誘電体膜３０との界面の最大凹凸幅の両方が０．１５ｎｍ以上１．０ｎｍ以下であることが望ましい。
また、結晶構造中のＯ（２）サイトに存在するＯ（酸素）原子の、Ｈｆ四面体の中心位置からのずれ量が、０．０２ｎｍ以上であることが望ましい。ずれ量が０．０２ｎｍ以上であることにより、大きな自発分極が得られ、高い強誘電性を備える誘電体膜３０が実現される。
また、誘電体膜３０の、原型単位胞のａ軸方向の軸長をａ、ｂ軸方向の軸長をｂ、ｃ軸方向の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とする。この場合に、上記式（７）〜（１３）にかえて、下記式（７’）〜（１３’）を充足することが望ましい。下記式（７’）〜（１３’）を充足することで、より大きな自発分極が得られ、一層高い強誘電性を備える誘電体膜が実現される。
−０．００７４≦ｘ−ａ≦０．００３７
・・・（７’）
−０．００５７≦ｙ−ｂ≦０．００８９
・・・（８’）
−０．００５６≦ｚ−ｃ≦０．００１５
・・・（９’）
−０．００４３≦ｕ−ｃ÷ａ≦０．００５５
・・・（１０’）
−０．０３１≦ｖ−ａ÷ｂ≦０．００２４
・・・（１１’）
−０．０２８≦ｗ−ｃ÷ｂ≦０．００３
・・（１２’）
１≦ｐ≦３０
・・・（１３’）
次に、本実施形態の誘電体膜および半導体装置の製造方法について、図３を参照しつつ説明する。
まず、半導体基板１０を準備する。半導体基板１０は、例えば、シリコン（Ｓｉ）である。
次に、ゲート半導体基板１０上に、公知の製造方法を用いて、ゲート絶縁膜１２およびゲート電極１４を形成する。ゲート絶縁膜１２は、例えば、酸化シリコン膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。
ゲート電極１４の両側の１０表面に、公知の製造方法を用いて、ソース不純物層１６とドレイン不純物層１８とを形成する。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）をイオン注入することにより形成する。
次に、ゲート電極１４上に、公知の製造方法を用いて層間絶縁膜を形成する。層間絶縁膜は、例えば、酸化シリコン膜である。
次に、下部キャパシタ電極（第１の導電層）２０を層間絶縁膜上に形成する。下部キャパシタ電極（第１の導電層）２０として、例えば、ＴｉＮ（窒化チタン）を堆積する。
下部キャパシタ電極（第１の導電層）２０の堆積方法は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相成膜法でも、スパッタ等の物理成膜法でもよい。
下部キャパシタ電極（第１の導電層）２０表面の、最大凹凸幅が０．１５ｎｍ以上１．０ｎｍ以下とすることが望ましい。最大凹凸幅を上記範囲とすることにより、表面エンタルピーを適切な値に保つことができ、下部キャパシタ電極（第１の導電層）２０表面に形成される誘電体膜３０の強誘電性が高くなる。
最大凹凸幅が上記範囲を下回ると、表面エンタルピーが小さくなるため誘電体膜３０に適当な応力が印加されず、第三斜方晶よりも単斜晶が安定となり、高い強誘電性を備える誘電体膜となりにくい。また、最大凹凸幅が上記範囲を上回ると、表面エンタルピーが増大することにより、第三斜方晶よりも非晶質な構造が安定となり、高い強誘電性を備える誘電体膜となりにくい。
気相成膜法で下部キャパシタ電極（第１の導電層）２０を成膜する場合、膜中の不純物を脱離するために、成膜後に熱処理を行う場合がある。この熱処理後の最大凹凸幅を上記範囲とすることが望ましい。例えば、熱処理により、誘電体膜を構成する結晶の粒径が大きくなり、最大凹凸幅が上記範囲を超えることは望ましくない。
次に、下部キャパシタ電極（第１の導電層）２０をパターニングし、下部キャパシタ電極（第１の導電層）２０上に、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる誘電体膜３０を堆積する。誘電体膜３０の堆積方法は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相成膜法でも、スパッタ等の物理成膜法でもよい。
誘電体膜３０表面の、最大凹凸幅が０．１５ｎｍ以上１．０ｎｍ以下とすることが望ましい。最大凹凸幅を上記範囲とすることにより、表面エンタルピーを適切な値に保つことができ、誘電体膜３０の強誘電性が高くなる。
上述のように、最大凹凸幅が上記範囲を下回ると、表面エンタルピーが小さくなるため誘電体膜３０に適当な応力が印加されず、第三斜方晶よりも単斜晶が安定となり、高い強誘電性を備える誘電体膜となりにくい。また、最大凹凸幅が上記範囲を上回ると、表面エンタルピーが増大することにより、第三斜方晶よりも非晶質な構造が安定となり、高い強誘電性を備える誘電体膜となりにくい。
誘電体膜３０が、酸化ハフニウムの場合、成膜後の誘電体膜３０は、例えば、非晶質である一方で、Ｈｆが＋４価であり、しかもＨｆの最近接原子がＯであって、Ｈｆに対してＯが７配位し、Ｏに対しＨｆが３．５配位している。
誘電体膜３０が酸化ハフニウムの場合、誘電体膜３０中の酸素の原子濃度が低減されるような堆積方法を用いることが、高い強誘電性を得る観点から望ましい。すなわち、誘電体膜のＨｆ（ハフニウム）の原子濃度をｑ、Ｏ（酸素）の原子濃度をｒとした場合に、１．９５≦ｒ÷ｑ≦１．９９となるような条件で堆積することが望ましい。例えば、スパッタであれば、スパッタガス中の酸素分圧を低減させることで、誘電体膜３０中の酸素の原子濃度が低減される。
誘電体膜３０の堆積直後に、例えば、不純物脱離のために、例えば、５００℃以下、３０秒以下の熱処理を加えてもかまわない。上記範囲の熱処理であれば、誘電体膜３０の構造変化を抑制できる。
次に、誘電体膜３０上に、上部キャパシタ電極（第２の導電層）２２を形成する。上部キャパシタ電極（第２の導電層）２２として、例えば、ＴｉＮ（窒化チタン）を堆積する。上部キャパシタ電極（第２の導電層）２２は、誘電体膜３０へ外部の雰囲気中から酸素等の不純物が拡散により侵入することを防止する拡散防止膜としても機能する。
上部キャパシタ電極（第２の導電層）２２の堆積方法は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相成膜法でも、スパッタ等の物理成膜法でもよい。
上部キャパシタ電極（第２の導電層）２２は、成膜時に非晶質であることが望ましい。また、成膜条件は、５００℃以下であることが望ましい。成膜温度が高いと、誘電体膜３０の構造が変化し、最終的に高い強誘電性を備える膜の製造が困難となる。
誘電体膜３０表面の、最大凹凸幅を０．１５ｎｍ以上１．０ｎｍ以下として、誘電体膜３０を形成した場合、この最大凹凸幅を維持する条件で、上部キャパシタ電極（第２の導電層）２２を成膜することが望ましい。最大凹凸幅を上記範囲に維持することにより、表面エンタルピーを適切な値に保つことができ、誘電体膜３０の強誘電性が高くなる。
上述のように、最大凹凸幅が上記範囲を下回ると、表面エンタルピーが小さくなるため誘電体膜３０に適当な応力が印加されず、第三斜方晶よりも単斜晶が安定となり、高い強誘電性を備える誘電体膜となりにくい。また、最大凹凸幅が上記範囲を上回ると、表面エンタルピーが増大することにより、第三斜方晶よりも非晶質な構造が安定となり、高い強誘電性を備える誘電体膜となりにくい。
上部キャパシタ電極（第２の導電層）２２の形成後、誘電体膜３０を結晶化させるための熱処理（アニール）を行う。熱処理の温度は、５００℃以上６００℃以下が望ましい。上記範囲を下回ると、誘電体膜３０を結晶化させ、空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造とすることが困難である。また、上記範囲を上回ると、半導体装置を構成する他の金属材料等が破壊されるおそれがある。
熱処理の時間は、５秒以上６０秒以下であることが望ましい。上記範囲を下回ると、誘電体膜３０が十分に結晶化できないおそれがある。また、上記範囲を上回ると、上部キャパシタ電極（第２の導電層）２２が、外部の雰囲気からの不純物拡散を十分に抑制できないおそれがある。また、下部キャパシタ電極（第１の導電層）２０や上部キャパシタ電極（第２の導電層）２２が、誘電体膜３０と反応するおそれがある。
仮に、半導体装置を構成する他の材料が十分な耐熱性を備える場合、５００℃以上６００℃以下の温度で熱処理を行うことも可能である。もっとも、８５０℃以上の温度で熱処理を行う場合、８５０℃以上の時間が１０ミリ秒以下であることが望ましい。また、８５０℃以上の温度で熱処理を行う場合、８００℃から所定の温度までの温度上昇時の温度変化および８００℃までの温度降下時の温度変化が、２×１０５℃／秒以上であることが望ましい。このような急速な熱処理により、低温で安定な強誘電性の低い結晶構造となることなく所定の結晶化温度に到達でき、また、誘電体膜３０が周囲からの応力を受けた状態で流動性が低下して固定されることで、高い強誘電性を備える結晶構造が実現されやすくなる。このような急速な熱処理は、例えば、フラッシュランプアニールによって実現される。
その後、公知の製造方法により、誘電体膜３０、および、上部キャパシタ電極（第２の導電層）２２をパターニングする。その後、公知の製造方法により、層間絶縁膜、コンタクトプラグ２６ａ〜２６ｄ、配線２８、ビット線３２およびプレート線３４を形成する。以上の製造方法によって、図３に示す半導体装置が製造される。
なお、誘電体膜３０に応力を印加する目的で、誘電体膜３０と異なる熱膨張係数を備える材料を、誘電体膜３０の側面に形成し、熱処理を加える工程を設けてもかまわない。誘電体膜３０と異なる熱膨張係数を備える材料としては、例えば、非晶質の酸化シリコン膜や、窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜等が適用できる。熱処理は、例えば、６００℃以上８００℃以下、１０秒以上３０秒以下の条件で行う。
以上、本実施形態によれば、薄膜化しても強誘電性を保持することができる誘電体膜が実現される。また、本実施形態によれば、薄膜化しても強誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
（第２の実施形態）
本実施形態の半導体装置は、１トランジスタ型（１Ｔ型）のＦｅＲＡＭであること以外第１の実施形態と同様である。誘電体膜の構成については第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体のキャパシタを備える１トランジスタ型（１Ｔ型）のＦｅＲＡＭである。
本実施形態の半導体装置は、半導体基板（第１の導電層）１１と、半導体基板１１上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成される誘電体膜３０と、誘電体膜３０上に形成されるゲート電極（第２の導電層）１５を備える。
なお、本実施形態においては、ゲート絶縁膜１２は必ずしも必須の構成ではない。ゲート絶縁膜１２が存在しないことによりトランジスタの駆動力を高めることが可能となるため微細化に有利である。これは本実施形態にて誘電体膜３０にＨｆＯ２を主成分もしくは半分程度含む強誘電体を用いるからこそ可能になる構造である。
また、誘電体膜３０を作製する際に、下地の半導体基板１１が酸化されることで絶縁膜が形成されても、本実施形態の半導体装置の動作には支障はない。ゲート電極１５の両側の半導体基板１１表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。
半導体基板（第１の導電層）１１、ゲート絶縁膜１２、誘電体膜３０、ゲート電極（第２の導電層）１５、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが形成される。そして、半導体基板（第１の導電層）１１、ゲート絶縁膜１２、誘電体膜３０、ゲート電極（第２の導電層）１５によりメモリデータを記憶するキャパシタが構成される。ゲート電極１５は、ＦｅＲＡＭのワード線として機能する。
半導体基板１１は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、酸化シリコン膜である。ゲート電極１５は、例えば、導電性の金属、金属化合物で形成される。例えば、ＴｉＮ（窒化チタン）である。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１１中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
誘電体膜３０は、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる酸化物である。誘電体膜３０は、第１の実施形態と同様の結晶構造を備える強誘電体膜である。
本実施形態の半導体装置は、第１のビット線５２と第２のビット線５４とを備える。第１のビット線５２は、コンタクトプラグ５６ａを介してソース不純物層１６に電気的に接続される。第２のビット線５４は、コンタクトプラグ５６ｂを介してドレイン不純物層１８に接続される。第１のビット線５２、第２のビット線５４、コンタクトプラグ５６ａ、コンタクトプラグ５６ｂは、例えば、導電性の金属、金属化合物で形成される。
各配線、電極、コンタクトプラグの間には、層間絶縁膜３６が設けられる。層間絶縁膜３６は、例えば、酸化シリコン膜である。
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線５２または第２のビット線５４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線５２と第２のビット線５４との間に流れる電流値で１／０を判定する。
本実施形態によれば、薄膜化しても強誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
（第３の実施形態）
本実施形態の半導体装置は、いわゆるＢｉＣＳ（Ｂｉｔ−Ｃｏｓｔ Ｓｃａｌａｂｌｅ）技術を用いた３次元構造の不揮発性半導体装置である点で、第１または第２の実施形態と異なっている。誘電体膜自体については第１の実施形態と同様である。したがって、第１または第２の実施形態と重複する内容については記述を省略する。
図６は、本実施形態の半導体装置の３次元概念図である。図７は、図６のＸＹ模式断面図である。図８は、図７のＸＺ模式断面図である。
本実施形態の半導体装置は、例えば、シリコンの基板６０上に、絶縁層７６と制御ゲート電極層６４が交互に複数積層される積層体７０を備えている。絶縁層７６は、例えば、酸化シリコン膜である。また、制御ゲート電極層（第２の導電層）６４は、例えば、不純物がドープされて導電性を付与された多結晶シリコンである。
そして、積層体７０の上面から最下層の制御ゲート電極層６４まで貫通する孔が設けられる。そして、その孔内の制御ゲート電極層６４の側面に誘電体膜３０が設けられる。
誘電体膜３０は、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる酸化物である。誘電体膜３０は、第１の実施形態と同様の結晶構造を備える強誘電体膜である。
さらに誘電体膜３０の内面にゲート絶縁膜６２が設けられる。ゲート絶縁膜６２は、例えば、酸化シリコン膜である。本実施形態においては、ゲート絶縁膜６２は必ずしも必要ない。
また、ゲート絶縁膜６２の内面に、柱状の半導体層（第１の導電層）８０が形成されている。半導体層８０は、例えば、シリコンである。
なお、図６、図８中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層（第１の導電層）８０上にゲート絶縁膜６２、ゲート絶縁膜１２上に誘電体膜３０、誘電体膜３０上に制御ゲート電極層６８が形成される構造となっている。そして、このメモリセルが１トランジスタ型のＦｅＲＡＭのセルであり、このセルが縦方向に直列接続されている。
本実施形態の半導体装置によれば薄膜化しても強誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
さらに、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１または第２の実施形態よりもさらに集積度の高い半導体装置を実現することが可能となる。
図９は、本実施形態の変形例の半導体装置の模式断面図である。誘電体膜３０がメモリセル毎に分断されておらず、連続していること以外は上記実施形態と同様である。本変形例によっても上記実施形態と同様の効果を得ることが可能となる。
（第４の実施形態）
本実施形態の半導体装置は、強誘電体薄膜を利用したＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を用いた不揮発性半導体装置である点で、第１の実施形態と異なっている。誘電体膜については第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１０は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
本実施形態の半導体装置は、半導体基板１０と、半導体基板１０上に形成されるゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されるゲート電極１４を備える。ゲート電極１４の両側の半導体基板１０表面には、ソース不純物層１６とドレイン不純物層１８とが形成されている。半導体基板１０、ゲート絶縁膜１２、ゲート電極１４、ソース不純物層１６、および、ドレイン不純物層１８により、メモリセル選択用のトランジスタが構成される。ゲート電極１４は、ＦｅＲＡＭのワード線として機能する。
半導体基板１０は、例えば、シリコン（Ｓｉ）である。ゲート絶縁膜１２は、例えば、酸化シリコン膜である。ゲート電極１４は、例えば、不純物が導入された多結晶シリコンである。ソース不純物層１６、ドレイン不純物層１８は、例えば、半導体基板１０中に、ｎ型不純物であるヒ素（Ａｓ）が拡散されることにより形成されている。
また、本実施形態の半導体装置は、下部電極（第１の導電層）９０と、上部電極（第２の導電層）９２とを備える。そして、下部電極９０と、上部電極９２との間に、誘電体膜３０が形成されている。また、誘電体膜３０と上部電極９２との間に、絶縁膜９４が設けられる。下部電極９０、誘電体膜３０、絶縁膜９４、および上部電極９２により、トンネル接合素子が構成される。
下部電極９０および上部電極９２は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極９０はＴｉＮ（窒化チタン）である。例えば、上部電極９２はＡｕ（金）である。
誘電体膜３０は、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる酸化物である。誘電体膜３０は、第１の実施形態と同様の結晶構造を備える強誘電体膜である。
絶縁膜９４は常誘電体膜であり、例えば、酸化ランタンアルミニウム（ＬＡＯ）である。
ドレイン不純物層１８と下部電極９０は、コンタクトプラグ９６ａを介して電気的に接続される。また、本実施形態の半導体装置は、第１のビット線１０２と第２のビット線１０４とを備える。第１のビット線１０２は、コンタクトプラグ９６ｂを介してソース不純物層１６に電気的に接続される。第２のビット線１０４は、コンタクトプラグ９６ｃを介して上部電極９２に接続される。第１のビット線１０２、第２のビット線１０４、コンタクトプラグ９６ａ、９６ｂ、９６ｃは、例えば、導電性の金属、金属化合物で形成される。
各配線、電極、コンタクトプラグの間には、層間絶縁膜１０６が設けられる。層間絶縁膜１０６は、例えば、酸化シリコン膜である。
本実施形態のＦｅＲＡＭは、書き込み時には、ワード線でメモリセルを選択し、第１のビット線１０２と第２のビット線１０４との間に電圧を印加することで、誘電体膜３０の分極方向を変化させる。読み出し時には、第１のビット線１０２と第２のビット線１０４の間に流れるパルス電流値で１／０を判定する。パルス電流値は、誘電体膜３０の分極方向に依存して変化する。
本実施形態によれば薄膜化しても強誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
（第５の実施形態）
本実施形態の半導体装置は、強誘電体薄膜を利用したＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を用いた不揮発性半導体装置である点で、第１の実施形態と異なっている。誘電体膜については第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、強誘電体を含むトンネル接合素子を用いた不揮発性半導体装置である。
本実施形態の半導体装置は、基板２００と、基板２００上に形成される下部配線２０２を備える。下部配線２０２上にはメモリ選択用の整流素子２０４を備える。整流素子２０４は、必ずしも必須の構成要素ではない。
整流素子２０４の上に抵抗変化素子２０６が形成され、抵抗変化素子２０６の上には上部配線２０８が形成される。下部配線２０２および上部配線２０８は、ビット線またはワード線として機能する。本実施形態は、クロスポイント型のメモリセルを備える不揮発性半導体装置である。
図１２は、本実施形態の抵抗変化素子の第１の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第２の誘電体膜２１４、第２の誘電体膜２１４上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
図１３は、本実施形態の抵抗変化素子の第２の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の第２の誘電体膜２１４、第２の誘電体膜２１４上の上部電極２１６を備えている。
なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
図１４は、本実施形態の抵抗変化素子の第３の構成例の模式断面図である。抵抗変化素子２０６は、下部電極２１０、下部電極上の第１の誘電体膜２１２、第１の誘電体膜２１２上の上部電極２１６を備えている。
上部電極２１６と下部電極２１０は、異なる材質の電気伝導体である。なお、上部配線２０８が上部電極２１６を兼ねてもかまわない。また、下部配線２０２が下部電極２１０を兼ねてもかまわない。
第１、第２、第２の構成例において、下部電極２１０および上部電極２１６は、例えば、導電性の金属、金属化合物で形成される。例えば、下部電極２１０はＴｉＮ（窒化チタン）である。例えば、上部電極２１６はＴａ（タンタル）である。
第１の誘電体膜２１２は、Ｈｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が含まれる酸化物である。誘電体膜３０は、第１の実施形態と同様の結晶構造を備える強誘電体膜である。
第２の誘電体膜２１４は常誘電体膜であり、例えば、酸化ランタンアルミニウム（ＬＡＯ）である。
本実施形態のメモリは、書き込み時には、ワード線とビット線でメモリセルを選択し、ワード線とビット線との間に電圧を印加することで、第１の誘電体膜２１２の分極方向を変化させる。読み出し時には、ビット線とワード線の間に流れる電流値で１／０を判定する。パルス電流値は、誘電体膜３０の分極方向に依存して変化する。
本実施形態において整流素子２０４を用いる場合、ワード線とビット線で選択したメモリセル以外に電流が流れることを阻止することが可能である。
一方、本実施形態において整流素子２０４を用いない場合、第１、第２、第２の構成例の抵抗変化素子２０６そのものに整流機能を持たせる。このような構成にすることでメモリ構造を単純化することが可能となるため、大容量化により適した構成となる。
本実施形態によれば薄膜化しても強誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
（第６の実施形態）
本実施形態の半導体装置は、誘電体膜に強誘電体ではなく、フェリ誘電体を用いること以外は、第１ないし第５の実施形態と同様である。したがって、第１ないし第５の実施形態と重複する内容については記述を省略する。
本実施形態では、例えば、誘電体膜３０が、Ｐｂｃ２１を原型単位格子とした２倍周期の超格子構造の第一斜方晶Ｐｂｃａ（空間群番号６１番）と、Ｐｂｃ２１（空間群番号２９番）を含む膜である。
誘電体膜３０は、例えば、ハフニウム酸化物にストロンチウム（Ｓｒ）が含まれるＨｆ（Ｓｒ）Ｏ２である。この膜は、第一原理計算によるトータルエネルギーの見積もりによるとＰｂｃ２１を原型単位格子とした２倍周期の超格子構造の第一斜方晶Ｐｂｃａ（空間群番号６１番）とＰｂｃ２１を含む膜である。
マクロスコピックにＰｂｃ２１とＰｂｃａに相分離した膜と、ミクロスコピックに数原子層単位でＰｂｃ２１とＰｂｃａが混在した膜のどちらの場合でも、Ｐｂｃ２１の割合が高いとフェリ誘電体に、Ｐｂｃａの割合が高くなるにつれ反強誘電体に近づく。電気特性的にはフェリ誘電体においても自発分極を持つ。このため、完全にＰｂｃａのみとなる場合を除いて不揮発性のメモリデバイスの誘電体膜として有効に作用する。
ミクロスコピックにＰｂｃ２１とＰｂｃａが層状に積層された構造となっている場合、長周期の超格子構造が実現しているものとみなすことも可能である。またＰｂｃ２１とＰｂｃａの混合膜は必ずしもＨｆ（Ｓｒ）Ｏ２に限ったものではない。第一原理計算によればＨｆ（Ｓｒ）Ｏ２の場合が最もＰｂｃ２１とＰｂｃａのエネルギーが近接するが、他のＨｆＯ２やＨｆ（Ｓｉ）Ｏ２などの構造でもＰｂｃ２１とＰｂｃａの両者はエネルギー的に非常に近い関係にあり、同様の混在状況を実現することが可能である。
本実施形態によれば薄膜化してもフェリ誘電性を保持することができる誘電体膜を備える半導体装置が実現される。よって、微細化に適した半導体装置が実現される。
以下、本発明の実施例を説明する。
（実施例１）
第１の導電層、誘電体膜、第２の導電層で形成されるキャパシタを以下の方法で作製した。
（１００）面が出たシリコン基板をＲＣＡ洗浄した上に第１の導電層として、スパッタにより膜厚８ｎｍのＴｉＮ膜を形成した。表面の最大凹凸幅を０．１５ｎｍ以上１．０ｎｍ以下とした。
次に、ＴｉＮ膜上に、真空一貫プロセスによるスパッタ法により、誘電体膜として酸化ハフニウム膜を形成した。酸化ハフニウム膜のＨｆ（ハフニウム）の原子濃度をｑ、Ｏ（酸素）の原子濃度をｒとした場合に、１．９５≦ｒ÷ｑ≦１．９９となるようスパッタ条件を調整した。
次に、酸化ハフニウム膜上に第２の導電層として、真空一貫プロセスによるスパッタにより膜厚８ｎｍのＴｉＮ膜を形成した。表面の最大凹凸幅を０．１５ｎｍ以上１．０ｎｍ以下とした。次に真空一貫プロセスによるスパッタにより膜厚５０ｎｍのＴａ膜を形成した。
その後、フラッシュランプアニールにより、１０００℃の熱処理を行い、酸化ハフニウム膜を結晶化させた。８５０℃以上の時間は１０ミリ秒以下となる条件で熱処理を行った。また、８００℃までの温度降下時の温度変化が、２×１０５℃／秒以上とした。さらに、膜上にレジスト塗布によりゲート電極パターンを形成した。その後ＲＩＥ加工により上部電極を局所的に多数残すことで上部電極を分離した。
誘電体膜をＸ線回折法により解析することで、膜の格子定数（上記定義による軸長ａ、ｂ、ｃ）は、（ａ、ｂ、ｃ、ｃ／ａ、ａ／ｂ、ｃ／ｂ）＝（０．５０６９、０．５２２６、０．５０７５、１．００１１、０．９６９９、０．９７１１）となっており、（ｐ、ｘ、ｙ、ｚ、ｕ、ｖ、ｗ）＝（１、０．５０４７、０．５２４３、０．５０６５、１．００３７、０．９６２７、０．９６１１）において、（ｘ−ａ、ｙ−ｂ、ｚ−ｃ、ｕ−ｃ／ａ、ｖ−ａ／ｂ、ｗ−ｃ／ｂ）＝（−０．００２２、０．００１７、−０．００１０、０．００２６、−０．００７２、−０．００５０）となり、上記式（１）〜（１３）を充足していた。
このように形成した、第１の導電層、誘電体膜、第２の導電層で形成されるキャパシタを評価することで、０．５０００Ｃ／ｍ２という高い自発分極値が得られた。この値は、第一原理計算で予測される値よりも低いため、例えば、誘電体膜の製造方法を改善することで更なる特性向上が期待できる。
（実施例２）
酸化ハフニウム膜にＹ（イットリウム）を添加する以外は、実施例１と同様の方法で、第１の導電層、誘電体膜、第２の導電層で形成されるキャパシタを作製した。
誘電体膜をＸ線回折法により解析することで、膜の格子定数（上記定義による軸長ａ、ｂ、ｃ）は、（ａ、ｂ、ｃ、ｃ／ａ、ａ／ｂ、ｃ／ｂ）＝（０．５１２０、０．５１５５、０．５１２０、１．００００、０．９９３２、０．９９３２）となっており、（ｐ、ｘ、ｙ、ｚ、ｕ、ｖ、ｗ）＝（１、０．５０４７、０．５２４３、０．５０６６、１．００３７、０．９６２７、０．９６６１）において、（ｘ−ａ、ｙ−ｂ、ｚ−ｃ、ｕ−ｃ／ａ、ｖ−ａ／ｂ、ｗ−ｃ／ｂ）＝（−０．００７３、０．００８８、−０．００５５、０．００３７、−０．０３０５、−０．０２７１）となり、上記式（１）〜（１３）を充足していた。
また、第１の導電層、誘電体膜、第２の導電層で形成されるキャパシタを評価することで、０．５０００Ｃ／ｍ２という高い自発分極値が得られた。この値は、第一原理計算で予測される値よりも低いため、例えば、誘電体膜の製造方法を改善することで更なる特性向上が期待できる。
以上、実施形態では、主に誘電体膜が酸化ハフニウム膜の場合を例に説明したが、誘電体膜が酸化ジルコニウムであってもかまわない。また、ハフニウムとジルコニウムの両方を含む酸化物であってもかまわない。
本発明のいくつかの実施形態または実施例を説明したが、これらの実施形態または実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 半導体基板（第１の導電層）
１５ ゲート電極（第２の導電層）
２０ 下部キャパシタ電極（第１の導電層）
２２ 上部キャパシタ電極（第２の導電層）
３０ 誘電体膜
６４ 制御ゲート電極層（第２の導電層）
８０ 半導体層（第１の導電層）
９０ 下部電極（第１の導電層）
９２ 上部電極（第２の導電層）

Claims (11)

  1. 第１の導電層と、
    第２の導電層と、
    前記第１の導電層と前記第２の導電層との間に設けられ、蛍石型の結晶を含み、前記結晶の原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸、残りをｂ軸とし、前記原型単位胞の前記ａ軸の軸長をａ、前記ｂ軸の軸長をｂ、前記ｃ軸の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とした場合に、下記式（１）〜（１３）を充足し、陽イオンサイトにはＨｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が入り、前記陰イオンサイトにはＯ（酸素）が入る誘電体膜と、
    を備えることを特徴とする半導体装置。
    ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
    ・・・（１）
    ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
    ・・・（２）
    ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
    ・・・（３）
    ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
    ・・・（４）
    ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
    ・・・（５）
    ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
    ・・・（６）
    −０．００７４≦ｘ−ａ≦０．０２６
    ・・・（７）
    −０．００７５≦ｙ−ｂ≦０．０２６
    ・・・（８）
    −０．００５６≦ｚ−ｃ≦０．００６
    ・・・（９）
    −０．０６３≦ｕ−ｃ÷ａ≦０．００５５
    ・・・（１０）
    −０．０３１≦ｖ−ａ÷ｂ≦０．００２４
    ・・・（１１）
    −０．０７７≦ｗ−ｃ÷ｂ≦０．００６
    ・・（１２）
    １≦ｐ≦４０
    ・・・（１３）
  2. 前記誘電体膜のＨｆ（ハフニウム）の原子濃度をｑ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することを特徴とする請求項１記載の半導体装置。
    １．９５≦ｒ÷ｑ≦１．９９
  3. 前記誘電体膜が、Ｚｒ、Ｓｉ、Ｙ、Ａｌ、Ｓｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｆ、Ｃｌ、Ｎの群から選ばれる少なくとも１つの元素を含み、前記元素の合計の原子濃度をｓ、Ｈｆの原子濃度をｑとした場合に、下記の関係を充足することを特徴とする請求項１または請求項２記載の半導体装置。
    ０．０１≦ｓ÷（ｑ＋ｓ）≦０．２
  4. 前記誘電体膜がＨｆ（ハフニウム）およびＺｒ（ジルコニウム）を含み、Ｈｆの原子濃度をｑ、Ｚｒの原子濃度をｔとした場合に、下記の関係を充足することを特徴とする請求項１記載の半導体装置。
    ０．４≦ｑ÷（ｑ＋ｔ）≦０．６
  5. 前記誘電体膜がＺｒ（ジルコニウム）を含み、Ｚｒの原子濃度をｔ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することを特徴とする請求項１記載の半導体装置。
    １．９５≦ｒ÷ｔ≦２、４≦ｐ≦４０
  6. 前記第１の導電層と前記誘電体膜との界面の最大凹凸幅、または、前記第２の導電層と前記誘電体膜との界面の最大凹凸幅が０．１５ｎｍ以上１．０ｎｍ以下であることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 蛍石型の結晶を含み、前記結晶の原型単位胞の３つの軸のうち、反転対称性がない方向の軸をｃ軸、異なる配置位置の陰イオンが形成する２種の原子面の積層方向をａ軸、残りをｂ軸とし、前記原型単位胞の前記ａ軸の軸長をａ、前記ｂ軸の軸長をｂ、前記ｃ軸の軸長をｃとし、媒介変数をｐとし、ｘ、ｙ、ｚ、ｕ、ｖ、ｗを媒介変数ｐを用いて表される値とした場合に、下記式（１）〜（１３）を充足し、陽イオンサイトにはＨｆ（ハフニウム）またはＺｒ（ジルコニウム）の少なくともいずれか一方が入り、前記陰イオンサイトにはＯ（酸素）が入ることを特徴とする誘電体膜。
    ｘ＝０．０００００７７２９３×ｐ×ｐ−０．０００９１４８４×ｐ＋０．５０５５６
    ・・・（１）
    ｙ＝０．０００００８９６５９×ｐ×ｐ−０．０００８２２４６×ｐ＋０．５２５１２
    ・・・（２）
    ｚ＝−０．００００１２６２５×ｐ×ｐ−０．０００４５１４９×ｐ＋０．５０６９６
    ・・・（３）
    ｕ＝−０．００００４２６６５×ｐ×ｐ＋０．０００９７９７１×ｐ＋１．００２８
    ・・・（４）
    ｖ＝−０．０００３２７０１×ｐ＋０．９６３０６
    ・・・（５）
    ｗ＝−０．００００４２１９４×ｐ×ｐ＋０．０００６８４０４×ｐ＋０．９６５４３
    ・・・（６）
    −０．００７４≦ｘ−ａ≦０．０２６
    ・・・（７）
    −０．００７５≦ｙ−ｂ≦０．０２６
    ・・・（８）
    −０．００５６≦ｚ−ｃ≦０．００６
    ・・・（９）
    −０．０６３≦ｕ−ｃ÷ａ≦０．００５５
    ・・・（１０）
    −０．０３１≦ｖ−ａ÷ｂ≦０．００２４
    ・・・（１１）
    −０．０７７≦ｗ−ｃ÷ｂ≦０．００６
    ・・（１２）
    １≦ｐ≦４０
    ・・・（１３）
  8. 前記誘電体膜のＨｆ（ハフニウム）の原子濃度をｑ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することを特徴とする請求項７記載の誘電体膜。
    １．９５≦ｒ÷ｑ≦１．９９
  9. 前記誘電体膜が、Ｚｒ、Ｓｉ、Ｙ、Ａｌ、Ｓｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｆ、Ｃｌ、Ｎの群から選ばれる少なくとも１つの元素を含み、前記元素の合計の原子濃度をｓ、Ｈｆの原子濃度をｑとした場合に、下記の関係を充足することを特徴とする請求項７または請求項８記載の誘電体膜。
    ０．０１≦ｓ÷（ｑ＋ｓ）≦０．２
  10. 前記誘電体膜がＨｆ（ハフニウム）およびＺｒ（ジルコニウム）を含み、Ｈｆの原子濃度をｑ、Ｚｒの原子濃度をｔとした場合に、下記の関係を充足することを特徴とする請求項７記載の誘電体膜。
    ０．４≦ｑ÷（ｑ＋ｔ）≦０．６
  11. 前記誘電体膜がＺｒ（ジルコニウム）を含み、Ｚｒの原子濃度をｔ、Ｏ（酸素）の原子濃度をｒとした場合に、下記の関係を充足することを特徴とする請求項７記載の誘電体膜。
    １．９５≦ｒ÷ｔ≦２、４≦ｐ≦４０
JP2013197703A 2013-09-25 2013-09-25 半導体装置および誘電体膜 Active JP6067524B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013197703A JP6067524B2 (ja) 2013-09-25 2013-09-25 半導体装置および誘電体膜
PCT/JP2014/069368 WO2015045592A1 (ja) 2013-09-25 2014-07-22 半導体装置および誘電体膜
US14/843,050 US9691973B2 (en) 2013-09-25 2015-09-02 Semiconductor device and dielectric film including a fluorite-type crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013197703A JP6067524B2 (ja) 2013-09-25 2013-09-25 半導体装置および誘電体膜

Publications (2)

Publication Number Publication Date
JP2015065251A JP2015065251A (ja) 2015-04-09
JP6067524B2 true JP6067524B2 (ja) 2017-01-25

Family

ID=52742749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013197703A Active JP6067524B2 (ja) 2013-09-25 2013-09-25 半導体装置および誘電体膜

Country Status (3)

Country Link
US (1) US9691973B2 (ja)
JP (1) JP6067524B2 (ja)
WO (1) WO2015045592A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
WO2016031986A1 (ja) * 2014-08-29 2016-03-03 国立大学法人 東京工業大学 強誘電性薄膜、電子素子及び製造方法
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
JP6581446B2 (ja) * 2015-09-09 2019-09-25 東芝メモリ株式会社 絶縁膜及び記憶装置
JP7248966B2 (ja) 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
JP6841666B2 (ja) * 2017-01-13 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 結晶構造制御方法および熱処理方法
DE112018006897T5 (de) * 2018-01-19 2020-10-22 Mitsubishi Electric Corporation Dünnschicht-Kondensator und Verfahren zu dessen Herstellung
US20190237470A1 (en) * 2018-01-31 2019-08-01 Sandisk Technologies Llc Vertical 1t ferroelectric memory cells, memory arrays and methods of forming the same
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
KR102645021B1 (ko) * 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
KR20210033346A (ko) * 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
JP2021150523A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2022048531A (ja) 2020-09-15 2022-03-28 キオクシア株式会社 半導体記憶装置
JP7382988B2 (ja) 2021-06-29 2023-11-17 キヤノンアネルバ株式会社 積層構造体の製造方法
US20230189531A1 (en) * 2021-12-09 2023-06-15 Ferroelectric Memory Gmbh Memory cell, memory device, and methods thereof
US20230371273A1 (en) * 2022-05-10 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340796A (en) * 1988-02-12 1994-08-23 At&T Bell Laboratories Oxide superconductor comprising Cu, Bi, Ca and Sr
WO1996000704A1 (fr) * 1994-06-30 1996-01-11 Hitachi, Ltd. Materiau ferroelectrique a couches d'oxyde de bismuth
US5828080A (en) * 1994-08-17 1998-10-27 Tdk Corporation Oxide thin film, electronic device substrate and electronic device
US6151240A (en) * 1995-06-01 2000-11-21 Sony Corporation Ferroelectric nonvolatile memory and oxide multi-layered structure
JP3595098B2 (ja) 1996-02-22 2004-12-02 株式会社東芝 薄膜キャパシタ
JPH1187634A (ja) 1997-09-03 1999-03-30 Toshiba Corp 薄膜キャパシタ
EP1178129B1 (en) * 1999-11-29 2010-12-15 Fujikura Ltd. Polycrystalline thin film and method for preparation thereof, and superconducting oxide and method for preparation thereof
US7273657B2 (en) * 2000-08-08 2007-09-25 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US7645517B2 (en) * 2000-08-08 2010-01-12 Translucent, Inc. Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon
US7205256B2 (en) 2000-10-17 2007-04-17 Sharp Kabushiki Kaisha Oxide material, method for preparing oxide thin film and element using said material
US6531325B1 (en) 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
US7183604B2 (en) 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
JP2006196828A (ja) 2005-01-17 2006-07-27 Fuji Electric Holdings Co Ltd 酸化物薄膜素子
JP2007042787A (ja) * 2005-08-02 2007-02-15 Nippon Telegr & Teleph Corp <Ntt> Ｓｂｔ薄膜の形成方法
WO2007134439A1 (fr) * 2006-05-18 2007-11-29 Hydro-Quebec Procédé de préparation de céramiques, céramiques ainsi obtenues et leurs utilisations notamment comme cible pour pulvérisation cathodique
JP4483849B2 (ja) 2006-10-04 2010-06-16 Ｔｄｋ株式会社 強誘電体薄膜
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
JP2009070926A (ja) * 2007-09-11 2009-04-02 Tokyo Institute Of Technology ペロブスカイト型酸化物薄膜の成膜方法および積層体
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
WO2011057114A2 (en) * 2009-11-09 2011-05-12 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Methods of making and deposition methods using hafnium- or zirconium-containing compounds
US8613798B2 (en) * 2012-02-21 2013-12-24 Ut-Battelle, Llc Band gap tuning in transition metal oxides by site-specific substitution
CN103839917B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
US9362269B2 (en) * 2013-03-12 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor and metal-insulator-metal capacitor structure and method
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9666660B2 (en) * 2013-08-16 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures including metal insulator metal capacitor
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US9728719B2 (en) * 2014-04-25 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage resistant RRAM/MIM structure
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Also Published As

Publication number Publication date
JP2015065251A (ja) 2015-04-09
US9691973B2 (en) 2017-06-27
US20150380641A1 (en) 2015-12-31
WO2015045592A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6067524B2 (ja) 半導体装置および誘電体膜
CN110299410B (zh) 半导体存储装置
JP7420822B2 (ja) 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧ｎｖｍ
JP6121819B2 (ja) 半導体装置および誘電体膜
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
JP7177574B2 (ja) テクスチャ形成されたイリジウム底部電極を有する酸化ハフニウムおよび酸化ジルコニウムベースの強誘電性デバイス
US20230012093A1 (en) Non-volatile storage device, non-volatile storage element, and manufacturing method for their production
US20180240804A1 (en) Ferroelectric memory device and method of manufacturing the same
JPH09139480A (ja) 薄膜キャパシタおよびこれを用いた半導体記憶装置
CN110931560A (zh) 存储装置
US20190348539A1 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10622378B2 (en) Multi-level ferroelectric memory device and method of manufacturing the same
US11968841B2 (en) Ferroelectric device based on hafnium zirconate and method of fabricating the same
US10249818B1 (en) Memory element
KR20110104322A (ko) 반도체 소자의 제조 방법
JP3683250B2 (ja) 強誘電体容量素子
US11785782B1 (en) Embedded memory with encapsulation layer adjacent to a memory stack
US20230413524A1 (en) Semiconductor device including a forroelectric transistor
JP2022051465A (ja) 半導体記憶装置
JP2007042871A (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP2021048368A (ja) 記憶装置
JP2005079538A (ja) 強誘電体膜、強誘電体容量素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R151 Written notification of patent or utility model registration

Ref document number: 6067524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350