JP5908294B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5908294B2 JP5908294B2 JP2012022131A JP2012022131A JP5908294B2 JP 5908294 B2 JP5908294 B2 JP 5908294B2 JP 2012022131 A JP2012022131 A JP 2012022131A JP 2012022131 A JP2012022131 A JP 2012022131A JP 5908294 B2 JP5908294 B2 JP 5908294B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- region
- silver layer
- output
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011347 resin Substances 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 46
- 239000000725 suspension Substances 0.000 claims description 27
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 25
- 229910052709 silver Inorganic materials 0.000 claims description 25
- 239000004332 silver Substances 0.000 claims description 25
- 238000000465 moulding Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 28
- 230000005012 migration Effects 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 229910007637 SnAg Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000005486 sulfidation Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Light Receiving Elements (AREA)
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
リードフレームに半導体素子を接着した半導体装置では、リードフレームの表面にＡｇ層を選択的に設ける場合がある。たとえば、集積回路装置において、Ａｇ層とボンディングワイヤとは、良好なコンタクトを保つことができる。また、発光装置において、光反射率の高いＡｇ層を内部に設けると、光取り出し効率を高めることができる。
Ａｇ層をメッキで形成する場合、表面の不要領域をシリコンラバーなどでマスクすると、必要領域のみに選択メッキができる。しかしながら、リードフレームの厚さ方向の側面にメッキ液が漏れて、側面Ａｇ層すなわちリードフレームの側面に形成されたＡｇ層が生じやすい。特に、半導体装置を小型化する場合、リードフレームも小型となるので側面Ａｇ層の発生を抑制することがより困難となる。
メッキによる側面Ａｇ層は、リードフレームの長手方向に沿った側面に広がりやすい。側面Ａｇ層があるとＳｎＡｇなどの外装メッキ層が剥がれやすくなる。また、リードフレームと、樹脂成型体と、の間隙に沿って、Ａｇがマイグレーションを生じる問題がある。
外装メッキ剥がれや、Ａｇマイグレーションが抑制された信頼性の高い半導体装置およびその製造方法を提供する。
本実施形態の半導体装置は、入力インナーリード部と、前記入力インナーリード部の表面に設けられた第１の銀層と、を有する入力リードと、前記第１の銀層の上に設けられた発光素子と、出力インナーリード部と、前記出力インナーリード部の表面に設けられた第２の銀層と、を有する出力リードであって、前記出力インナーリード部の側面は、第１領域と、第２領域と、を有し、前記第２の銀層は、前記出力インナーリード部の上面に設けられた上面部と、前記出力インナーリード部の側面の前記第２領域には設けられず前記第１領域に設けられた側面部と、を有し、前記側面部の端縁は、前記第１領域と前記第２領域との境界の稜線に位置する出力リードと、前記発光素子と、前記入力インナーリード部と、前記第１の銀層と、前記出力インナーリード部と、前記第２の銀層と、を包む樹脂成型体と、を備え、前記樹脂成型体の表面における前記出力リードの幅は、前記稜線の部分における前記出力リードの幅よりも小さい。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は第１の実施形態にかかる半導体装置の模式斜視図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
半導体装置は、入力リード１０と、発光素子３０と、出力リード２０と、受光素子４０と、樹脂成型体５０と、を有する。なお、樹脂成型体５０は、破線で表している。
図１（ａ）は第１の実施形態にかかる半導体装置の模式斜視図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
半導体装置は、入力リード１０と、発光素子３０と、出力リード２０と、受光素子４０と、樹脂成型体５０と、を有する。なお、樹脂成型体５０は、破線で表している。
入力リード１０は、第１入力リード１１と、第２入力リード１２と、を含む。第１入力リード１１は、ダイパッド部１１ａを含むインナーリード部１１ｂと、アウターリード部１１ｃと、インナーリード部１１ｂの表面に設けられた第１の銀（Ａｇ）層６１と、を有する。発光素子３０は、ダイパッド部１１ａに設けられた第１のＡｇ層６１に接着される。
また、第２入力リード１２は、ボンディング部１２ａを含むインナーリード部１２ｂと、アウターリード部１２ｃと、インナーリード部１２ｂの表面に設けられた第１のＡｇ層６０と、を有する。発光素子３０の上部電極と、ボンディング部１２ａに設けられた第１のＡｇ層６１と、はＡｕ線などのボンディングワイヤで接続される。
出力リード２０は、第１出力リード２１と、第２出力リード２２と、第３出力リード２３と、を含む。第１出力リード２１は、ダイパッド２１ａを含むインナーリード部２１ｂと、アウターリード部２１ｃと、ダイパッド部２１ａの表面に設けられた第２のＡｇ層６０と、を有する。また、第２出力リード２２は、ダイパッド部２２ａを含むインナーリード部２２ｂと、アウターリード部２２ｃと、ダイパッド部２２ａの表面に設けられた第２のＡｇ層６０と、を有する。
また、第３出力リード２３は、ダイパッド部２３ａと吊りピン２３ｂ、２３ｃとを含むインナーリード部と、ダイパッド部２３ａの表面に設けられた第２のＡｇ層６０と、を有する。第３出力リードの第２のＡｇ層６０の上面には、受光素子４０が接着される。吊りピン２３ｂ、２３ｃは、リードフレーム状態において、ダイパッド部２３ａを出力側リードフレームに連結するリードである。樹脂成型ののち、ダイパッド部２３ａは、固定されるので、吊りピン２３ｂ、２３ｃは、切断され、切断面が樹脂成型体５０の表面近傍に残る。
なお、図１（ａ）において、斜線部は、リードフレームの表面に第２のＡｇ層６０と、第１のＡｇ層６１と、が設けられたことを示す。インナーリード部にＡｇ層を設けることにより、可視光〜赤外光の波長において、放出光の反射率を高め、かつ入射光が漏れることを抑制できる。このため、発光素子３０の出力を低減でき、発光素子３０のサイズを縮小できる。
また、ボンディングワイヤとＡｇとは良好なオーミックコンタクトを形成する。このため、信頼性とコンタクト抵抗とが改善できる。受光素子４０をフォトダイオードの直列接続とすると、いわゆるフォトボル出力となる。また、受光素子４０を受光ＩＣとしその出力を２つのＭＯＳトランジスタ５２、５３のゲートにそれぞれ接続しゲートドライブしてもよい。
図２は、第１の実施形態にかかる半導体装置の製造方法のフロー図である。
まず、 鉄ニッケル合金や銅合金からなりプレス加工されたリードフレーム素材の片面に、たとえば、選択メッキによるＡｇ層を形成する。選択メッキ用マスクとしては、シリコンラバーなどを用いることができる。半導体装置のリードは、薄くて細い。このため、マスクの隙間からメッキ液が漏れてリードフレームの厚さ方向の側面には、マスクの隙間から漏れたメッキ液により上面部から広がったＡｇからなる側面部が形成される。
まず、 鉄ニッケル合金や銅合金からなりプレス加工されたリードフレーム素材の片面に、たとえば、選択メッキによるＡｇ層を形成する。選択メッキ用マスクとしては、シリコンラバーなどを用いることができる。半導体装置のリードは、薄くて細い。このため、マスクの隙間からメッキ液が漏れてリードフレームの厚さ方向の側面には、マスクの隙間から漏れたメッキ液により上面部から広がったＡｇからなる側面部が形成される。
図３（ａ）は第２のＡｇ層の模式斜視図、図３（ｂ）は側面部を除去したリードの模式斜視図、である。
図３（ａ）のように、マスクの隙間から、メッキ液が毛細管現象やブリード現象により滲みだし、吊りピン２３ｃの側面に側面部６０ｄを生じる。吊りピン２３ｃの厚さは、たとえば、１００〜３００μｍなどとすることができる。なお、斜線部はメッキ領域を示す。
Ａｇからなる側面部６０ｄが樹脂成型体５０の外部に露出すると、ＳｎやＳｎＡｇ外装メッキ工程において、前処理剤に含まれる燐（Ｐ）などが析出し、外装メッキ層の密着性が低下し、剥がれなどの問題を生じる。吊りピン２３ｃが樹脂成型体５０の表面から、たとえば、０．１ｍｍ程度突出し、側面部に剥がれを生じやすいＳｎＡｇ層が付着することは好ましくない。
図３（ａ）のように、マスクの隙間から、メッキ液が毛細管現象やブリード現象により滲みだし、吊りピン２３ｃの側面に側面部６０ｄを生じる。吊りピン２３ｃの厚さは、たとえば、１００〜３００μｍなどとすることができる。なお、斜線部はメッキ領域を示す。
Ａｇからなる側面部６０ｄが樹脂成型体５０の外部に露出すると、ＳｎやＳｎＡｇ外装メッキ工程において、前処理剤に含まれる燐（Ｐ）などが析出し、外装メッキ層の密着性が低下し、剥がれなどの問題を生じる。吊りピン２３ｃが樹脂成型体５０の表面から、たとえば、０．１ｍｍ程度突出し、側面部に剥がれを生じやすいＳｎＡｇ層が付着することは好ましくない。
また、半導体装置を動作中において、樹脂成型体５０と、吊りピン２３ｃと、の間隙に侵入した湿気などによりＡｇがマイグレーションを生じ樹脂成型体５０の表面に移動することがある。このため、吊りピン２３ｃと、樹脂成型体５０と、の間に間隙が広がり密着性が低下する。また、隙間から侵入した外気などにより、Ａｇの硫化などを生じやすくなる。このように、Ａｇを含む側面部６０ｄが、吊りピン２３ｃに残ると半導体装置の信頼性が低下する。
第１の実施形態では、図３（ｂ）のように、プレス加工または研削などのシェービングを行い、Ａｇからなる側面部６０ｄから吊りピン２３ｃの側面に到達する切断面を形成する。切断面は、第２のＡｇ層６０の側面部６０ｄの切断面６０ｂと、吊りピン２３ｃの側面のリード切断面２３ｄと、を含む。削り取る厚さは、たとえば、５０〜１５０μｍなどとすることができる。
図４（ａ）は切断面のうちＡ部の写真図、図４（ｂ）は切断面のうちＢ部の写真図、である。
図４（ａ）、（ｂ）のように、リードフレームの厚さ方向の側面には、側面部６０ｄが広がっている。また、Ａｇ層６０の上面部６０ａの端部６０ｃと、シェービング後の側面部６０ｄのシェービングによる切断面６０ｂと、吊りピンのリード切断面２３ｄ、２３ｅ（フレーム材）と、が現れる。この切断面６０ｂ、リード切断面２３ｄ、２３ｅを覆うように樹脂成型体５０を形成すればよい。
図４（ａ）、（ｂ）のように、リードフレームの厚さ方向の側面には、側面部６０ｄが広がっている。また、Ａｇ層６０の上面部６０ａの端部６０ｃと、シェービング後の側面部６０ｄのシェービングによる切断面６０ｂと、吊りピンのリード切断面２３ｄ、２３ｅ（フレーム材）と、が現れる。この切断面６０ｂ、リード切断面２３ｄ、２３ｅを覆うように樹脂成型体５０を形成すればよい。
図５（ａ）は出力側のリードフレームのシェービング前の模式平面図、図５（ｂ）はそのシェービング後の模式平面図、である。なお、斜線部はメッキ領域を示す。
図５（ｂ）のように、吊りピン２３ｂ、２３ｃは、の側面は、たとえば、５０〜１５０μｍそれぞれシェービングにより削り取られ、リードフレームの素材からなるリード切断面２３ｄ、２３ｅが露出する。樹脂成型体５０と、リードフレームの素材とは密着性が良好であり気密性を高めることができる。また、Ａｇが樹脂成型体５０の外部に連続していないのでＡｇのマイグレーションが抑制できる。
図５（ｂ）のように、吊りピン２３ｂ、２３ｃは、の側面は、たとえば、５０〜１５０μｍそれぞれシェービングにより削り取られ、リードフレームの素材からなるリード切断面２３ｄ、２３ｅが露出する。樹脂成型体５０と、リードフレームの素材とは密着性が良好であり気密性を高めることができる。また、Ａｇが樹脂成型体５０の外部に連続していないのでＡｇのマイグレーションが抑制できる。
なお、ダイパッド部２１ａ、２２ａには、ＭＯＳトランジスタ４２ａ、４２ｂをそれぞれ接着するためのものであるので、ＭＯＳトランジスタ５２、５３を設けない場合には削除できる。
このようにしてリードフレームを準備したのち、出力第３リード２３の第２のＡｇ層６０の表面にＳｉなどからなる受光素子４０を、Ａｇペーストなどの導電性接着剤を用いて接着する（Ｓ２０２）。さらに受光素子４０の電極と、出力リード２０と、をＡｕなどのボンディングワイヤを用いて接続する（Ｓ２０４）。
他方、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｌＮなどからなる発光素子３０を、Ａｇペーストなどの導電性接着剤を用いて鉄ニッケル合金や銅合金からなる第１入力リード１１のダイパッド部１１ａ上の第１のＡｇ層６１に接着する（Ｓ３００）。
また、発光素子３０の上面電極と、第２入力リード１２のボンディング部１２ａと、をＡｕ線などのボンディングワイヤを用いて接続する（Ｓ３０２）。
発光素子３０には、透明樹脂によるエンキャップを行うことができる。この場合、リード１１に両面メッキを行い、リードフレームに含まれるＣｕがエンキャップ剤５１と接しないようにすると、Ｃｕイオンの移動による影響を低減でき、発光素子３０の信頼性がより高められる。なお、入力側のリードフレームの実装工程と、出力側のリードフレームの実装工程と、のうちの、どちらを先に行ってもよい。
続いて、入力側のリードフレームと、出力側のリードフレームと、を位置合わせし溶接などにより固定する（Ｓ３０４）。さらに、エポキシなどの樹脂を用いて成型する（Ｓ３０６）。この場合、樹脂成型体５０は、図３（ｂ）に破線で示すように、第２のＡｇ層６０の上面部６０ａの端部６０ｃと、側面部６０ｄの端部６０ｄと、を覆うように形成される。
また、図５（ｂ）に破線で示すように、ダイパッド部２１ａ、２２ａが、同様に樹脂成型体５０により包まれる。
さらに、アウターリード部の表面に、ＳｎやＳｎＡｇなどを用いて外装メッキを行う（Ｓ３０８）。
図６（ａ）は外装メッキ後のリードフレームのうちの１つを上方からみた模式斜視図、図６（ｂ）は下方からみた模式斜視図、図６（ｃ）は入力リード１０のＡｇメッキ層を示す写真図、である。
吊りピン２３ｂ、２３ｃは、リードフレームに連結された状態である。吊りピン２３ｂ、２３ｃの側面はシェービングされているので、側面にＡｇは広がっておらず、Ａｇ層６０が樹脂成型体５０の外表面に露出することはない。
吊りピン２３ｂ、２３ｃは、リードフレームに連結された状態である。吊りピン２３ｂ、２３ｃの側面はシェービングされているので、側面にＡｇは広がっておらず、Ａｇ層６０が樹脂成型体５０の外表面に露出することはない。
入力リード１０は、ダイパッド部１１ａ、１２ａと、アウターリード部１１ｃ、１２ｃと、の距離が長い。このため、図（ｃ）のように、Ａｇ層６１の側面部６１ｄが樹脂成型体５０の表面まで到達することが抑制できている。
このあと、リードカットを行ってリードフレームから半導体装置を分離する。この場合、入力リード１０および出力リード２０のアウターリード部の長さは、実装基板へ取り付けに必要な長さとする。吊りピン２３ｂ、２３ｃは、Ｂ−Ｂ線に沿って切断される。また、吊りピン２３ｂ、２３ｃは、成型体５０の表面から、たとえば、０〜０．１５ｍｍ外部に突出してもよい。なお、吊りピン２３ｂ、２３ｃが、このように僅かに外部に突出して切断されていても、「インナーリードは樹脂成型体に包まれる」ものとする。
図１に示す第１の実施形態にかかる半導体装置は、入力リード１０と、出力リード２０と、が電気的に絶縁されている。まず、発光素子３０は、入力電気信号に応じて電気−光変換を行う。発光素子３０と対向するように設けられた受光素子４０は、入射光を光−電気変換する。必要に応じて、トランスインピーダンス回路などを内蔵して増幅した信号を出力することができる。ＭＯＳトランジスタ５２、５３によりさらに出力を増幅することができる。
受光素子４０、はフォトダイオードやフォトトランジスタなどとすることができ、さらに増幅回路が一体化された受光ＩＣとすることもできる。このような半導体装置は、光結合装置、フォトカプラーなどと呼ぶことができる。また、その用途は、データ伝送や通信などであり、産業機器、数値制御工作機械、プロセスコントローラなどに広く用いることができる。この場合、情報の大容量化に伴って、光結合装置のサイズの小型化が必要である。本実施形態によれば、Ａｇ層を確実に設けることができリードフレームの小型化が容易となる。
図７（ａ）は第１の実施形態にかかる半導体装置の出力側フレームのシェービング前の模式平面図、図７（ｂ）は変形例にかかるリードフレームのシェービング後の模式平面図、である。
図７（ａ）において、吊りピン２３ｂ、２３ｃ、第１出力リード２１、および第２出力リード２２の側面には、Ａｇからなる側面部６０ｄが広がっている。図７（ｂ）では、第１出力リード２１にシェービングによりリード切断面２１ｄがさらに設けられている。また、第２出力リード２２にシェービングによりリード切断面２２ｄがさらに設けられている。
図７（ａ）において、吊りピン２３ｂ、２３ｃ、第１出力リード２１、および第２出力リード２２の側面には、Ａｇからなる側面部６０ｄが広がっている。図７（ｂ）では、第１出力リード２１にシェービングによりリード切断面２１ｄがさらに設けられている。また、第２出力リード２２にシェービングによりリード切断面２２ｄがさらに設けられている。
第１出力リード２１および第２出力リード２２において、第２のＡｇ層６０の端部から樹脂成型体５０の表面までの距離は、吊りピンにおける第２のＡｇ層６０の上面部６０ａの端部から樹脂成型体５０の表面までの距離よりも長い。このため、側面部が樹脂成型体５０の表面に到達しにくい。もし、シェービングによりリード切断面２１ｄ、２２ｄをさらに設けると、Ａｇのマイグレーションが抑制され、第１出力リード２１と、第２出力リード２２と、の間の短絡をさらに抑制できる。たとえば、リード間のピッチを１．２７ｍｍ以下とし、パッケージを小型化する場合、マイグレーションによるリード間の短絡をさらに抑制できる。また、外装メッキの剥がれが抑制できる。さらに、入力リード１０に、シェービングを行い第１のＡｇ層６１の側面部を除去してもよい。
図８（ａ）は第２の実施形態にかかる半導体装置の樹脂成型前の模式平面図、図８（ｂ）はＥＸ部を拡大した模式平面図、である。
半導体装置は、第１のリード８０と、半導体素子８４と、第２のリード８２と、樹脂成型体９２と、ボンディングワイヤ８６と、を有する。
半導体装置は、第１のリード８０と、半導体素子８４と、第２のリード８２と、樹脂成型体９２と、ボンディングワイヤ８６と、を有する。
第１のリード８０は、吊りピン８０ｂとダイパッド部８０ａとを有するインナーリード部８０ｃと、アウターリード部８０ｄと、インナーリード部８０ｃの表面に設けられた第１のＡｇ層９０と、を有する。半導体素子８４は、第１のＡｇ層９０の表面に接着される。
また、第２のリード８２は、インナーリード部８２ａと、アウターリード部８２ｂと、インナーリード部８２ａの表面に設けられた第２のＡｇ層９１と、を有する。また、第２のリード８２は、ダイパッド部８０ａの外側に設けられる。樹脂成型体９２は、半導体素子８４と、ダイパッド部８０ａと、吊りピン８０ｂと、第２のリード８２のインナーリード部８２ａと、を包むように設けられる。
図８（ｂ）のように、第２のＡｇ層９１は、上面部９１ａから第２のリード８２の側面に広がった側面部９１ｄを有する。第２のリード８２は、第２のＡｇ層９１の第２の側面部９１ｄから第２のリード８２の側面に到達する切断面を有する。
同様に、第１のＡｇ層９０は、上面部９０ａから第１のリード８０の側面に広がった側面部を有する。第１のリード８０は、第１のＡｇ層９０の第１の側面部から第１のリードの側面に到達する切断面を有する。これらの切断面は、樹脂成型体９２によりそれぞれ覆われる。このため、Ａｇ層が樹脂成型体９２の外側まで移動することが抑制できる。
図９は、第２の実施形態の製造方法のフロー図である。
リードフレーム９５の所定の位置にマスクを設け、メッキにより第１のＡｇ層９０と、第２のＡｇ層９１と、を形成する。第１及び第２のＡｇ層９０、９１は、図８に斜線で示す。また、第１のリード８０の吊りピン８０ｂの側面と、第２のリード８２の側面と、にシェービングを行いＡｇからなる側面部を削り取る。
リードフレーム９５の所定の位置にマスクを設け、メッキにより第１のＡｇ層９０と、第２のＡｇ層９１と、を形成する。第１及び第２のＡｇ層９０、９１は、図８に斜線で示す。また、第１のリード８０の吊りピン８０ｂの側面と、第２のリード８２の側面と、にシェービングを行いＡｇからなる側面部を削り取る。
このように加工したリードフレームに、半導体素子８４を接着する（Ｓ４０２）。さらに半導体素子８４の上部電極と、第２のリード８０のインナーリード８２ａと、をＡｕなどからなるボンディングワイヤ８６を用いてそれぞれ接続する。インナーリード８２ａにはメッキによるＡｇ層が設けられているので、多数のワイヤを確実にかつ短時間で接続することができる（Ｓ４０２）。
続いて、樹脂が切断面を覆うように樹脂成型体９２を形成する（Ｓ４０４）。続いて、アウターリード８２の不要な領域、および吊りピンをカットし、必要に応じてアウターリードの外装メッキを行う（Ｓ４０６）。
第２の実施形態において、半導体素子８４は、トランジスタ、ＭＯＳトランジスタ、集積回路などとすることができる。また、集積回路は、ディジタル回路、アナログ回路、これらの混載回路などとすることができる。この場合、細くて短いリードにＡｇメッキを行うと、第１の実施形態と同じように側面に不要なＡｇを含む側面部が形成され、マイグレーションにより樹脂成型体９２の外側に移動する。しかしながら、第２の実施形態では、Ａｇマイグレーションが抑制され、信頼性の高い半導体装置とすることができる。
以上のように、第１および第２の実施形態によれば、外装メッキ剥がれや、Ａｇマイグレーションが抑制され、信頼性の高い半導体装置が提供される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 入力リード、１１ 第１入力リード、１２ 第２入力リード、２０ 出力リード、２１ 第１出力リード、２２ 第２出力リード、２３第３出力リード、３０ 発光素子、４０ 受光素子、５０ 樹脂成型体、６０ 第２のＡｇ層、６１ 第１のＡｇ層、８０ 第１のリード、８２ 第２のリード、８４ 半導体素子、８６ ボンディングワイヤ、９０ 第１のＡｇ層、９１ 第２のＡｇ層、９２ 樹脂成型体、９５ リードフレーム
Claims (6)
- 入力インナーリード部と、前記入力インナーリード部の表面に設けられた第１の銀層と、を有する入力リードと、
前記第１の銀層の上に設けられた発光素子と、
出力インナーリード部と、前記出力インナーリード部の表面に設けられた第２の銀層と、を有する出力リードであって、前記出力インナーリード部の側面は、第１領域と、第２領域と、を有し、前記第２の銀層は、前記出力インナーリード部の上面に設けられた上面部と、前記出力インナーリード部の側面の前記第２領域には設けられず前記第１領域に設けられた側面部と、を有し、前記側面部の端縁は、前記第１領域と前記第２領域との境界の稜線に位置する出力リードと、
前記発光素子と、前記入力インナーリード部と、前記第１の銀層と、前記出力インナーリード部と、前記第２の銀層と、を包む樹脂成型体と、
を備え、
前記樹脂成型体の表面における前記出力リードの幅は、前記稜線の部分における前記出力リードの幅よりも小さい、半導体装置。 - 前記出力インナーリード部は、ダイパッド部と、前記ダイパッド部から外方に突出する吊りピンと、を含み、
前記第２の銀層の前記側面部は、前記吊りピンの側面に広がり、
前記ダイパッド部の上面に設けられた前記第２の銀層の前記上面部に受光素子が設けられた請求項１記載の半導体装置。 - ダイパッド部と、前記ダイパッド部から外方に突出する吊りピンと、少なくとも前記ダイパッド部の表面に設けられた銀層と、を有するリードであって、前記吊りピンの側面は、第１領域と、第２領域と、を有し、前記銀層は、上面部と、前記吊りピンの側面の前記第２領域には設けられず前記第１領域に設けられた側面部と、を有し、前記側面部の端縁は、前記第１領域と前記第２領域との境界の稜線に位置するリードと、
前記銀層の前記上面部に設けられた半導体素子と、
前記半導体素子と、前記ダイパッド部と、前記吊りピンと、前記銀層と、を包む樹脂成型体と、
を備え、
前記樹脂成型体の表面における前記吊りピンの幅は、前記稜線の部分における前記吊りピンの幅よりも小さい、半導体装置。 - インナーリード部と、アウターリード部と、前記インナーリード部の表面に設けられた銀層と、を有するリードであって、前記インナーリード部の側面は、第１領域と、第２領域と、を有し、前記銀層は上面部と、前記インナーリード部の側面の前記第２領域には設けられず前記第１領域に設けられた側面部と、を有し、前記側面部の端縁は、前記第１領域と前記第２領域との境界の稜線に位置するリードと、
前記銀層の前記上面部に接続されたボンディングワイヤと、
前記インナーリード部と、前記ボンディングワイヤと、前記銀層と、を包む樹脂成型体と、
を備え、
前記樹脂成型体の表面における前記インナーリード部の幅は、前記稜線の部分における前記インナーリード部の幅よりも小さい、半導体装置。 - 複数のリード部と、前記複数のリード部のそれぞれの表面に設けられた銀層であって前記リード部の上面に設けられた上面部と前記上面部から前記リード部の側面に広がった側面部とを有する銀層と、を有するリードフレームの前記側面部により被覆された前記リード部の一部を前記側面部とともに削り取って、前記一部が削り取られた部分の前記リード部の幅を、前記側面部が残された部分の前記リード部の幅よりも狭くする工程と、
前記リード部のうちの前記上面部が設けられた部分と、前記削り取られた部分の一部と、を包むように樹脂形成体を形成する工程と、
前記樹脂成型体から露出した部分において前記リード部を切断することにより、前記樹脂成型体により包まれた部分を前記リードフレームから分離する工程と、
を備えた半導体装置の製造方法。 - 前記側面部により被覆された前記リード部の前記一部を、プレス加工または研削により、前記側面部とともに削り取る請求項５記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012022131A JP5908294B2 (ja) | 2012-02-03 | 2012-02-03 | 半導体装置およびその製造方法 |
| TW101130252A TWI476897B (zh) | 2012-02-03 | 2012-08-21 | 半導體裝置 |
| US13/600,696 US8748907B2 (en) | 2012-02-03 | 2012-08-31 | Optical coupling device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012022131A JP5908294B2 (ja) | 2012-02-03 | 2012-02-03 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013161923A JP2013161923A (ja) | 2013-08-19 |
| JP5908294B2 true JP5908294B2 (ja) | 2016-04-26 |
Family
ID=48902144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012022131A Active JP5908294B2 (ja) | 2012-02-03 | 2012-02-03 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8748907B2 (ja) |
| JP (1) | JP5908294B2 (ja) |
| TW (1) | TWI476897B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5985452B2 (ja) * | 2013-09-12 | 2016-09-06 | 株式会社東芝 | 半導体装置 |
| JP2015056651A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 受光素子と光結合型絶縁装置 |
| US9640470B2 (en) * | 2013-11-05 | 2017-05-02 | Mitsubishi Electric Corporation | Semiconductor module |
| JP6281697B2 (ja) * | 2014-03-15 | 2018-02-21 | オムロン株式会社 | フォトセンサ |
| JP6445940B2 (ja) * | 2015-08-03 | 2018-12-26 | 株式会社東芝 | 光結合装置 |
| JP6402091B2 (ja) * | 2015-12-17 | 2018-10-10 | 株式会社東芝 | 光結合装置 |
| US10147672B2 (en) * | 2016-04-20 | 2018-12-04 | Texas Instruments Incorporated | Lead frame surface modifications for high voltage isolation |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229152A (ja) * | 1985-07-29 | 1987-02-07 | Hitachi Cable Ltd | リ−ドフレ−ム |
| JPH01144661A (ja) * | 1987-11-30 | 1989-06-06 | Mitsui High Tec Inc | リードフレームの製造方法 |
| JPH0438860A (ja) | 1990-06-04 | 1992-02-10 | Nec Corp | 半導体装置用リードフレームの製造方法 |
| JPH04254364A (ja) * | 1991-02-06 | 1992-09-09 | Toppan Printing Co Ltd | 半導体装置の製造方法及びリードフレームの製造方法 |
| JPH05110128A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Works Ltd | 光電リレーの構造 |
| JPH0745772A (ja) * | 1993-07-29 | 1995-02-14 | Toppan Printing Co Ltd | リードフレームの製造方法 |
| JPH11340399A (ja) * | 1998-05-28 | 1999-12-10 | Seiko Epson Corp | 半導体装置用リードフレーム及びその製造方法 |
| JP4038304B2 (ja) | 1999-05-11 | 2008-01-23 | 新日本無線株式会社 | リードフレームの形成方法 |
| JP3395772B2 (ja) * | 2000-11-20 | 2003-04-14 | 松下電器産業株式会社 | 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム |
| JP2003008050A (ja) * | 2001-06-26 | 2003-01-10 | Matsushita Electric Works Ltd | 半導体リレー |
| JP4034062B2 (ja) * | 2001-10-25 | 2008-01-16 | シャープ株式会社 | 光結合装置のリードフレーム及び光結合装置の製造方法 |
| JP2004103654A (ja) * | 2002-09-05 | 2004-04-02 | Toshiba Corp | 光結合半導体装置及びその製造方法 |
| JP2006332184A (ja) * | 2005-05-24 | 2006-12-07 | Matsushita Electric Works Ltd | 半導体光リレー |
| JP2008172058A (ja) * | 2007-01-12 | 2008-07-24 | Rohm Co Ltd | フォトカプラ |
| US7838974B2 (en) * | 2007-09-13 | 2010-11-23 | National Semiconductor Corporation | Intergrated circuit packaging with improved die bonding |
-
2012
- 2012-02-03 JP JP2012022131A patent/JP5908294B2/ja active Active
- 2012-08-21 TW TW101130252A patent/TWI476897B/zh active
- 2012-08-31 US US13/600,696 patent/US8748907B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8748907B2 (en) | 2014-06-10 |
| TWI476897B (zh) | 2015-03-11 |
| JP2013161923A (ja) | 2013-08-19 |
| US20130200397A1 (en) | 2013-08-08 |
| TW201334155A (zh) | 2013-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5908294B2 (ja) | 半導体装置およびその製造方法 | |
| US20210143089A1 (en) | Semiconductor package with wettable flank | |
| JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP5378781B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
| JP2000058711A (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| JP7240148B2 (ja) | 光結合装置 | |
| US20130307014A1 (en) | Semiconductor light emitting device | |
| JP2010524260A (ja) | 光カプラ・パッケージ | |
| JP2008192769A (ja) | 樹脂封止型半導体受光素子、樹脂封止型半導体受光素子の製造方法、及び樹脂封止型半導体受光素子を用いた電子機器 | |
| US20100308468A1 (en) | Semiconductor device and semiconductor device fabrication method | |
| JP4768433B2 (ja) | 光半導体装置およびそれを備えた電子機器 | |
| JP2009200175A (ja) | 半導体装置及びその製造方法 | |
| JP5214356B2 (ja) | 半導体装置の製造方法 | |
| JP2007012895A (ja) | 回路装置およびその製造方法 | |
| JP3877732B2 (ja) | リードフレームおよびそれを用いた半導体装置およびその半導体装置の製造方法 | |
| JP4203925B2 (ja) | 樹脂封止型半導体装置 | |
| WO2014033768A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005327967A (ja) | 半導体装置 | |
| JP4283240B2 (ja) | 半導体装置の製造方法 | |
| JP4488819B2 (ja) | リードフレーム | |
| JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
| JP2024039359A (ja) | 半導体装置およびその製造方法 | |
| CN115483165A (zh) | 半导体装置、其制造方法以及基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160323 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5908294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |