JP5815607B2 - 積層セラミックキャパシタ及びその実装基板 - Google Patents

Description

本発明は、積層セラミックキャパシタ及びその実装基板に関する。

積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピューター、スマートフォン及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーである。

このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され、実装が容易であるという長所によって、多様な電子装置の部品として用いられることができる。

上記積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に互いに異なる極性の内部電極が交互に積層された構造を有することができる。

特に、コンピューターなどの中央処理装置（ＣＰＵ）のための電源供給装置は、低い電圧を提供する過程で負荷電流の急激な変化によって電圧ノイズが発生するという問題がある。

よって、このような電圧ノイズを抑制するためのデカップリングキャパシタの用途として積層型キャパシタが電源供給装置に広く用いられている。

デカップリング用積層セラミックキャパシタには動作周波数の増加につれてより低いＥＳＬ値を有することが求められており、このようなＥＳＬを減少させるための多くの研究が活発に進められている。

また、より安定した電源供給のために、デカップリング用積層セラミックキャパシタには調節可能なＥＳＲ特性が求められている。

積層セラミックキャパシタのＥＳＲ値が、求められる水準より低い場合は、キャパシタのＥＳＬとマイクロプロセッサーパッケージのプレーンキャパシタンス（ｐｌａｎｅ ｃａｐａｃｉｔａｎｃｅ）によって発生する並列共振周波数におけるインピーダンスのピークは高くなり、キャパシタの直列共振周波数におけるインピーダンスは非常に低くなるという問題がある。

したがって、ユーザーが電力配電網の平坦な（ｆｌａｔ）インピーダンス特性を具現できるよう、デカップリング用積層セラミックキャパシタのＥＳＲ特性を容易に調節して提供されることが好ましい。

ＥＳＲ調節に関連し、外部電極及び内部電極に高い電気的抵抗を有する材料を用いる方案を考慮することができる。このような材料変更方案は、従来の低ＥＳＬ構造を維持し且つ高ＥＳＲ特性を提供することができるという長所がある。

しかしながら、高抵抗物質を外部電極に用いる場合、ピンホール（ｐｉｎ ｈｏｌｅ）による電流集中現象により局所的な温点（ｌｏｃａｌｉｚｅｄ ｈｅａｔ ｓｐｏｔ）が発生するという問題がある。また、内部電極に高抵抗材料を用いる場合、高容量化によるセラミック材料とのマッチングのために内部電極の材料も変更し続けなければならないという短所がある。

したがって、従来のＥＳＲ調節方案には上記のような短所があるため、ＥＳＲを調節することができる積層セラミックキャパシタの研究が必要とされている。

また、最近、タブレット（Ｔａｂｌｅｔ）ＰＣやウルトラブック（Ｕｌｔｒａ Ｂｏｏｋ）などのモバイル（Ｍｏｂｉｌｅ）端末の急速な発展につれ、マイクロプロセッサー（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ）も小型高集積製品に転換されている。

よって、印刷回路基板の面積は減り、デカップリングキャパシタの実装空間も制限されるため、これを満たすことができる積層セラミックキャパシタが求められ続けている。

特開２０１２−１３８４１５号公報

本発明の目的は、積層セラミックキャパシタ及びその実装基板を提供することである。

本発明の一実施形態は、複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、上記セラミック本体内に形成され、第１の側面に露出したリードを有する第１の内部電極と第２の側面に露出したリードを有する第２の内部電極を含む第１のキャパシタ部、及び第１の側面に露出し上記第１の内部電極のリードと離隔したリードを有する第３の内部電極と第２の側面に露出し上記第２の内部電極のリードと離隔したリードを有する第４の内部電極を含む第２のキャパシタ部と、上記セラミック本体内に形成され、第１及び第２の側面に露出した第１及び第２の内部連結導体と、上記セラミック本体の第１及び第２の側面に形成され、上記第１から第４の内部電極、第１及び第２の内部連結導体と電気的に連結された第１から第４の外部電極と、を含み、上記第１のキャパシタ部と第２のキャパシタ部は上記第１及び第２の内部連結導体とそれぞれ直列に連結される積層セラミックキャパシタを提供する。

本発明の一実施例において、上記第１及び第２の外部電極は上記セラミック本体の第１の側面に互いに離隔して配置され、上記第３及び第４の外部電極は上記セラミック本体の第２の側面に互いに離隔して配置されることができる。

本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第１又は第２の側面であることができる。

本発明の一実施例において、上記第１の内部電極のリードは第１の外部電極と連結され、上記第２の内部電極のリードは第４の外部電極と連結され、上記第３の内部電極のリードは上記第２の外部電極と連結され、上記第４の内部電極のリードは第３の外部電極と連結されることができる。

本発明の一実施例において、上記第１の内部連結導体は、第１の外部電極を介して上記第１の内部電極と連結され、第３の外部電極を介して上記第４の内部電極と連結されることができる。

本発明の一実施例において、上記第２の内部連結導体は、第４の外部電極を介して上記第２の内部電極と連結され、第２の外部電極を介して上記第３の内部電極と連結されることができる。

本発明の他の実施例において、上記第１の内部電極と第３の内部電極は上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第２の内部電極と第４の内部電極は上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。

本発明の他の実施例において、上記第１の内部電極のリードは第１の外部電極と連結され、上記第２の内部電極のリードは第３の外部電極と連結され、上記第３の内部電極のリードは上記第２の外部電極と連結され、上記第４の内部電極のリードは第４の外部電極と連結されることができる。

本発明の他の実施例において、上記第１の内部連結導体は、第１の外部電極を介して上記第１の内部電極と連結され、第４の外部電極を介して上記第４の内部電極と連結されることができる。

本発明の他の実施例において、上記第２の内部連結導体は、第３の外部電極を介して上記第２の内部電極と連結され、第２の外部電極を介して上記第３の内部電極と連結されることができる。

本発明の他の実施例において、上記積層セラミックキャパシタは、上記セラミック本体内に形成され、第１の側面に露出した第５の内部電極と第２の側面に露出した第６の内部電極を含む第３のキャパシタ部、及び第７の内部電極と第８の内部電極を含む第４のキャパシタ部をさらに含み、上記第５の内部電極と第７の内部電極は上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第６の内部電極と第８の内部電極は上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。

本発明の他の実施例において、上記第５の内部電極は第１の外部電極と連結され、上記第６の内部電極は第３の外部電極と連結され、上記第７の内部電極は上記第２の外部電極と連結され、上記第８の内部電極は第４の外部電極と連結されることができる。

本発明の他の実施形態は、複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、上記セラミック本体内で第１の側面に露出し、上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成された第１、第３、第５及び第７の内部電極、及び上記第２の側面に露出し、上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第２、第４、第６及び第８の内部電極と、上記セラミック本体内に形成され、第１及び第２の側面に露出した第１から第４の内部連結導体と、上記セラミック本体の第１及び第２の側面に形成され、上記第１から第８の内部電極及び第１から第４の内部連結導体と電気的に連結された第１から第８の外部電極と、を含み、上記第１、第２の内部電極と上記第３、第４の内部電極と上記第５、第６の内部電極と第７、第８の内部電極はそれぞれ第１、第２、第３及び第４のキャパシタ部を形成し、上記第１のキャパシタ部と上記第２のキャパシタ部は上記第１及び第２の内部連結導体とそれぞれ直列に連結され、上記第３のキャパシタ部と上記第４のキャパシタ部は上記第３及び第４の内部連結導体とそれぞれ直列に連結される積層セラミックキャパシタを提供する。

本発明の一実施例において、上記第１から第４の外部電極は上記セラミック本体の第１の側面に互いに離隔して配置され、上記第５から第８の外部電極は上記セラミック本体の第２の側面に互いに離隔して配置されることができる。

本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第１又は第２の側面であることができる。

本発明の一実施例において、上記第１、第３、第５、第７、第２、第４、第６及び第８の内部電極は上記第１から第８の外部電極とそれぞれ連結されることができる。

本発明の一実施例において、上記第１の内部連結導体は、第１の外部電極を介して上記第１の内部電極と連結され、第６の外部電極を介して上記第４の内部電極と連結されることができる。

本発明の一実施例において、上記第２の内部連結導体は、第５の外部電極を介して上記第２の内部電極と連結され、第２の外部電極を介して上記第３の内部電極と連結されることができる。

本発明の一実施例において、上記第３の内部連結導体は、第３の外部電極を介して上記第５の内部電極と連結され、第８の外部電極を介して上記第８の内部電極と連結されることができる。

本発明の一実施例において、上記第４の内部連結導体は、第７の外部電極を介して上記第６の内部電極と連結され、第４の外部電極を介して上記第７の内部電極と連結されることができる。

本発明の他の実施形態は、複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、上記セラミック本体内に形成され、第２の側面に露出したリードを有する第１の内部電極と第１の側面に露出したリードを有する第２の内部電極を含む第１のキャパシタ部、及び第２の側面に露出し上記第１の内部電極のリードと離隔したリードを有する第３の内部電極と第１の側面に露出し上記第２の内部電極のリードと離隔したリードを有する第４の内部電極を含む第２のキャパシタ部と、上記セラミック本体内に形成され、第１及び第２の側面に露出した第１から第３の内部連結導体と、上記セラミック本体の第１及び第２の側面に形成され、上記第１から第４の内部電極及び第１から第３の内部連結導体と電気的に連結された第１から第６の外部電極と、を含み、上記第１のキャパシタ部は上記第１及び第２の内部連結導体と直列に連結され、上記第２のキャパシタ部は上記第２及び第３の内部連結導体と直列に連結される積層セラミックキャパシタを提供する。

本発明の一実施例において、上記第１から第３の外部電極は上記セラミック本体の第１の側面に互いに離隔して配置され、上記第４から第６の外部電極は上記セラミック本体の第２の側面に互いに離隔して配置されることができる。

本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第１又は第２の側面であることができる。

本発明の一実施例において、上記第１の内部電極のリードは第４の外部電極と連結され、上記第２の内部電極のリードは第２の外部電極と連結され、上記第３の内部電極のリードは上記第５の外部電極と連結され、上記第４の内部電極のリードは第３の外部電極と連結されることができる。

本発明の一実施例において、上記第１の内部連結導体は、上記第１の外部電極と連結され、第４の外部電極を介して上記第１の内部電極と連結されることができる。

本発明の一実施例において、上記第２の内部連結導体は、第２の外部電極を介して上記第２の内部電極と連結され、第５の外部電極を介して上記第３の内部電極と連結されることができる。

本発明の一実施例において、上記第３の内部連結導体は、上記第６の外部電極と連結され、第３の外部電極を介して上記第４の内部電極と連結されることができる。

本発明のさらに他の実施形態は、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された上記積層セラミックキャパシタと、を含む積層セラミックキャパシタの実装基板を提供する。

本発明によれば、２種の抵抗とキャパシタを有しそれぞれの値を制御することができる。

これにより、従来の構造に比べ、より広い周波数領域でのインピーダンス（Ｉｍｐｅｄａｎｃｅ）の低減及び調節が容易であり、部品の減少による実装空間と費用を減らすことができる。

また、垂直実装により、非接触端子（Ｎｏｎ Ｃｏｎｔａｃｔ Ｔｅｒｍｉｎａｌ）によるダウンサイジング（Ｄｏｗｎｓｉｚｉｎｇ）の妨害がないため、製品の小型化に有利であるという効果がある。

本発明の第１の実施形態による積層セラミックキャパシタの斜視図である。 図１に示された積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図である。 図２に示された第１及び第２の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図である。 図１に示された積層セラミックキャパシタの等価回路図である。 本発明の第２の実施形態による積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図である。 図５に示された第１及び第２の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図である。 本発明の第２の実施形態による積層セラミックキャパシタの等価回路図である。 本発明の第３の実施形態による積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図である。 図８に示された第１及び第２の内部連結導体と共に使用可能な第１から第８の内部電極を示す平面図である。 本発明の第３の実施形態による積層セラミックキャパシタの等価回路図である。 本発明の第４の実施形態による積層セラミックキャパシタの斜視図である。 図１１に示された積層セラミックキャパシタに採用可能な第１から第４の内部連結導体を示す平面図である。 図１２に示された第１から第４の内部連結導体と共に使用可能な第１から第８の内部電極を示す平面図である。 図１１に示された積層セラミックキャパシタの等価回路図である。 本発明の第５の実施形態による積層セラミックキャパシタの斜視図である。 図１５に示された積層セラミックキャパシタに採用可能な第１から第３の内部連結導体を示す平面図である。 図１６に示された第１から第３の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図である。 図１５に示された積層セラミックキャパシタの等価回路図である。 図１の積層セラミックキャパシタが印刷回路基板に実装された態様を示した斜視図である。 本発明の実施例と比較例のインピーダンスを比較したグラフである。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明の実施例を明確に説明するために、六面体の方向を定義すると、図面上に表示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同じ概念で用いられることができる。

積層セラミックキャパシタ
以下、添付の図面を参照して本発明の実施形態を詳細に説明する。

図１は本発明の第１の実施形態による積層セラミックキャパシタの斜視図であり、図２は図１に示された積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図であり、図３は図２に示された第１及び第２の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図である。

図１〜図３を参照すると、本発明の第１の実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体１１０を含むことができる。

本実施形態において、上記セラミック本体１１０は、対向する第１の主面５及び第２の主面６、上記第１の主面及び第２の主面を連結する第１の側面３及び第２の側面４、及び第１の端面１及び第２の端面２を有することができる。

上記セラミック本体１１０の形状は、特に制限されず、図示のように六面体形状であることができる。

上記セラミック本体１１０は複数の誘電体層が積層されることにより形成され、上記セラミック本体１１０の内には複数の内部電極１２１、１２２、１２３、１２４（順に第１から第４の内部電極）が誘電体層を介して互いに分離されて配置されることができる。

上記セラミック本体１１０を構成する複数の誘電体層１１１は焼結された状態で、隣接する誘電体層間の境界は確認できない程度に一体化されている。

上記誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成されることができる。上記セラミック粉末としては、高誘電率を有する物質としてチタン酸バリウム（ＢａＴｉＯ_３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを用いることができるが、特に制限されるものではない。

上記積層セラミックキャパシタ１００は、上記セラミック本体１１０内に形成され、第１の側面３に露出したリード１２１ａを有する第１の内部電極１２１と第２の側面４に露出したリード１２２ａを有する第２の内部電極１２２を含む第１のキャパシタ部と、第１の側面３に露出し上記第１の内部電極のリード１２１ａと離隔したリード１２３ａを有する第３の内部電極１２３と第２の側面４に露出し上記第２の内部電極のリード１２２ａと離隔したリード１２４ａを有する第４の内部電極１２４を含む第２のキャパシタ部と、を含むことができる。

本発明の第１の実施形態によれば、上記第１から第４の内部電極１２１、１２２、１２３、１２４は、導電性金属を含む導電性ペーストによって形成されることができる。

上記導電性金属は、特に制限されず、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金とすることができる。

誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法又はグラビア印刷法などの印刷法により導電性ペーストで内部電極層を印刷することができる。

内部電極が印刷されたセラミックグリーンシートを交互に積層し焼成してセラミック本体を形成することができる。

また、上記積層セラミックキャパシタ１００は、上記セラミック本体１１０内に形成され、第１及び第２の側面３、４に露出した第１及び第２の内部連結導体１２５、１２６を含むことができる。

上記第１及び第２の内部連結導体１２５、１２６は、特に制限されず、例えば、上記第１から第４の内部電極１２１、１２２、１２３、１２４と同様に導電性金属を含む導電性ペーストによって形成されることができる。

上記導電性金属は、特に制限されず、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができる。

また、積層セラミックキャパシタ１００は、上記セラミック本体１１０の第１及び第２の側面３、４に形成され、上記第１から第４の内部電極１２１、１２２、１２３、１２４、第１及び第２の内部連結導体１２５、１２６と電気的に連結された第１から第４の外部電極１３１、１３２、１３３、１３４を含むことができる。

上記第１及び第２の外部電極１３１、１３２は上記セラミック本体１１０の第１の側面３に互いに離隔して配置され、上記第３及び第４の外部電極１３３、１３４は上記セラミック本体の第２の側面４に互いに離隔して配置されることができる。

本発明の第１の実施形態によれば、上記積層セラミックキャパシタ１００の実装面は上記セラミック本体１１０の第１又は第２の側面３、４であることを特徴とする。

即ち、本発明の第１の実施形態による積層セラミックキャパシタは、垂直実装の形態を有することができるが、特に制限されず、多様な形態で実装されることができる。

したがって、後述する積層セラミック基板の実装基板上で第１及び第２の電極パッドと接触する外部電極は第３及び第４の外部電極１３３、１３４であることができる。

本発明の第１の実施形態によれば、電源ラインとの連結のための外部端子として用いられる第３及び第４の外部電極１３３、１３４を除いた二つの外部電極１３１、１３２はＥＳＲ調整用外部電極として用いられることができる。

但し、外部端子として用いられる第３及び第４の外部電極は、特に制限されず、所望のＥＳＲ特性に合わせて任意に選択されることができる。

上記ＥＳＲ調整用外部電極として用いられることができる第１及び第２の外部電極１３１、１３２は、上述したように電源ラインと連結されない非接触端子（Ｎｏｎ Ｃｏｎｔａｃｔ Ｔｅｒｍｉｎａｌ）であり、実装状態では積層セラミックキャパシタの上部面に位置することができる。

即ち、本発明の第１の実施形態によれば、上記非接触端子（Ｎｏｎ Ｃｏｎｔａｃｔ Ｔｅｒｍｉｎａｌ）である第１及び第２の外部電極１３１、１３２が積層セラミックキャパシタの側面ではなく上面に形成され、非接触端子のダウンサイジング（Ｄｏｗｎｓｉｚｉｎｇ）の妨害がないため、製品の小型化に有利であるという効果がある。

上記第１から第４の外部電極１３１、１３２、１３３、１３４は、導電性金属を含む導電性ペーストによって形成されることができる。

上記導電性金属は、特に制限されず、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、又はこれらの合金であることができる。

上記導電性ペーストは絶縁性物質をさらに含むことができ、例えば、上記絶縁性物質はガラスであることができるが、特に制限されるものではない。

上記第１から第４の外部電極１３１、１３２、１３３、１３４を形成する方法は特に制限されず、上記セラミック本体上に印刷法により形成することもでき、ディッピング（ｄｉｐｐｉｎｇ）法により形成することもでき、メッキ法などの他の方法により形成することもできる。

上記積層セラミックキャパシタ１００は、全部で４個の外部電極を有する４端子キャパシタであるが、これに限定されるものではない。

以下、本発明の第１の実施形態による積層セラミックキャパシタ１００の構成のうち内部電極１２１、１２２、１２３、１２４、内部連結導体１２５、１２６及び外部電極１３１、１３２、１３３、１３４について、図２〜図３を参照して詳細に説明する。

上記第１のキャパシタ部は、上記セラミック本体１１０内に形成され、第１の側面３に露出したリード１２１ａを有する第１の内部電極１２１と、第２の側面４に露出したリード１２２ａを有する第２の内部電極１２２と、を含み、静電容量を形成することができる。

また、第２のキャパシタ部は、第１の側面３に露出し、上記第１の内部電極のリード１２１ａと離隔したリード１２３ａを有する第３の内部電極１２３と、第２の側面４に露出し、上記第２の内部電極のリード１２２ａと離隔したリード１２４ａを有する第４の内部電極１２４と、を含み、静電容量を形成することができる。

上記第１の内部電極のリード１２１ａは第１の外部電極１３１と連結され、上記第２の内部電極のリード１２２ａは第４の外部電極１３４と連結され、上記第３の内部電極のリード１２３ａは上記第２の外部電極１３２と連結され、上記第４の内部電極のリード１２４ａは第３の外部電極１３３と連結されることができるが、これに制限されるものではない。

上記第１のキャパシタ部と第２のキャパシタ部は、上記セラミック本体１１０内に特別な制限なしに配置されることができ、目標容量値を具現するために複数個が積層されることができる。

本発明の一実施例において、上記第１のキャパシタ部と第２のキャパシタ部は、上記積層セラミックキャパシタ１００内で並列に連結されることができる。

上記第１から第４の内部電極１２１、１２２、１２３、１２４は上記第１及び第２の内部連結導体１２５、１２６と共に誘電体層１１１を介して交互に配置されることができる。

図２には第１及び第２の内部連結導体１２５、１２６がそれぞれ一つずつであることが示されているが、少なくとも一つの極性の内部連結導体が複数個であることもできる。

これと同様に、図３には第１から第４の内部電極１２１、１２２、１２３、１２４がそれぞれ一つずつであることが示されているが、実際には内部電極が複数個であることもできる。

一方、図２及び図３に示された順に積層されることもでき、必要に応じて多様な順に積層されることもできる。

例えば、第１及び第２の内部連結導体１２５、１２６が第１のキャパシタ部と第２のキャパシタ部の間に位置するように配置されることができ、第１及び第２の内部連結導体１２５、１２６が離隔して配置されることもできる。

特に、第１及び第２の内部連結導体１２５、１２６の幅、長さ及び層数を変更することにより、所望のＥＳＲ特性をより精密に調節することができる。

本発明の第１の実施形態によれば、上記第１の内部連結導体１２５は、第１の外部電極１３１を介して上記第１の内部電極１２１と連結され、第３の外部電極１３３を介して上記第４の内部電極１２４と連結されることができる。

また、上記第２の内部連結導体１２６は、第４の外部電極１３４を介して上記第２の内部電極１２２と連結され、第２の外部電極１３２を介して上記第３の内部電極１２３と連結されることができる。

上記第１及び第２の内部連結導体１２５、１２６のパターン形状は、図２の本発明の一実施形態による形状に限定されず、ＥＳＲを調節するために多様に変わることができる。

例えば、図３に示された第１から第４の内部電極１２１、１２２、１２３、１２４のパターン形状と同じであっても良い。

本発明の第１の実施形態によれば、上記第１及び第２の内部連結導体１２５、１２６によって上記積層セラミックキャパシタの等価直列抵抗（ＥＳＲ）が調節されることができる。

即ち、後述するように、上記第１の内部電極１２１と第２の内部電極１２２を含む第１のキャパシタ部と、上記第３の内部電極１２３と第４の内部電極１２４を含む第２のキャパシタ部とが互いに並列に連結されることができる。

また、上記第１のキャパシタ部と第２のキャパシタ部は、第１及び第２の内部連結導体１２５、１２６と直列に連結されることができる。

上記のように連結すると、第１及び第２の内部連結導体１２５、１２６によって上記積層セラミックキャパシタの等価直列抵抗（ＥＳＲ）が調節されることができる。

また、本実施形態では、電源ラインとの連結のための外部端子として第３及び第４の外部電極１３３、１３４が用いられ、例えば、第３の外部電極１３３は電源端に連結され、第４の外部電極１３４はグランドに連結されることができる。

一方、上記第３及び第４の外部電極１３３、１３４を除いた二つの外部電極である第１及び第２の外部電極１３１、１３２は、ＥＳＲ調整用外部電極として用いられ、非接触端子（Ｎｏｎ Ｃｏｎｔａｃｔ Ｔｅｒｍｉｎａｌ）であることができる。

図４は、図１に示された積層セラミックキャパシタの等価回路図である。

図４を参照すると、上記第１の内部電極１２１と第２の内部電極１２２を含む第１のキャパシタ部と、上記第３の内部電極１２３と第４の内部電極１２４を含む第２のキャパシタ部とが互いに並列に連結されることができる。

また、上記第１のキャパシタ部と第２のキャパシタ部は、第１及び第２の内部連結導体１２５、１２６と直列に連結されることができる。

上記のように、本発明の第１の実施形態による積層セラミックキャパシタは、２種の抵抗と２種のキャパシタを有し、それぞれの値を制御することができる。

本発明の第１の実施形態による積層セラミックキャパシタは、上述した内部電極１２１、１２２、１２３、１２４、内部連結導体１２５、１２６及び外部電極の構造を有することにより、従来の構造に比べ、より広い周波数領域でのインピーダンス（Ｉｍｐｅｄａｎｃｅ）の低減及び調節が容易であり、部品の減少による実装空間と費用を減らすことができる。

また、垂直実装により、非接触端子（Ｎｏｎ Ｃｏｎｔａｃｔ Ｔｅｒｍｉｎａｌ）によるダウンサイジング（Ｄｏｗｎｓｉｚｉｎｇ）の妨害がないため、製品の小型化に有利であるという効果がある。

図５は本発明の第２の実施形態による積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図であり、図６は図５に示された第１及び第２の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図であり、図７は本発明の第２の実施形態による積層セラミックキャパシタの等価回路図である。

図５〜図７を参照すると、本発明の第２の実施形態による積層セラミックキャパシタは、上記第１の実施形態による積層セラミックキャパシタと同様に、上記第１の内部電極１２１’と第３の内部電極１２３’が上記セラミック本体１１０の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第２の内部電極１２２’と第４の内部電極１２４’が上記セラミック本体１１０の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。

本発明の第２の実施形態において、上記第１の内部電極のリード１２１’ａは第１の外部電極１３１と連結され、上記第２の内部電極のリード１２２’ａは第３の外部電極１３３と連結され、上記第３の内部電極のリード１２３’ａは上記第２の外部電極１３２と連結され、上記第４の内部電極のリード１２４’ａは第４の外部電極１３４と連結されることができる。

本発明の第２の実施形態において、上記第１の内部連結導体１２５’は第１の外部電極１３１を介して上記第１の内部電極１２１’と連結され、第４の外部電極１３４を介して上記第４の内部電極１２４’と連結されることができる。

本発明の第２の実施形態において、上記第２の内部連結導体１２６’は第３の外部電極１３３を介して上記第２の内部電極１２２’と連結され、第２の外部電極１３２を介して上記第３の内部電極１２３’と連結されることができる。

図７を参照すると、上記第１及び第２の内部連結導体１２５’、１２６’は互いに並列に連結されることができる。

また、上記第１の内部電極１２１’と第２の内部電極１２２’を含む第１のキャパシタ部と、上記第３の内部電極１２３’と第４の内部電極１２４’を含む第２のキャパシタ部は、第１及び第２の内部連結導体１２５’、１２６’と直列に連結されることができる。

その他、本発明の第２の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第１の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。

図８は本発明の第３の実施形態による積層セラミックキャパシタに採用可能な第１及び第２の内部連結導体を示す平面図であり、図９は図８に示された第１及び第２の内部連結導体と共に使用可能な第１から第８の内部電極を示す平面図であり、図１０は本発明の第３の実施形態による積層セラミックキャパシタの等価回路図である。

図８〜図１０を参照すると、本発明の第３の実施形態による積層セラミックキャパシタは、上記第１の実施形態による積層セラミックキャパシタと同様に、上記セラミック本体１１０内に形成され、第１の側面３に露出した第５の内部電極１１と第２の側面４に露出した第６の内部電極１２を含む第３のキャパシタ部、及び第７の内部電極１３と第８の内部電極１４を含む第４のキャパシタ部をさらに含み、上記第５の内部電極１１と第７の内部電極１３は上記セラミック本体１１０の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第６の内部電極１２と第８の内部電極１４は上記セラミック本体１１０の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。

本発明の他の実施例において、上記第５の内部電極１１は第１の外部電極１３１と連結され、上記第６の内部電極１２は第３の外部電極１３３と連結され、上記第７の内部電極１３は上記第２の外部電極１３２と連結され、上記第８の内部電極１４は第４の外部電極１３４と連結されることができる。

本発明の第３の実施形態において、上記第１の内部電極のリード１２１’’ａは第１の外部電極１３１と連結され、上記第２の内部電極のリード１２２’’ａは第３の外部電極１３３と連結され、上記第３の内部電極のリード１２３’’ａは上記第２の外部電極１３２と連結され、上記第４の内部電極のリード１２４’’ａは第４の外部電極１３４と連結されることができる。

本発明の第３の実施形態において、上記第１の内部連結導体１２５’’は第１の外部電極１３１を介して上記第１の内部電極１２１’’と連結され、第４の外部電極１３４を介して上記第４の内部電極１２４’’と連結されることができる。

本発明の第３の実施形態において、上記第２の内部連結導体１２６’’は第３の外部電極１３３を介して上記第２の内部電極１２２’’と連結され、第２の外部電極１３２を介して上記第３の内部電極１２３’’と連結されることができる。

図１０を参照すると、上記第１及び第２の内部連結導体１２５’’、１２６’’は互いに並列に連結されることができる。

また、上記第１から第４のキャパシタ部は互いに並列に連結されることができる。

また、上記第１の内部電極１２１’’と第２の内部電極１２２’’を含む第１のキャパシタ部、上記第３の内部電極１２３’’と第４の内部電極１２４’’を含む第２のキャパシタ部、第５の内部電極１１と第６の内部電極１２を含む第３のキャパシタ部、及び第７の内部電極１３と第８の内部電極１４を含む第４のキャパシタ部は、第１及び第２の内部連結導体１２５’’、１２６’’と直列に連結されることができる。

その他、本発明の第３の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第１の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。

図１１は本発明の第４の実施形態による積層セラミックキャパシタの斜視図であり、図１２は図１１に示された積層セラミックキャパシタに採用可能な第１から第４の内部連結導体を示す平面図であり、図１３は図１２に示された第１から第４の内部連結導体と共に使用可能な第１から第８の内部電極を示す平面図であり、図１４は図１１に示された積層セラミックキャパシタの等価回路図である。

図１１〜図１４を参照すると、本発明の第４の実施形態による積層セラミックキャパシタ２００は、複数の誘電体層２１１を含み、対向する第１、第２の主面５、６、対向する第１、第２の側面３、４及び対向する第１、第２の端面１、２を有するセラミック本体２１０と、上記セラミック本体２１０内で第１の側面３に露出し上記セラミック本体２１０の長さ−幅方向の断面において一つの層に互いに離隔して形成された第１、第３、第５及び第７の内部電極２２１、２２３、２２５、２２７、及び上記第２の側面４に露出し上記セラミック本体２１０の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第２、第４、第６及び第８の内部電極２２２、２２４、２２６、２２８と、上記セラミック本体２１０内に形成され、第１及び第２の側面３、４に露出した第１から第４の内部連結導体２４１、２４２、２４３、２４４と、上記セラミック本体２１０の第１及び第２の側面３、４に形成され、上記第１から第８の内部電極２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８及び第１から第４の内部連結導体２４１、２４２、２４３、２４４と電気的に連結された第１から第８の外部電極２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８と、を含み、上記第１、第２の内部電極２２１、２２２と上記第３、第４の内部電極２２３、２２４と上記第５、第６の内部電極２２５、２２６と第７、第８の内部電極２２７、２２８はそれぞれ第１、第２、第３及び第４のキャパシタ部を形成し、上記第１のキャパシタ部と上記第２のキャパシタ部は上記第１及び第２の内部連結導体２４１、２４２とそれぞれ直列に連結され、上記第３のキャパシタ部と上記第４のキャパシタ部は上記第３及び第４の内部連結導体２４３、２４４とそれぞれ直列に連結される積層セラミックキャパシタを提供する。

本発明の第４の実施形態において、上記第１から第４の外部電極２３１、２３２、２３３、２３４は上記セラミック本体の第１の側面３に互いに離隔して配置され、上記第５から第８の外部電極２３５、２３６、２３７、２３８は上記セラミック本体の第２の側面４に互いに離隔して配置されることができる。

本発明の第４の実施形態において、上記積層セラミックキャパシタ２００の実装面は上記セラミック本体２１０の第１又は第２の側面３、４であることを特徴とする。

本発明の第４の実施形態において、上記第１、第３、第５、第７、第２、第４、第６及び第８の内部電極２２１、２２３、２２５、２２７、２２２、２２４、２２６、２２８は、順に上記第１から第８の外部電極２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８とそれぞれ連結されることができる。

本発明の第４の実施形態において、上記第１の内部連結導体２４１は、第１の外部電極２３１を介して上記第１の内部電極２２１と連結され、第６の外部電極２３６を介して上記第４の内部電極２２４と連結されることができる。

本発明の第４の実施形態において、上記第２の内部連結導体２４２は、第５の外部電極２３５を介して上記第２の内部電極２２２と連結され、第２の外部電極２３２を介して上記第３の内部電極２２３と連結されることができる。

本発明の第４の実施形態において、上記第３の内部連結導体２４３は、第３の外部電極２３３を介して上記第５の内部電極２２５と連結され、第８の外部電極２３８を介して上記第８の内部電極２２８と連結されることができる。

本発明の第４の実施形態において、上記第４の内部連結導体２４４は、第７の外部電極２３７を介して上記第６の内部電極２２６と連結され、第４の外部電極２３４を介して上記第７の内部電極２２７と連結されることができる。

図１４を参照すると、上記第１及び第２の内部連結導体２４１、２４２と第３及び第４の内部連結導体２４３、２４４はそれぞれ互いに並列に連結されることができる。

また、上記第１から第４のキャパシタ部は互いに並列に連結されることができる。

また、上記第１の内部電極２２１と第２の内部電極２２２を含む第１のキャパシタ部と、上記第３の内部電極２２３と第４の内部電極２２４を含む第２のキャパシタ部は、上記第１及び第２の内部連結導体２４１、２４２と直列に連結されることができる。

また、上記第５の内部電極２２５と第６の内部電極２２６を含む第３のキャパシタ部と、第７の内部電極２２７と第８の内部電極２２８を含む第４のキャパシタ部は、第３及び第４の内部連結導体２４３、２４４と直列に連結されることができる。

その他、本発明の第４の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第１の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。

図１５は本発明の第５の実施形態による積層セラミックキャパシタの斜視図であり、図１６は図１５に示された積層セラミックキャパシタに採用可能な第１から第３の内部連結導体を示す平面図であり、図１７は図１６に示された第１から第３の内部連結導体と共に使用可能な第１から第４の内部電極を示す平面図であり、図１８は図１５に示された積層セラミックキャパシタの等価回路図である。

図１５〜図１８を参照すると、本発明の第５の実施形態による積層セラミックキャパシタ３００は、複数の誘電体層３１１を含み、対向する第１、第２の主面５、６、対向する第１、第２の側面３、４及び対向する第１、第２の端面１、２を有するセラミック本体３１０と、上記セラミック本体３１０内に形成され、第２の側面４に露出したリード３２１ａを有する第１の内部電極３２１と第１の側面３に露出したリード３２２ａを有する第２の内部電極３２２を含む第１のキャパシタ部、及び第２の側面４に露出し上記第１の内部電極のリード３２１ａと離隔したリード３２３ａを有する第３の内部電極３２３と第１の側面３に露出し上記第２の内部電極のリード３２２ａと離隔したリード３２４ａを有する第４の内部電極３２４を含む第２のキャパシタ部と、上記セラミック本体３１０内に形成され、第１及び第２の側面３、４に露出した第１から第３の内部連結導体３２５、３２６、３２７と、上記セラミック本体３１０の第１及び第２の側面３、４に形成され、上記第１から第４の内部電極３２１、３２２、３２３、３２４及び第１から第３の内部連結導体３２５、３２６、３２７と電気的に連結された第１から第６の外部電極３３１、３３２、３３３、３３４、３３５、３３６と、を含み、上記第１のキャパシタ部は上記第１及び第２の内部連結導体３２５、３２６と直列に連結され、上記第２のキャパシタ部は上記第２及び第３の内部連結導体３２６、３２７と直列に連結された積層セラミックキャパシタを提供する。

本発明の第５の実施形態において、上記第１から第３の外部電極３３１、３３２、３３３は上記セラミック本体の第１の側面３に互いに離隔して配置され、上記第４から第６の外部電極３３４、３３５、３３６は上記セラミック本体の第２の側面４に互いに離隔して配置されることができる。

本発明の第５の実施形態において、上記積層セラミックキャパシタ３００の実装面は上記セラミック本体の第１又は第２の側面３、４であることを特徴とする。

本発明の第５の実施形態において、上記第１の内部電極のリード３２１ａは第４の外部電極３３４と連結され、上記第２の内部電極のリード３２２ａは第２の外部電極３３２と連結され、上記第３の内部電極のリード３２３ａは上記第５の外部電極３３５と連結され、上記第４の内部電極のリード３２４ａは第３の外部電極３３３と連結されることができる。

本発明の第５の実施形態において、上記第１の内部連結導体３２５は、上記第１の外部電極３３１と連結され、第４の外部電極３３４を介して上記第１の内部電極３２１と連結されることができる。

本発明の第５の実施形態において、上記第２の内部連結導体３２６は、第２の外部電極３３２を介して上記第２の内部電極３２２と連結され、第５の外部電極３３５を介して上記第３の内部電極３２３と連結されることができる。

本発明の第５の実施形態において、上記第３の内部連結導体３２７は、上記第６の外部電極３３６と連結され、第３の外部電極３３３を介して上記第４の内部電極３２４と連結されることができる。

図１８を参照すると、上記第１から第３の内部連結導体３２５、３２６、３２７は互いに並列に連結されることができる。

また、上記第１の内部電極２２１と第２の内部電極２２２を含む第１のキャパシタ部は、上記第１及び第２の内部連結導体３２５、３２６と直列に連結されることができる。

また、上記第３の内部電極２２３と第４の内部電極２２４を含む第２のキャパシタ部は、上記第２及び第３の内部連結導体３２６、３２７と直列に連結されることができる。

その他、本発明の第５の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第１の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。

積層セラミックキャパシタの実装基板
図１９は、図１の積層セラミックキャパシタが印刷回路基板に実装された態様を示した斜視図である。

図１９を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板４００は、積層セラミックキャパシタ１００が垂直に実装される印刷回路基板４１０と、印刷回路基板４１０の上面に互いに離隔して形成された第１及び第２の電極パッド４２１、４２２と、を含む。

この際、積層セラミックキャパシタ１００は、第３及び第４の外部電極１３１、１３２がそれぞれ第１及び第２の電極パッド４２１、４２２上に接触するように位置した状態でハンダ付け４３０によって印刷回路基板４１０と電気的に連結されることができる。

その他、上述した本発明の第１の実施形態による積層セラミックキャパシタの特徴と重複する説明は省略する。

図２０は、本発明の実施例と比較例のインピーダンスを比較したグラフである。

図２０を参照すると、本発明の一実施形態による積層セラミックキャパシタは、従来の積層セラミックキャパシタである比較例に比べ、より広い周波数領域でインピーダンス（Ｉｍｐｅｄａｎｃｅ）が平坦な形状を有し、インピーダンス（Ｉｍｐｅｄａｎｃｅ）の低減効果があることが分かる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００、２００、３００ 積層セラミックキャパシタ
１１０、２１０、３１０ セラミック本体
１１１、２１１、３１１ 誘電体層
１２１（１２１’、１２１’’）、１２２（１２２’、１２２’’）、１２３（１２３’、１２３’’）、１２４（１２４’、１２４’’）、２２１、２２２、２２３、２２４、３２１、３２２、３２３、３２４ 第１から第４の内部電極
１１、１２、１３、１４、２２５、２２６、２２７、２２８ 第５から第８の内部電極
１２５（１２５’、１２５’’）、１２６（１２６’、１２６’’） 第１及び第２の内部連結導体
２４１、２４２、２４３、２４４ 第１から第４の内部連結導体
１２１ａ（１２１’ａ、１２１’’ａ）、１２２ａ（１２２’ａ、１２２’’ａ）、１２３ａ（１２３’ａ、１２３’’ａ）、１２４ａ（１２４’ａ、１２４’’ａ）、２２１ａ、２２２ａ、２２３ａ、２２４ａ、２２５ａ、２２６ａ、２２７ａ、２２８ａ、３２１ａ、３２２ａ、３２３ａ、３２４ａ リード
１３１、１３２、１３３、１３４ 第１から第４の外部電極
２３１、２３２、２３３、２３４、２３５、２３６、２３７、２３８ 第１から第８の外部電極
３３１、３３２、３３３、３３４、３３５、３３６ 第１から第６の外部電極
４００ 実装基板
４１０ 印刷回路基板
４２１、４２２ 第１及び第２の電極パッド
４３０ ハンダ付け

Claims (13)

1. 複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、
   前記セラミック本体内に形成され、第１の側面に露出したリードを有する第１の内部電極と第２の側面に露出したリードを有する第２の内部電極を含む第１のキャパシタ部、及び第１の側面に露出し前記第１の内部電極のリードと離隔したリードを有する第３の内部電極と第２の側面に露出し前記第２の内部電極のリードと離隔したリードを有する第４の内部電極を含む第２のキャパシタ部と、
   前記セラミック本体内に形成され、第１及び第２の側面に露出した第１及び第２の内部連結導体と、
   前記セラミック本体の第１及び第２の側面に形成され、前記第１から第４の内部電極及び第１及び第２の内部連結導体と電気的に連結された第１から第４の外部電極と、
   を含み、
   前記第１のキャパシタ部と前記第１の内部連結導体が直列に連結され、前記第２のキャパシタ部と前記第２の内部連結導体が直列に連結され、
   前記第１の内部電極のリードは第１の外部電極と連結され、前記第２の内部電極のリードは第４の外部電極と連結され、前記第３の内部電極のリードは前記第２の外部電極と連結され、前記第４の内部電極のリードは第３の外部電極と連結され、
   前記第１の内部連結導体は、第１の外部電極を介して前記第１の内部電極と連結され、第３の外部電極を介して前記第４の内部電極と連結され、
   前記第２の内部連結導体は、第４の外部電極を介して前記第２の内部電極と連結され、第２の外部電極を介して前記第３の内部電極と連結される、積層セラミックキャパシタ。
2. 前記第１及び第２の外部電極は前記セラミック本体の第１の側面に互いに離隔して配置され、前記第３及び第４の外部電極は前記セラミック本体の第２の側面に互いに離隔して配置される、請求項１に記載の積層セラミックキャパシタ。
3. 前記積層セラミックキャパシタの実装面は前記セラミック本体の第１又は第２の側面である、請求項１に記載の積層セラミックキャパシタ。
4. 前記第１の内部電極と第３の内部電極は前記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、前記第２の内部電極と第４の内部電極は前記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成される、請求項１に記載の積層セラミックキャパシタ。
5. 前記セラミック本体内に形成され、第１の側面に露出した第５の内部電極と第２の側面に露出した第６の内部電極を含む第３のキャパシタ部、及び第７の内部電極と第８の内部電極を含む第４のキャパシタ部をさらに含み、
   前記第５の内部電極と第７の内部電極は前記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、前記第６の内部電極と第８の内部電極は前記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成される、請求項４に記載の積層セラミックキャパシタ。
6. 前記第５の内部電極は第１の外部電極と連結され、前記第６の内部電極は第３の外部電極と連結され、前記第７の内部電極は前記第２の外部電極と連結され、前記第８の内部電極は第４の外部電極と連結される、請求項５に記載の積層セラミックキャパシタ。
7. 複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、
   前記セラミック本体内で第１の側面に露出し、前記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成された第１、第３、第５及び第７の内部電極、及び前記第２の側面に露出し、前記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第２、第４、第６及び第８の内部電極と、
   前記セラミック本体内に形成され、第１及び第２の側面に露出した第１から第４の内部連結導体と、
   前記セラミック本体の第１及び第２の側面に形成され、前記第１から第８の内部電極及び第１から第４の内部連結導体と電気的に連結された第１から第８の外部電極と、
   を含み、
   前記第１、第２の内部電極と前記第３、第４の内部電極と前記第５、第６の内部電極と第７、第８の内部電極はそれぞれ第１、第２、第３及び第４のキャパシタ部を形成し、前記第１のキャパシタ部と前記第１の内部連結導体が直列に連結され、前記第２のキャパシタ部と前記第２の内部連結導体が直列に連結され、前記第３のキャパシタ部と前記第３の内部連結導体が直列に連結され、前記第４のキャパシタ部と前記第４の内部連結導体が直列に連結され、
   前記第１、第３、第５、第７、第２、第４、第６及び第８の内部電極は前記第１から第８の外部電極とそれぞれ連結され、
   前記第１の内部連結導体は、第１の外部電極を介して前記第１の内部電極と連結され、第６の外部電極を介して前記第４の内部電極と連結され、
   前記第２の内部連結導体は、第５の外部電極を介して前記第２の内部電極と連結され、第２の外部電極を介して前記第３の内部電極と連結され、
   前記第３の内部連結導体は、第３の外部電極を介して前記第５の内部電極と連結され、第８の外部電極を介して前記第８の内部電極と連結され、
   前記第４の内部連結導体は、第７の外部電極を介して前記第６の内部電極と連結され、第４の外部電極を介して前記第７の内部電極と連結される、積層セラミックキャパシタ。
8. 前記第１から第４の外部電極は前記セラミック本体の第１の側面に互いに離隔して配置され、前記第５から第８の外部電極は前記セラミック本体の第２の側面に互いに離隔して配置される、請求項７に記載の積層セラミックキャパシタ。
9. 前記積層セラミックキャパシタの実装面は前記セラミック本体の第１又は第２の側面である、請求項７に記載の積層セラミックキャパシタ。
10. 複数の誘電体層を含み、対向する第１、第２の主面、対向する第１、第２の側面及び対向する第１、第２の端面を有するセラミック本体と、
    前記セラミック本体内に形成され、第２の側面に露出したリードを有する第１の内部電極と第１の側面に露出したリードを有する第２の内部電極を含む第１のキャパシタ部、及び第２の側面に露出し前記第１の内部電極のリードと離隔したリードを有する第３の内部電極と第１の側面に露出し前記第２の内部電極のリードと離隔したリードを有する第４の内部電極を含む第２のキャパシタ部と、
    前記セラミック本体内に形成され、第１及び第２の側面に露出した第１から第３の内部連結導体と、
    前記セラミック本体の第１及び第２の側面に形成され、前記第１から第４の内部電極及び第１から第３の内部連結導体と電気的に連結された第１から第６の外部電極と、
    を含み、
    前記第１のキャパシタ部は前記第１及び第２の内部連結導体と直列に連結され、前記第２のキャパシタ部は前記第２及び第３の内部連結導体と直列に連結され、
    前記第１の内部電極のリードは第４の外部電極と連結され、前記第２の内部電極のリードは第２の外部電極と連結され、前記第３の内部電極のリードは前記第５の外部電極と連結され、前記第４の内部電極のリードは第３の外部電極と連結され、
    前記第１の内部連結導体は、前記第１の外部電極と連結され、第４の外部電極を介して前記第１の内部電極と連結され、
    前記第２の内部連結導体は、第２の外部電極を介して前記第２の内部電極と連結され、第５の外部電極を介して前記第３の内部電極と連結され、
    前記第３の内部連結導体は、前記第６の外部電極と連結され、第３の外部電極を介して前記第４の内部電極と連結される、積層セラミックキャパシタ。
11. 前記第１から第３の外部電極は前記セラミック本体の第１の側面に互いに離隔して配置され、前記第４から第６の外部電極は前記セラミック本体の第２の側面に互いに離隔して配置される、請求項１０に記載の積層セラミックキャパシタ。
12. 前記積層セラミックキャパシタの実装面は前記セラミック本体の第１又は第２の側面である、請求項１０に記載の積層セラミックキャパシタ。
13. 上部に第１及び第２の電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設置された請求項１から１２のいずれか一項に記載の積層セラミックキャパシタと、
    を含む、積層セラミックキャパシタの実装基板。

Images