JP5631918B2

JP5631918B2 - 過電流保護回路、および、電力供給装置

Info

Publication number: JP5631918B2
Application number: JP2012077762A
Authority: JP
Inventors: 俣真臣勝
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-03-29
Filing date: 2012-03-29
Publication date: 2014-11-26
Anticipated expiration: 2032-03-29
Also published as: JP2013206381A; CN103365332B; CN103365332A; US20130258540A1; US9042070B2

Description

実施形態は、過電流保護回路、および、電力供給装置に関する。

従来、回路素子を過電流から保護する電力供給装置がある。

特開２００７−１３３７３０号公報

保護動作のロードレギュレーションに対する影響を低減することが可能な過電流保護回路、および、電力供給装置を提供する。

実施形態に従った過電流保護回路は、電源端子と出力端子との間に接続された第１導電型の出力トランジスタを制御する。過電流保護回路は、前記出力端子から出力される出力電流が予め設定された過電流制限電流値未満である場合には、前記出力トランジスタのゲート電圧を制御することにより、前記出力トランジスタを線形領域で動作させ、前記出力電流が前記過電流制限電流値に達した場合には、前記出力トランジスタのゲート電圧を制御することにより、前記出力電流が前記過電流制限電流値に固定されるように前記出力トランジスタを制御する過電流制限回路を備える。過電流保護回路は、前記出力トランジスタのゲート電圧を制御することにより、前記出力端子の出力電圧と前記出力電流とが比例するように、前記出力トランジスタを制御する電流電圧制御回路を備える。過電流保護回路は、前記出力電圧が予め設定された閾値以下である場合には、前記出力電圧と前記出力電流とが比例するように、前記電流電圧制御回路による前記出力トランジスタの制御を実行させ、前記出力電圧が前記閾値を超えている場合には、前記電流電圧制御回路による前記出力トランジスタの制御を停止する第１の制御回路を備える。

図１は、第１の実施形態に係る電力供給装置１０００の構成の一例を示すブロック図である。図２は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成の一例を示す回路図である。図３は、図１に示す電力供給装置１０００の出力電圧と出力電流と関係の一例を示す特性図である。図４は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成の他の例を示す回路図である。図５は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。図６は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。図７は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。

以下、実施形態について図面に基づいて説明する。なお、以下の実施形態では、第１導電型のトランジスタがｐＭＯＳトランジスタであり、第２導電型のトランジスタがｎＭＯＳトランジスタである場合について説明する。

第１の実施形態

図１は、第１の実施形態に係る電力供給装置１０００の構成の一例を示すブロック図である。

図１に示すように、電力供給装置１０００は、第１導電型の出力トランジスタ（ｐＭＯＳトランジスタ）２０と、第２の制御回路１００と、ドライバ回路２００と、電流電圧制御回路３００と、第１の制御回路３１０と、過電流制限回路４００と、を備える。

電源１０は、電源端子Ｔｉｎと接地との間に接続され、電源電圧ＶＤＤを出力するようになっている。

負荷３０は、出力端子Ｔｏｕｔと接地との間に接続され、インピーダンスＺＬを有する。

出力トランジスタ２０は、電源端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続されている。

ここで、電流電圧制御回路３００と、第１の制御回路３１０と、過電流制限回路４００とは、過電流保護回路１０００Ａを構成する。この過電流保護回路１０００Ａは、電源端子Ｔｉｎと出力端子Ｔｏｕｔとの間に接続された第１導電型の出力トランジスタ２０を制御するようになっている。

第２の制御回路１００は、外部から制御端子Ｔｃを介して入力された制御信号ＳＣＯＮＴに応じて、イネーブル信号ＥＮを出力するようになっている。

ドライバ回路２００は、イネーブル信号ＥＮに応じて、出力トランジスタ２０のゲートに駆動電圧を供給するようになっている。

過電流制限回路４００は、出力端子Ｔｏｕｔから出力される出力電流ＩＯＵＴが予め設定された過電流制限電流値未満である場合には、出力トランジスタ２０のゲート電圧を制御することにより、出力トランジスタ２０を線形領域で動作させるようになっている。

一方、過電流制限回路４００は、出力電流ＩＯＵＴが過電流制限電流値に達した場合には、出力トランジスタ２０のゲート電圧を制御することにより、出力電流ＩＯＵＴが過電流制限電流値に固定されるように出力トランジスタ２０を制御するようになっている。

この過電流制限回路４００は、一般的に垂下型と呼ばれる。

電流電圧制御回路３００は、出力トランジスタ２０のゲート電圧を制御することにより、出力端子Ｔｏｕｔの出力電圧ＶＯＵＴと出力電流ＩＯＵＴとが比例するように、出力トランジスタ２０を制御するようになっている。

第１の制御回路３１０は、出力電圧ＶＯＵＴが予め設定された閾値ＶＴＨ以下である場合には、出力電圧ＶＯＵＴと出力電流ＩＯＵＴとが比例するように、電流電圧制御回路３００による出力トランジスタ２０の制御を実行させるようになっている。

一方、第１の制御回路３１０は、出力電圧ＶＯＵＴが閾値ＶＴＨを超えている場合には、電流電圧制御回路３００による出力トランジスタ２０の制御を停止するようになっている。

この第１の制御回路３１０は、例えば、図１に示すように、スイッチ回路ＳＷと、比較器ＯＰと、を有する。

スイッチ回路ＳＷは、ゲート電圧を制御する過電流制限回路４００の出力部と、出力トランジスタ２０のゲートとの間に接続されている。

比較器ＯＰは、出力電圧ＶＯＵＴと閾値ＶＴＨとを比較し、出力電圧ＶＯＵＴが閾値ＶＴＨ以下である場合には、スイッチ回路ＳＷをオンする。これにより、出力電圧ＶＯＵＴと出力電流ＩＯＵＴとが比例するように、電流電圧制御回路３００による出力トランジスタ２０の制御を実行される。

一方、出力電圧ＶＯＵＴが閾値ＶＴＨを超えている場合には、スイッチ回路ＳＷをオフする。これにより、電流電圧制御回路３００による出力トランジスタ２０の制御を停止する。

なお、後述のように、この第１の制御回路３１０は、他の回路構成によって同様の機能を有するように構成してもよい。

ここで、図２は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成の一例を示す回路図である。

図２に示すように、第１の制御回路３１０は、第１導電型の第１の制御トランジスタ（ｐＭＯＳトランジスタ）３１０ａと、第１導電型の第２の制御トランジスタ（ｐＭＯＳトランジスタ）３１０ｂと、を有する。

第１の制御トランジスタ３１０ａは、電源端子Ｔｉｎと出力トランジスタ２０のゲートとの間に接続され、ゲートが出力端子Ｔｏｕｔに接続されている。

第２の制御トランジスタ３１０ｂは、電源端子Ｔｉｎと第４のＭＯＳトランジスタＭ４のドレインとの間で、第５のＭＯＳトランジスタＭ５と直列に接続され、ゲートが第１の制御トランジスタ３１０ａのゲートに接続されている。

電流電圧制御回路３００は、例えば、図２に示すように、第１導電型の第１のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第１導電型の第２のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ２と、第２導電型の第３のＭＯＳトランジスタＭ３と、第２導電型の第４のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ４と、第１導電型の第５のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ５と、第１導電型の第６のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ６と、第１の抵抗Ｒ１と、第１の演算増幅器ＯＰ１と、第１の定電流源ＩＳ１と、を有する。

第１のＭＯＳトランジスタＭ１は、電源端子Ｔｉｎと出力トランジスタ２０のゲートとの間で、第１の制御トランジスタ３１０ａと直列に接続されている。

第２のＭＯＳトランジスタＭ２は、ソースが電源端子Ｔｉｎに接続され、ゲートが出力トランジスタ２０のゲートに接続されている。

第３のＭＯＳトランジスタＭ３は、ドレインが第２のＭＯＳトランジスタＭ２のドレインに接続され、ソースが接地に接続され、ダイオード接続されている。

第４のＭＯＳトランジスタＭ４は、ドレインが第１のＭＯＳトランジスタＭ１のゲートに接続され、ソースが接地に接続され、ゲートが第３のＭＯＳトランジスタＭ３のゲートに接続されている。

第５のＭＯＳトランジスタＭ５は、電源端子Ｔｉｎと第４のＭＯＳトランジスタＭ４のドレインとの間に接続されている。

第６のＭＯＳトランジスタＭ６は、ソースが電源端子Ｔｉｎに接続され、ゲートが第５のＭＯＳトランジスタＭ５のゲートに接続されている。

第１の抵抗Ｒ１は、第６のＭＯＳトランジスタＭ６のドレインと接地との間に接続されている。

第１の演算増幅器ＯＰ１は、反転入力端子が出力端子Ｔｏｕｔに接続され、非反転入力端子が第６のＭＯＳトランジスタＭ６のドレインに接続され、出力が第５および第６のＭＯＳトランジスタＭ５、Ｍ６のゲートに接続されている。この第１の演算増幅器ＯＰ１は、出力電圧ＶＯＵＴと第６のＭＯＳトランジスタＭ６のドレインの電圧とが等しくなるように第５および第６のＭＯＳトランジスタＭ５、Ｍ６のゲート電圧を制御するようになっている。

第１の定電流源ＩＳ１は、電源端子Ｔｉｎと第５のＭＯＳトランジスタＭ５のドレインとの間に接続され、定電流ＩＳＣを出力するようになっている。

また、過電流制限回路４００は、例えば、図２に示すように、第１導電型の第７のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ７と、第２導電型の第８のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ８と、第２導電型の第９のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ９と、第１導電型の第１０のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１０と、第２の抵抗Ｒ２と、第２の演算増幅器ＯＰ２と、を有する。

第７のＭＯＳトランジスタＭ７は、ソースが電源端子Ｔｉｎに接続され、ドレインが出力トランジスタ２０のゲートに接続されている。

第２の抵抗Ｒ２は、電源端子Ｔｉｎと第７のＭＯＳトランジスタＭ７のゲートとの間に接続されている。

第８のＭＯＳトランジスタＭ８は、ドレインが第７のＭＯＳトランジスタＭ７のゲートに接続され、ソースが接地に接続されている。

第９のＭＯＳトランジスタＭ９は、ソースが接地に接続され、ゲートが第８のＭＯＳトランジスタＭ８のゲートに接続されている。

第１０のＭＯＳトランジスタＭ１０は、ソースが電源端子Ｔｉｎに接続され、ドレインが第９のＭＯＳトランジスタＭ９のドレインに接続され、ゲートが出力トランジスタ２０のゲートに接続されている。

第２の演算増幅器ＯＰ２は、非反転入力端子が第１０のＭＯＳトランジスタＭ１０のドレインに接続され、反転入力端子が出力端子Ｔｏｕｔに接続され、出力が第８および第９のＭＯＳトランジスタＭ８、Ｍ９のゲートに接続されている。この第２の演算増幅器ＯＰ２は、第１０のＭＯＳトランジスタＭ１０のドレインの電圧と出力電圧ＶＯＵＴとが等しくなるように第９のＭＯＳトランジスタＭ９のゲート電圧を制御するようになっている。

なお、図２の例においては、第１の制御トランジスタ３１０ａは第１のＭＯＳトランジスタＭ１のソースと電源端子Ｔｉｎとの間に接続されているが、第１の制御トランジスタ３１０ａを第１のＭＯＳトランジスタＭ１のドレインと出力トランジスタ２０のゲートとの間に接続してもよい。

また、第２の制御トランジスタ３１０ｂは第５のＭＯＳトランジスタＭ５のソースと電源端子Ｔｉｎとの間に接続されているが、第２の制御トランジスタ３１０ｂを第５のＭＯＳトランジスタＭ５のドレインと第４のＭＯＳトランジスタＭ４のドレインとの間に接続してもよい。

また、ドライバ回路２００は、例えば、図２に示すように、第１導電型の第１の駆動トランジスタ（ｐＭＯＳトランジスタ）２０２と、第２の定電流源ＩＳ２と、を有する。

第１の駆動トランジスタ２０２は、ソースが電源端子Ｔｉｎに接続され、ドレインが出力トランジスタ２０のゲートに接続され、ゲートにイネーブル信号ＥＮが供給されるようになっている。

第２の定電流源ＩＳ２は、第１の駆動トランジスタ２０２のドレインと接地との間に接続され、定電流を出力するようになっている。

イネーブル信号ＥＮ（“Ｌｏｗ”レベル）により第１の駆動トランジスタ２０２がオンすることにより、“Ｈｉｇｈ”レベルのゲート電圧が出力トランジスタ２０のゲートに供給される。これにより、出力トランジスタ２０がオフする。

一方、イネーブル信号ＥＮ（“Ｈｉｇｈ”レベル）により第１の駆動トランジスタ２０２がオフすることにより、“Ｌｏｗ”レベルのゲート電圧が出力トランジスタ２０のゲートに供給される。これにより、出力トランジスタ２０がオンする。

ここで、以上のような構成を有する電力供給装置１０００の動作特性の一例について説明する。図３は、図１に示す電力供給装置１０００の出力電圧と出力電流と関係の一例を示す特性図である。

図３において、短絡時電流をISC、過電流制限電流をICLとし、ICLはロードスイッチの仕様上の最大出力電流ＩＯＵＴMINより大きくなければならない。また、仕様上規定された出力電流ＩＯＵＴ1における出力電圧ＶＯＵＴ1により、出力トランジスタ２０のオン抵抗RONは次の式ように表される。この抵抗ＲＯＮは、ロードスイッチの重要な仕様の一つである。

RON=（VDD - ＶＯＵＴ1）/ ＩＯＵＴ1

先ず、通常動作時（過電流保護回路が働かない状態）について説明する。

この通常動作時では、ドライバ回路２００の第１の駆動トランジスタ２０２と第２の定電流源ＩＳ２とにより、出力トランジスタ２０のゲートを駆動する。この動作は、既述のように、第２の制御回路１００により、制御端子Ｔｃに入力された制御信号ＳＣＯＮＴから生成されたイネーブル信号ＥＮにより制御される。

既述のように、イネーブル信号EN=High論理のときに、出力トランジスタ２０はオンし、一方、イネーブル信号EN＝Low論理のときに出力トランジスタ２０はオフする。

次に、過電流制限回路４００の動作を説明する。

例えば、出力トランジスタ２０から負荷３０に流れる出力電流ＩＯＵＴが増加し、出力トランジスタ２０のドレイン電圧、すなわち出力電圧ＶＯＵＴが降下する。

そして、第２の演算増幅器ＯＰ２により出力電圧ＶＯＵＴに、第１０のＭＯＳトランジスタＭ１０のドレイン電圧が一致するように制御される。これにより、サイズ比が出力トランジスタ２０の１／ｎ倍である第１０のＭＯＳトランジスタＭ１０には、出力電流ＩＯＵＴ÷ｎの電流が流れる。

すなわち、出力電流ＩＯＵＴが増加すると出力電圧ＶＯＵＴが降下すると、第１０のＭＯＳトランジスタＭ１０のドレイン電圧も降下し、第１０のＭＯＳトランジスタＭ１０に流れるドレイン電流（ＩＯＵＴ÷n）も増加する。

ここで、第８、第９のＭＯＳトランジスタＭ８、Ｍ９は、カレントミラー回路を構成している。したがって、ミラーされた第８のＭＯＳトランジスタＭ８に流れる電流と第２の抵抗Ｒ２による電圧降下により、第７のＭＯＳトランジスタＭ７のゲート電圧が降下する。

これにより、第７のＭＯＳトランジスタＭ７がオンすると、出力トランジスタ２０のゲート電圧VGATEを上昇させ、電流を制限することになる。

このとき、出力電流ＩＯＵＴは、過電流制限電流値ICLと等しくなる。

第２の抵抗Ｒ２と第７のＭＯＳトランジスタＭ７のゲートソース間電圧により、過電流制限電流値ICLを決定でき、過電流保護回路１０００Ａは低電源電圧においても動作するようにできる。

次に、電流電圧制御回路３００の動作を説明する。

例えば、既述の過電流制限回路４００の動作により出力電圧ＶＯＵＴが降下する。第１の演算増幅器ＯＰ１により、第６のＭＯＳトランジスタＭ６のドレイン電圧が出力電圧ＶＯＵＴと等しくなるように制御される。これにより、第１の抵抗Ｒ１には、出力電圧ＶＯＵＴに比例した電流（ＶＯＵＴ÷R１）が流れる。

一方、第２のＭＯＳトランジスタＭ２は、例えば、出力トランジスタ２０に対してサイズ比を１／ｍ倍としている。この場合、第２のＭＯＳトランジスタＭ２のドレイン電流は、出力電流ＩＯＵＴを１／ｍ倍にした電流（ＩＯＵＴ／ｍ）となる。

なお、第５のＭＯＳトランジスタＭ５と第６のＭＯＳトランジスタＭ６、また、第３のＭＯＳトランジスタＭ３と第４のＭＯＳトランジスタＭ４は、それぞれカレントミラー回路を構成しており、任意の倍率（ミラー比）を設定してよい。

そして、第１のＭＯＳトランジスタＭ１は、第４のＭＯＳトランジスタＭ４と第５のＭＯＳトランジスタＭ５に流れる電流とが一致するように、出力トランジスタ２０のゲート電圧を制御する。

そして、出力電圧ＶＯＵＴがさらに降下すると、第５のＭＯＳトランジスタＭ５の電流がさらに減少する。この第５のＭＯＳトランジスタＭ５に流れる電流に、第４のＭＯＳトランジスタＭ４に流れる電流を等しくするように、第１のＭＯＳトランジスタＭ１のゲート電圧が降下する。これにより、出力トランジスタ２０のゲート電圧が上昇することにより、出力電流ＩＯＵＴが減少する。

なお、既述のように、第１の定電流源ＩＳ１により、出力電圧ＶＯＵＴ＝0Vのときの電流、すなわち短絡時電流ISCを生成している。

ここで、過電流制限回路４００により降下した出力電圧ＶＯＵＴが、閾値VTHよりも低くなったときに、第１、第２の制御トランジスタ３１０ａ、３１０ｂがオンする。これにより、上述の電流電圧制御回路３００による出力トランジスタ２０の制御動作が機能することになる。

一方、出力電圧ＶＯＵＴが、閾値VTHよりも高い場合は、第１、第２の制御トランジスタ３１０ａ、３１０ｂがオフする。これにより、上述の電流電圧制御回路３００による出力トランジスタ２０の制御動作が停止することになる。

なお、この場合、閾値VTHは、電源電圧VDD から第１、第２の制御トランジスタ３１０ａ、３１０ｂの閾値を引いた値となる。

以上の電力供給装置１０００の動作により、図３に示すような、ロードレギュレーションに対する保護動作の影響を低減した動作特性を得ることができる。

また、過電流制限回路４００および電流電圧制御回路３００を独立に設計が可能となり、設計工数の削減、回路面積の小型化、コストの削減の効果がある。

以上のように、本実施形態に係る電力供給装置によれば、保護動作のロードレギュレーションに対する影響を低減することができる。

第２の実施形態

図４は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成の他の例を示す回路図である。なお、図４において、図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図４に示すように、第１の制御回路３１０は、第１導電型の第１の制御トランジスタ（ｐＭＯＳトランジスタ）３１０ａを有する。

すなわち、第２の実施形態に係るこの第１の制御回路３１０は、図２に示す構成と比較して、第１導電型の第２の制御トランジスタ（ｐＭＯＳトランジスタ）３１０ｂが省略されている。

ここで、電流制限回路４００により降下した出力電圧ＶＯＵＴが、閾値VTHよりも低くなったときに、第１の制御トランジスタ３１０ａがオンする。これにより、第１の実施形態と同様に、電流電圧制御回路３００による出力トランジスタ２０の制御動作が機能することになる。

一方、出力電圧ＶＯＵＴが、閾値VTHよりも高い場合は、第１の制御トランジスタ３１０ａがオフする。これにより、第１の実施形態と同様に、電流電圧制御回路３００による出力トランジスタ２０の制御動作が停止することになる。

なお、その他の電力供給装置の構成・機能は、第１の実施形態の電力供給装置と同様である。また、以上のような構成を有する電力供給装置のその他の動作は、第１の実施形態の電力供給装置と同様である。

すなわち、本実施形態に係る電力供給装置によれば、第１の実施形態と同様に、保護動作のロードレギュレーションに対する影響を低減することができる。

第３の実施形態

図５は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。なお、図５において、図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。

本実施形態において、過電流制限回路４００は、例えば、図５に示すように、第１導電型の第７のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ７と、第２導電型の第８のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ８と、第１導電型の第９のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ９ａと、第１導電型の第１０のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１０と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、第２の演算増幅器ＯＰ２ａと、を有する。

そして、第３の抵抗Ｒ３は、第８のＭＯＳトランジスタＭ８のゲートと接地との間に接続されている。

第９のＭＯＳトランジスタＭ９ａは、ドレインが第８のＭＯＳトランジスタＭ８のゲートに接続されている。

第１０のＭＯＳトランジスタＭ１０は、ソースが電源端子Ｔｉｎに接続され、ドレインが第９のＭＯＳトランジスタＭ９のソースに接続され、ゲートが出力トランジスタ２０のゲートに接続されている。

第２の演算増幅器ＯＰ２ａは、反転入力端子が第１０のＭＯＳトランジスタＭ１０のドレインに接続され、非反転入力端子が出力端子Ｔｏｕｔに接続され、出力が第９のＭＯＳトランジスタＭ９のゲートに接続されている。この第２の演算増幅器ＯＰ２ａは、第１０のＭＯＳトランジスタＭ１０のドレインの電圧と出力電圧ＶＯＵＴとが等しくなるように第９のＭＯＳトランジスタＭ９のゲート電圧を制御するようになっている。

ここで、過電流制限回路４００の動作において、第２の演算増幅器ＯＰ２ａにより、出力トランジスタ２０に対してサイズ比を１／ｎ倍にした第１０のＭＯＳトランジスタＭ１０のドレイン電圧は、出力電圧ＶＯＵＴに等しく制御される。

これにより、第１０のＭＯＳトランジスタＭ１０のドレイン電流は、出力電圧ＩＯＵＴを１／ｎ倍にした電流（1/n×ＩＯＵＴ）となる。出力電流ＩＯＵＴが増加すると、第３の抵抗Ｒ３に流れ込む電流も増加し、第８のＭＯＳトランジスタＭ８のゲート電圧が上昇する。

そして、出力電流ＩＯＵＴが過電流制限電流ICLに等しいとき、すなわち、第８のＭＯＳトランジスタＭ８がオンするとき、第７のＭＯＳトランジスタＭ７と第２の抵抗Ｒ２により出力トランジスタ２０のゲート電圧が上昇する。これにより、出力トランジスタ２０の電流を制限する。

なお、この過電流制限電流値ＩＣＬは第３の抵抗Ｒ３の値と第８のＭＯＳトランジスタＭ８のゲートソース間電圧で決定できる。

第４の実施形態

図６は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。なお、図６において、図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図６に示すように、ドライバ回路２００は、第１導電型の第１の駆動トランジスタ（ｐＭＯＳトランジスタ）２０２と、第２導電型の第２の駆動トランジスタ（ｎＭＯＳトランジスタ）２０３と、抵抗２０４と、を有する。

第２の駆動トランジスタ２０３は、第１の駆動トランジスタ２０２のドレインと接地との間に接続され、ゲートにイネーブル信号ＥＮが供給されるようになっている。

抵抗２０４は、第１の駆動トランジスタ２０２のドレインと第２の駆動トランジスタ２０３のドレインとの間に接続されている。

このように、ドライバ回路２００は、CMOSインバータ構成を有するようにしてもよい。

例えば、イネーブル信号ＥＮ（“Ｌｏｗ”レベル）により第１の駆動トランジスタ２０２がオンし且つ第２の駆動トランジスタ２０３がオフすることにより、“Ｈｉｇｈ”レベルのゲート電圧が出力トランジスタ２０のゲートに供給される。これにより、出力トランジスタ２０がオフする。

一方、イネーブル信号ＥＮ（“Ｈｉｇｈ”レベル）により第１の駆動トランジスタ２０２がオフし且つ第２の駆動トランジスタ２０３がオンすることにより、“Ｌｏｗ”レベルのゲート電圧が出力トランジスタ２０のゲートに供給される。これにより、出力トランジスタ２０がオンする。

第５の実施形態

ここで、図７は、図１に示す過電流制限回路、電流電圧制御回路、第１の制御回路、ドライバ回路、および、出力トランジスタを含む具体的な回路構成のさらに他の例を示す回路図である。なお、図７において、図３の符号と同じ符号は、第１の実施形態と同様の構成を示す。

図７に示すように、ドライバ回路２００は、分圧回路（抵抗５０３、５０４）と、基準電圧生成回路５０２と、誤差増幅器５０１と、を有する。

分圧回路（抵抗５０３、５０４）は、出力電圧ＶＯＵＴを分圧した分圧電圧を出力するようになっている。

基準電圧生成回路５０２は、基準電圧を生成するようになっている。

誤差増幅器５０１は、分圧電圧と基準電圧とが等しくなるように、出力トランジスタ２０のゲートに駆動電圧（ゲート電圧）を供給するようになっている。この誤差増幅器５０１は、イネーブル信号ＥＮにより活性化される。

このように、ドライバ回路２００は、フィードバック構成を有するようにしてもよい。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

２０出力トランジスタ
１００第２の制御回路
２００ドライバ回路
３００電流電圧制御回路
３１０第１の制御回路
４００過電流制限回路
１０００電力供給装置
１０００Ａ過電流保護回路

Claims

電源端子と出力端子との間に接続された第１導電型の出力トランジスタと、
前記出力端子から出力される出力電流が予め設定された過電流制限電流値未満である場合には、前記出力トランジスタのゲート電圧を制御することにより、前記出力トランジスタを線形領域で動作させ、前記出力電流が前記過電流制限電流値に達した場合には、前記出力トランジスタのゲート電圧を制御することにより、前記出力電流が前記過電流制限電流値に固定するように前記出力トランジスタを制御する過電流制限回路と、
前記出力トランジスタのゲート電圧を制御することにより、前記出力端子の出力電圧と前記出力電流とが比例するように、前記出力トランジスタを制御する電流電圧制御回路と、
前記出力電圧が予め設定された閾値以下である場合には、前記出力電圧と前記出力電流とが比例するように、前記電流電圧制御回路による前記出力トランジスタの制御を実行させ、前記出力電圧が前記閾値を超えている場合には、前記電流電圧制御回路による前記出力トランジスタの制御を停止する第１の制御回路と、
イネーブル信号に応じて、前記出力トランジスタのゲートに駆動電圧を供給するドライバ回路と、を備えることを特徴とする電力供給装置。
外部から制御端子を介して入力された制御信号に応じて、前記イネーブル信号を出力する第２の制御回路をさらに備えることを特徴とする請求項１に記載の電力供給装置。
前記ドライバ回路は、
ソースが前記電源端子に接続され、ドレインが前記出力トランジスタのゲートに接続され、ゲートに前記イネーブル信号が供給される第１導電型の第１の駆動トランジスタと、
前記第１の駆動トランジスタのドレインと接地との間に接続され、定電流を出力する第２の定電流源と、を有することを特徴とする請求項１または２に記載の電力供給装置。
前記ドライバ回路は、
ソースが前記電源端子に接続され、ドレインが前記出力トランジスタのゲートに接続され、ゲートに前記イネーブル信号が供給される第１導電型の第１の駆動トランジスタと、前記第１の駆動トランジスタのドレインと接地との間に接続され、ゲートに前記イネーブル信号が供給され第２導電型の第２の駆動トランジスタと、
前記第１の駆動トランジスタのドレインと前記第２の駆動トランジスタのドレインとの間に接続された抵抗と、を有することを特徴とする請求項１または２に記載の電力供給装置。
前記ドライバ回路は、
前記出力電圧を分圧した分圧電圧を出力する分圧回路と、
基準電圧を生成する基準電圧生成回路と、
前記分圧電圧と前記基準電圧とが等しくなるように、前記出力トランジスタのゲートに駆動電圧を供給する誤差増幅器と、を有することを特徴とする請求項１または２に記載の電力供給装置。
前記第１の制御回路は、
前記電源端子と前記出力トランジスタのゲートとの間に接続され、ゲートが前記出力端子に接続された第１導電型の第１の制御トランジスタを有し、
前記電流電圧制御回路は、
前記電源端子と前記出力トランジスタのゲートとの間で、前記第１の制御トランジスタと直列に接続された第１導電型の第１のＭＯＳトランジスタと、
ソースが前記電源端子に接続され、ゲートが前記出力トランジスタのゲートに接続された第１導電型の第２のＭＯＳトランジスタと、
ドレインが前記第２のＭＯＳトランジスタのドレインに接続され、ドレインが接地に接続され、ダイオード接続された第２導電型の第３のＭＯＳトランジスタと、
ドレインが前記第１のＭＯＳトランジスタのゲートに接続され、ソースが接地に接続され、ゲートが前記第３のＭＯＳトランジスタのゲートに接続された第２導電型の第４のＭＯＳトランジスタと、
前記電源端子と前記第４のＭＯＳトランジスタのドレインとの間に接続された第１導電型の第５のＭＯＳトランジスタと、
ソースが前記電源端子に接続され、ゲートが前記第５のＭＯＳトランジスタのゲートに接続された第１導電型の第６のＭＯＳトランジスタと、
前記第６のＭＯＳトランジスタのドレインと接地との間に接続された第１の抵抗と、
反転入力端子が前記出力端子に接続され、非反転入力端子が前記第６のＭＯＳトランジスタのドレインに接続され、出力が前記第５および第６のＭＯＳトランジスタのゲートに接続され、前記出力電圧と前記第６のＭＯＳトランジスタのドレインの電圧とが等しくなるように前記第５および第６のＭＯＳトランジスタのゲート電圧を制御する第１の演算増幅器と、を有する
ことを特徴とする請求項１に記載の電力供給装置。
前記第１の制御回路は、前記電源端子と前記第４のＭＯＳトランジスタのドレインとの間で、前記第５のＭＯＳトランジスタと直列に接続され、ゲートが前記第１の制御トランジスタのゲートに接続された第１導電型の第２の制御トランジスタをさらに有することを特徴とする請求項２に記載のことを特徴とする請求項６に記載の電力供給装置。
前記電流電圧制御回路は、
前記電源端子と前記第５のＭＯＳトランジスタのドレインとの間に接続され、定電流を出力する第１の定電流源をさらに有する
ことを特徴とする請求項６または７に記載の電力供給装置。
前記過電流制限回路は、
ソースが前記電源端子に接続され、ドレインが前記出力トランジスタのゲートに接続された第１導電型の第７のＭＯＳトランジスタと、
前記電源端子と前記第７のＭＯＳトランジスタのゲートとの間に接続された第２の抵抗と、
ドレインが前記第７のＭＯＳトランジスタのゲートに接続され、ソースが接地に接続された第２導電型の第８のＭＯＳトランジスタと、
ソースが接地に接続され、ゲートが前記第８のＭＯＳトランジスタのゲートに接続された第２導電型の第９のＭＯＳトランジスタと、
ソースが前記電源端子に接続され、ドレインが前記第９のＭＯＳトランジスタのドレインに接続され、ゲートが前記出力トランジスタのゲートに接続された第１導電型の第１０のＭＯＳトランジスタと、
非反転入力端子が前記第１０のＭＯＳトランジスタのドレインに接続され、反転入力端子が前記出力端子に接続され、出力が前記第８および第９のＭＯＳトランジスタのゲートに接続され、前記第１０のＭＯＳトランジスタのドレインの電圧と前記出力電圧とが等しくなるように前記第９のＭＯＳトランジスタのゲート電圧を制御する第２の演算増幅器と、を有する
ことを特徴とする請求項６ないし８のいずれかに記載の電力供給装置。
前記過電流制限回路は、
ソースが前記電源端子に接続され、ドレインが前記出力トランジスタのゲートに接続された第１導電型の第７のＭＯＳトランジスタと、
前記電源端子と前記第７のＭＯＳトランジスタのゲートとの間に接続された第２の抵抗と、
ドレインが前記第７のＭＯＳトランジスタのゲートに接続され、ソースが接地に接続された第２導電型の第８のＭＯＳトランジスタと、
前記第８のＭＯＳトランジスタのゲートと接地との間に接続された第３の抵抗と、
ドレインが前記第８のＭＯＳトランジスタのゲートに接続された第１導電型の第９のＭＯＳトランジスタと、
ソースが前記電源端子に接続され、ドレインが前記第９のＭＯＳトランジスタのソースに接続され、ゲートが前記出力トランジスタのゲートに接続された第１導電型の第１０のＭＯＳトランジスタと、
反転入力端子が前記第１０のＭＯＳトランジスタのドレインに接続され、非反転入力端子が前記出力端子に接続され、出力が前記第９のＭＯＳトランジスタのゲートに接続され、前記第１０のＭＯＳトランジスタのドレインの電圧と前記出力電圧とが等しくなるように前記第９のＭＯＳトランジスタのゲート電圧を制御する第２の演算増幅器と、を有する
ことを特徴とする請求項６ないし８のいずれかに記載の電力供給装置。
前記第１の制御回路は、
前記ゲート電圧を制御する前記電流電圧制御回路の出力部と、前記出力トランジスタのゲートとの間に接続されたスイッチ回路と、
前記出力電圧と前記閾値とを比較し、前記出力電圧が前記閾値以下である場合には、前記スイッチ回路をオンし、前記出力電圧が前記閾値を超えている場合には、前記スイッチ回路をオフする比較器と、を有することを特徴とする請求項１に記載の電力供給装置。