JP5516320B2

JP5516320B2 - レギュレータ用半導体集積回路

Info

Publication number: JP5516320B2
Application number: JP2010236106A
Authority: JP
Inventors: 明広寺田; 康平櫻井; 陽一高野
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2010-10-21
Filing date: 2010-10-21
Publication date: 2014-06-11
Anticipated expiration: 2030-10-21
Also published as: CN102455730B; US20120098513A1; JP2012088987A; CN102455730A; US8847569B2

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えばソフトスタート機能および過電流保護機能を備えたシリーズレギュレータを構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

シリーズレギュレータにおいては、例えば負荷が短絡するなどして出力端子から過電流が流れ出すと、電流制御用トランジスタが発熱してＩＣのチップ温度が上昇して内部回路が誤動作したり素子が破壊される等の不具合が発生するおそれがある。

従来、シリーズレギュレータにおいては、上記のような過電流からチップを保護するため、出力電流Ｉoutが所定の値を越えると、例えば図９（Ａ）に示すように、出力電圧Ｖoutを低下させながら出力電流Ｉoutを減少させて、いわゆる「フ」の字の出力電圧−出力電流特性になるように制御する過電流保護機能を有するカレントリミット回路を設けることが行なわれている（特許文献１）。
また、カレントリミット回路とは別に、電源投入時に出力電流がコンデンサに一気に流れ込むいわゆるラッシュ電流を制限するためにソフトスタート回路を併せて設けるようにした電圧レギュレータに関する発明も提案されている（特許文献２，３）。

特開２００８−０５２５１６号公報特開２００２−０４９４３０号公報特開２０１０−１７０３６３号公報

図７には、ソフトスタート回路およびカレントリミット回路を設けた従来の電圧レギュレータの概略構成を示す。図７において、２１はソフトスタート回路、２２はカレントリミット回路であり、カレントリミット回路２２は特許文献１に開示されている過電流保護回路と同一の回路構成を有しており、回路を構成するトランジスタのサイズを調整することによって、図８（Ａ）に示すような垂下型または図９（Ａ）に示すようなフの字型の電圧−電流特性に従った電流制限機能を持たせることができる。

図７に示されているソフトスタート回路２１は、定電流源ＣＩとコンデンサＣ０とからなる時定数回路と、該時定数回路の電圧Ｖstと出力電圧Ｖoutをブリーダ抵抗Ｒ１，Ｒ２で分圧した電圧ＶFBとを比較するコンパレータＣＭＰと、時定数回路の電圧と基準電圧Ｖrefとを切り替えて誤差アンプＡＭＰに供給可能な切替えスイッチＳＷとを設けてある。そして、電源の立ち上がり時には時定数回路の電圧Ｖstを誤差アンプＡＭＰに供給して出力電圧Ｖoutをゆっくりと立ち上げ、Ｖoutがある電位まで達するとスイッチＳＷを切り替えて基準電圧Ｖrefを誤差アンプＡＭＰに供給し、出力電圧Ｖoutを一定電圧に保持する制御を行うようにしたものである。

図７に示すように従来の電圧レギュレータにおいては、ソフトスタート回路とカレントリミット回路を別々の回路として構成しているため、回路規模が大きく半導体集積回路化した場合にチップサイズの増大、ひいてはコストアップを招くという課題があった。また、従来のカレントリミット回路は、一般に、図８（Ａ）に示す垂下型または図９（Ａ）に
示すフの字型の電圧−電流特性であり、消費電力−出力電流特性は図８（Ｂ）または図９（Ｂ）に示すように、過電流検出後の過程で消費電力が比較的高い値となるため、損失電力が大きく、チップ温度が一時的に許容レベル以上に上昇してしまうおそれがあるなどの課題がある。

この発明は上記のような背景の下になされたもので、その目的とするところは、一つの回路でソフトスタート機能と過電流保護機能を実現し、回路規模およびチップサイズを低減することができるレギュレータ用の半導体集積回路を提供することにある。
また、本発明の他の目的は、過電流保護機能による電流絞り込みの過程で消費電力があまり高くならないようにすることができるレギュレータ用の半導体集積回路を提供することにある。

上記目的を達成するため、この発明は、
入力端子と出力端子との間に接続された制御用トランジスタと、
前記制御用トランジスタにより流される出力電流を検出し出力電流に比例した検出電圧を出力する電流検出回路と、
出力電圧に縮小比例したフィードバック電圧を生成するフィードバック電圧生成回路と、
前記フィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、を備え、
前記制御回路は、
前記検出電圧と前記フィードバック電圧とを入力とし、前記出力電流が所定値よりも高い期間においてはコンパレータとして機能し、前記出力電流が所定値よりも低い期間においては前記フィードバック電圧に比例した電圧を出力するバッファとして機能する第１回路と、
基準となる電圧と前記フィードバック電圧と前記第１回路から出力される電圧とを入力とし、基準となる電圧が前記第１回路から出力される電圧よりも低い間は前記フィードバック電圧と前記第１回路の出力電圧との電位差に応じた電圧を生成し、基準となる電圧が前記第１回路から出力される電圧よりも高くなると前記フィードバック電圧と基準となる電圧との電位差に応じた電圧を生成して前記制御用トランジスタの制御端子に供給する第２回路と、
前記入力端子と前記制御用トランジスタの制御端子との間に設けられ、前記第１回路から出力される電圧により制御される電流制限用のトランジスタと、
を備えるように構成した。

上記した手段によれば、入力電圧が立ち上がる際には第２回路がフィードバック電圧と第１回路の出力電圧との電位差に応じた電圧を生成して制御用トランジスタの制御端子に供給するため、出力電圧が徐々に立ち上がるように制御がかかってラッシュ電流を抑制するソフトスタート機能が働く。また、入力電圧が立ち上がり定電圧制御が行われている際に出力電流が増加して所定値を超えると、第１回路がバッファとして機能するようになって第１回路から出力される電圧により電流制限用のトランジスタをオンさせて制御用トランジスタに流れる電流を減らすように制御がかかる過電流保護機能が働く。そのため、ソフトスタート機能と過電流保護機能を一つの回路で実現することができ、半導体集積回路化する場合にチップサイズを低減することができる。また、直線的なフの字特性を実現し、過電流保護機能が働いた際の電力損失を低減することができるようになる。

また、望ましくは、前記第１回路は、２つの反転入力端子と１つの非反転入力端子を有する３入力の差動増幅回路を備え、前記フィードバック電圧が前記非反転入力端子に入力され、前記検出電圧が前記２つの反転入力端子の一方に入力され、自身の出力が他方の反
転入力端子に帰還されるように構成する。

あるいは、前記第２回路は、２つの反転入力端子と１つの非反転入力端子を有する３入力の差動増幅回路を備え、前記フィードバック電圧が前記非反転入力端子に入力され、前記基準となる電圧と前記第１回路から出力される電圧が前記２つの反転入力端子に入力されるように構成する。
第１回路や第２回路に３入力の差動増幅回路を使用することによって、複数のアンプを使用する場合に比べて回路を構成する素子数を減らし、チップサイズを低減することができるようになる。

また、望ましくは、前記第２回路の差動増幅回路は、直列形態の第１トランジスタと第２トランジスタを有する出力段を備え、前記第２トランジスタと直列に第３トランジスタが接続され、該第３トランジスタの制御端子に前記第１回路から出力される電圧が印加されるように構成する。
これにより、電流制限用のトランジスタと第３トランジスタが共に第１回路から出力される電圧によって制御されることで、回路内部の電位の変化を調整し易くなる。

さらに、望ましくは、前記入力端子と前記制御用トランジスタの制御端子との間に、前記電流制限用のトランジスタと直列にダイオードとして機能する素子が接続されるように構成する。
これにより、過電流保護機能が働いた際の第２回路の出力の制御用トランジスタへの影響を小さくして、電流制限用のトランジスタによる制御用トランジスタの制御電圧の調整がし易くなり、所望のフの字特性に従って電流制限動作を実行させることができる。

また、望ましくは、前記電流制限用のトランジスタの制御端子と前記第１回路の出力端子との間に、ダイオードとして機能する素子が接続されるように構成する。
これにより、所望のフの字特性を有するように回路を設計することが容易となり、過電流保護機能が働いた際の電力損失を容易に低減することができるようになる。

さらに、望ましくは、前記電流検出回路は、前記制御用トランジスタとカレントミラーを構成する電流検出用トランジスタと、該トランジスタと直列に接続された電流−電圧変換手段とを備え、前記電流検出用トランジスタの制御端子に、前記第２回路から出力される電圧が印加されて、前記電流検出用トランジスタおよび前記電流−電圧変換手段に、前記出力電流に縮小比例した電流が流れるように構成する。
制御用トランジスタとカレントミラーを構成する電流検出用トランジスタにより出力電流の大きさを検出するため、正確な電流検出が行えるとともに、カレントミラー比を大きくとることによって電流検出に伴う電力損失を低減することができる。

本発明によると、一つの回路でソフトスタート機能と過電流保護機能を実現し、回路規模およびチップサイズを低減することができるレギュレータ用の半導体集積回路を実現できる。また、過電流保護機能による過電流検出後の過程で消費電力があまり高くならないようにすることができるレギュレータ用の半導体集積回路を実現できるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施形態を示す回路構成図である。図１のシリーズレギュレータの制御用ＩＣを構成する３入力誤差アンプおよび３入力差動アンプの具体的な回路例を示す回路図である。実施形態のシリーズレギュレータの制御用ＩＣにおける出力電流と出力電圧、フィードバック電圧およびカレントリミッタ＆ソフトスタート回路内部の電位との関係をシミュレーションによって調べた結果を示す電圧−電流特性図である。実施形態のシリーズレギュレータの制御用ＩＣにおける検出用電流と出力電流およびカレントリミッタ＆ソフトスタート回路内部の電流との関係をシミュレーションによって調べた結果を示すグラフである。実施形態のシリーズレギュレータの制御用ＩＣにおける出力電圧−出力電流特性および消費電力−出力電流特性を示すグラフである。実施形態のシリーズレギュレータの制御用ＩＣの変形例を示す回路構成図である。カレントリミッタ回路およびソフトスタート回路を備えた従来のシリーズレギュレータの一例を示す回路構成図である。従来のシリーズレギュレータにおける垂下型の出力電圧−出力電流特性および消費電力−出力電流特性を示すグラフである。従来のシリーズレギュレータにおけるフの字型の出力電圧−出力電流特性および消費電力−出力電流特性を示すグラフである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータの一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）１０として構成される。

この実施形態におけるシリーズレギュレータＩＣ１０は、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（電界効果トランジスタ）からなる電圧制御用のトランジスタＭ０が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用のトランジスタＭ０のゲート端子を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１はフィードバック電圧ＶFBと参照電圧Ｖrefとの電位差に応じて電圧制御用のトランジスタＭ０を制御して、出力電圧Ｖoutが所望の電位になるように制御する。この実施形態のシリーズレギュレータは、上記のようなトランジスタＭ０のフィードバック制御によって、出力電流Ｉoutがある値以下では出力電圧Ｖoutを一定に保持するように動作する。出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサが接続される。電圧入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続されたＰチャネルＭＯＳトランジスタＭ５およびＮチャネルＭＯＳトランジスタＭ６は、誤差アンプ１１の出力段を構成するトランジスタであり、本実施形態では、これらのトランジスタＭ５，Ｍ６と直列にさらにＮチャネルＭＯＳトランジスタＭ４が接続されている。

また、本実施形態のレギュレータＩＣ１０には、ツェナーダイオードなどからなり参照電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路および上記誤差アンプ１１にバイアス電流を流すバイアス回路１３、上記電圧制御用トランジスタＭ０のゲート端子に接続され出力電流を制限する過電流保護機能および電源の立ち上がり時に出力電圧Ｖoutをゆっくりと立ち上げてラッシュ電流が流れないようにするソフトスタート機能を備えたカレントリミッタ＆ソフトスタート回路１４が設けられている。

このカレントリミッタ＆ソフトスタート回路１４の過電流保護機能は、負荷の短絡などで出力電流Ｉoutが増加して出力電圧Ｖoutが低下し誤差アンプ１１がトランジスタＭ０により多くの電流を流すようにゲート電圧を下げようとしたときに、ゲート電圧が一定以上下がらないようにクランプをかけることで出力電流を制限する。上記誤差アンプ１１の出力段のトランジスタＭ５，Ｍ６と直列に接続されているＭＯＳトランジスタＭ４も、カレントリミッタ＆ソフトスタート回路１４を構成する素子である。

カレントリミッタ＆ソフトスタート回路１４は、ソース端子が上記電圧制御用トランジスタＭ０のソース端子に接続されＭ０のゲート電圧と同一の電圧がゲート端子に印加されることで電圧制御用トランジスタＭ０とカレントミラーを構成し、Ｍ０によって流される出力電流Ｉoutに比例した電流ＩMONIを流す電流検出用のＭＯＳトランジスタＭ１と、該ＭＯＳトランジスタＭ１と直列に接続され、Ｍ１のドレイン電流を電圧に変換する電流−電圧変換手段としてのセンス抵抗Ｒｓとを備える。ＭＯＳトランジスタＭ１はＭ０の１／Ｎの大きさ（サイズ）を有しＭ０のドレイン電流の１／Ｎの大きさの電流を流す。サイズ比Ｎは例えば数１００〜数１０００程度の値とすることができ、それにより電流検出用ＭＯＳトランジスタＭ１に流れる電流ＩMONIは非常に小さなものとすることができ、電流検出用の抵抗Ｒｓにおける損失を低減することができる。

さらに、この実施例のカレントリミッタ＆ソフトスタート回路１４は、抵抗Ｒｓにより変換された電圧ＶMONIおよび前記ブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBを入力とする差動アンプ１５と、上記電圧制御用トランジスタＭ０のソース端子と電流検出用のＭＯＳトランジスタＭ１のゲート端子との間に直列に接続された２個のＰチャネルＭＯＳトランジスタＭ２，Ｍ３を備え、上記差動アンプ１５の出力電圧がＭＯＳトランジスタＭ２およびＭ４のゲート端子に印加されている。ＭＯＳトランジスタＭ３は、ゲート端子とドレイン端子が結合されダイオードとして機能するようにされている。抵抗Ｒｓの抵抗値および抵抗Ｒ１，Ｒ２の抵抗比は、電流検出用ＭＯＳトランジスタＭ１に流れる電流ＩMONIが所定値以下の時はＶMONI＜ＶFBで、電流ＩMONIが所定値を超えるとＶMONI＞ＶFBとなるように設定されている。

また、この実施例においては、誤差アンプ１１および差動アンプ１５は、それぞれ２つの反転入力端子と１つの非反転入力端子を有する図２に示すような３入力の差動増幅回路によって構成されている。そして、誤差アンプ１１の２つの反転入力端子には、基準電圧回路１２により生成された参照電圧Ｖrefと前記差動アンプ１５の出力電圧ＶFB_Aが入力され、差動アンプ１５の２つの反転入力端子には、抵抗Ｒｓにより変換された検出電圧ＶMONIと自身の出力電圧が入力されている。これらの３入力差動増幅回路は、２つの反転入力端子に入力されている電圧のうち低い方の電圧が優先される。また、誤差アンプ１１と差動アンプ１５の非反転入力端子には、フィードバック電圧ＶFBが入力され、反転入力端子の入力との電位差に応じて動作する。

次に、上記カレントリミッタ＆ソフトスタート回路１４の全体の動作について説明する。
（ＶMONI＜ＶFBのとき）
差動アンプ１５はコンパレータとして機能し、その出力電圧ＶFB_Aがハイレベル（Ｖcc
）となり、ＭＯＳトランジスタＭ２はオフ状態、Ｍ４はオン状態にされる。そのため、カレントリミッタの機能は発動しないとともに、Ｍ４はオン抵抗が充分に小さくされ、誤差アンプ１１の出力にほとんど影響を与えることがないので、誤差アンプ１１の出力により電圧制御用トランジスタＭ０のゲートが制御され、出力電圧Ｖoutを一定に保持する制御が行われる。

（ＶMONI＞ＶFBのとき）
差動アンプ１５はバッファとして機能し、その出力電圧ＶFB_Aは非反転入力端子への入力電圧ＶFBに比例した電圧すなわち出力電圧Ｖoutに比例した電圧となる。また、電圧ＶFB_Aは、ＭＯＳトランジスタＭ２のソース電圧である入力電圧ＶDDよりもＭ２のしきい値電圧Ｖth分低い電圧（ＶDD−Ｖth）以下にされる。なお、電圧ＶFB_Aは下がるがＭ４はオン状態を維持する。これにより、ＭＯＳトランジスタＭ２がオン状態にされ、Ｍ２，Ｍ３に電流ＩFB_Aが流れ始める。すると、カレントリミッタの機能が発動して、電圧制御用トランジスタＭ０のゲート電圧が高くされ、Ｍ０によって流される出力電流Ｉoutが減少し、さらにＭ１に流れる電流ＩMONIも減少する。

このとき、Ｍ２，Ｍ３に流れる電流ＩFB_AがＭ１に流れる電流ＩMONIに比例するように、各トランジスタのサイズが設定されている。そのため、Ｉout−Ｖout特性はほぼ直線となる。ＭＯＳトランジスタＭ２のみでも出力電流を制限させることができるが、この実施形態では、Ｍ２と同様に差動アンプ１５の出力によって制御されるＭＯＳトランジスタＭ４を誤差アンプ１１の出力段のＭＯＳトランジスタＭ６と直列に設けることにより、カレントリミット機能が働いた際の誤差アンプ１１の出力の電圧制御用トランジスタＭ０のゲート制御電圧への影響を小さくして、電流制限用のトランジスタＭ２による電圧制御用トランジスタＭ０の制御電圧の調整をし易くすることができる。

（起動時）
次に、ソフトスタート機能について説明する。起動時に、入力電圧ＶDDが立ち上がり始めると、バイアス回路１３によって誤差アンプ１１に動作電圧が供給され、アンプは動作可能となるが、入力電圧ＶDDがある電位に立ち上がる前はＶMONI＞ＶFBとなり、カレントリミッタが機能するときと同様に、差動アンプ１５はバッファとして動作しフィードバック電圧ＶFBに比例した電圧を出力する。また、誤差アンプ１１の２つの反転入力端子の入力である参照電圧Ｖrefと差動アンプ１５の出力電圧ＶFB_AのうちＶFB_Aの方が低いため、誤差アンプ１１はＶFB_Aとフィードバック電圧ＶFBとの電位差に応じた電圧を出力し、該電圧で電圧制御用トランジスタＭ０および電流検出用トランジスタＭ１のゲート端子を制御する。つまり、出力電圧Ｖoutをモニタしながら電流を制御し出力電圧Ｖoutを徐々に上昇させる。
出力電圧Ｖoutが所定の電圧になると、差動アンプ１５の出力電圧ＶFB_Aが参照電圧Ｖrefよりも高くなり、誤差アンプ１１はＶrefとフィードバック電圧ＶFBとの電位差に応じた電圧を出力し、出力電圧Ｖoutが一定になるように定電圧制御を行うこととなる。本実施形態においては、差動アンプ１５がコンパレータの動作からバッファの動作に切り替わるタイミングと、誤差アンプ１１の反転入力端子の入力が差動アンプ１５の出力電圧ＶFB_Aから参照電圧Ｖrefに切り替わるタイミングとがほぼ一致するように、トランジスタのサイズや抵抗の値、Ｖrefの値、アンプの増幅率等が設定されている。

図３には、上記のように構成されたシリーズレギュレータＩＣについてシミュレーションを行って、出力電流Ｉoutを変化させたときの出力電圧Ｖout、差動アンプ１５の出力電圧ＶFB_A、フィードバック電圧ＶFBの変化の様子を調べた結果を示す。また、図４には、シミュレーションを行って、出力電流Ｉoutを変化させたときのＭ１に流れる電流ＩMONIに対するＭ２の電流ＩFB_Aの変化の様子を調べた結果を、横軸に電流ＩMONIをとって示してある。なお、入力電圧ＶDDは５．０Ｖ、差動アンプ１５の電源電圧Ｖccも５．０Ｖとし
た。図３において、差動アンプ１５の出力電圧ＶFB_Aが下がるとき、Ｉout＝１１０ｍＡの近傍で傾きが変化しているのは、これよりも低い電位ではトランジスタＭ４がオフするためである。

図４の上段は電流ＩMONIと出力電流Ｉoutとの関係を示すもので、直線となっていることから、電流ＩMONIは出力電流Ｉoutに比例していることが分かる。下段のＩMONI−ＩFB_A特性では矢印の方向に電流ＩMONIが増加すると、４２μＡ近傍でリミッタがかかり、ＩMONIが１６μＡ近傍までＩMONIとＩFB_Aが同時に減少し、ＩMONIが１６μＡ以下に減少すると電流ＩFB_Aは増加している。これは、差動アンプ１５の出力ダイナミックレンジが足らないためである。但し、出力電流が十分に減少している為、カレントリミット特性に大きな影響は与えず無視することができる。下段のＩMONI−ＩFB_A特性より、一点鎖線で囲まれた符号Ａが付された領域の直線が、上段のＩMONI−Ｉout特性の直線と同じ方向に傾斜していることから、ＩMONIが１６μＡ〜４２μＡの間では、Ｍ２の電流ＩFB_Aは電流ＩMONIすなわち出力電流Ｉoutに比例していることが分かる。

上記シミュレーション結果より、図１の実施形態のシリーズレギュレータＩＣは、図５（Ａ）に示すように、出力電流Ｉoutが所定の値Ｉｃ以下の範囲では、出力電流Ｉoutの大きさにかかわらず出力電圧Ｖoutがほぼ一定になるように制御される。しかし、出力電流Ｉoutが供給される図示しない負荷において短絡等の事故が発生して出力電流Ｉoutが増加し、所定の電流値Ｉｃを超えると、ＶMONI＞ＶFBとなってカレントリミッタの機能が働いて、出力電圧Ｖoutと出力電流Ｉoutが同時に減少し始める。そしてこのとき、ＶoutとＩoutとは比例関係を保ったまま減少するため、ほぼ直線的に変化するようになる。

つまり、従来のカレントリミッタでは、図９（Ａ）のように、フの字の斜め方向の部分が外側に膨らんだ特性になり、それによって図９（Ｂ）のような消費電力が増加してしまうのに対し、本実施形態では図５（Ａ）のように直線的なフの字特性に従って変化する。その結果、消費電力−出力電流特性は図５（Ｂ）のようになり、カレントリミットがかかった際の消費電力の増加を、従来のカレントリミッタに比べて抑えることができるようになる。なお、図５（Ｂ）においては、フの字の横方向の直線部分が水平な特性になっているが、この部分は図５（Ａ）の電圧−電流特性のフの字の斜め方向の直線部分の傾きに応じて角度が変化する。従って、図５（Ｂ）の電力−電流特性のフの字の上の直線部分が水平になるように、図５（Ａ）の電圧−電流特性のフの字の斜めの直線部分の傾きを決定し、そのような特性となるように回路を構成するトランジスタのサイズ等を設定するのが望ましく、そのように設定することによって消費電力が増加するのを防止することができる。

上述したように、図１のシリーズレギュレータＩＣは、１つの回路にカレントリミッタ回路とソフトスタート回路の機能を持たせることができるので、図７のように２つの回路を別々に設ける場合に比べて、ソフトスタート回路の定電流源ＣＩやコンデンサＣ０、電圧切替えスイッチなどが不要となる。また、半導体集積回路化する場合、一般にはコンデンサＣ０は外付け素子とするので、専用のコンデンサ接続用端子が必要となるが、本発明の実施形態を適用すればそのような外部端子も不用となる。その結果、半導体集積回路化する場合にチップ面積を約１５％程度低減できるという利点がある。

図６は、上記実施形態のシリーズレギュレータＩＣの変形例を示す。
この変形例は、差動アンプ１５の出力端子とカレントリミット用のＭＯＳトランジスタＭ２のゲート端子との間に、ゲートとドレインが結合されたいわゆるダイオード接続のＮチャネルＭＯＳトランジスタＭ７を接続したものである。他の構成は図１の回路と同様である。トランジスタＭ７はレベルシフトの機能を有しており、Ｍ７を設けることによって電圧ＶFB_AやＶFB_Bの電位の設定の自由度が高くなり、トランジスタＭ２，Ｍ４の素子サ
イズの最適化およびソフトスタート機能によるスタート時間の調整を行い易くなるという利点がある。すなわち、Ｍ７を設けずにＭ２，Ｍ４の素子サイズ比のみで電圧ＶFB_AおよびＶFB_Bの電位の最適化を行おうとすると、一方のトランジスタのサイズが極端に大きくなってしまうことがあるのに対し、Ｍ７を設けることによってＭ２，Ｍ４のサイズの肥大化を回避しつつ電圧ＶFB_AやＶFB_Bの電位の最適化およびスタート時間の調整を行うことができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、誤差アンプ１１および差動アンプ１５としてそれぞれ３入力の差動増幅回路を用いたものを示したが、それぞれ２入力の差動アンプを２以上設けて同様な働きをする回路を構成するようにしてもよい。

また、図１や図６のレギュレータにおいては、回路を構成するトランジスタとしてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。また、前記実施形態のレギュレータＩＣにおいては、誤差アンプ１１の基準となる参照電圧Ｖrefを生成する基準電圧回路をチップ内部に設けているが、外部端子を設けて参照電圧Ｖrefをチップ外部より与えるように構成しても良い。
さらに、以上の説明では、本発明をシリーズレギュレータＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、二次電池を充電する充電装置を構成する充電制御用ＩＣにも利用することができる。

１１誤差アンプ（第２回路）
１２基準電圧回路
１３バイアス回路
１４カレントリミッタ＆ソフトスタート回路
１５差動アンプ（第１回路）
Ｍ０電圧制御用トランジスタ
Ｍ１電流検出用トランジスタ

Claims

入力端子と出力端子との間に接続された制御用トランジスタと、
前記制御用トランジスタにより流される出力電流を検出し出力電流に比例した検出電圧を出力する電流検出回路と、
出力電圧に縮小比例したフィードバック電圧を生成するフィードバック電圧生成回路と、
前記フィードバック電圧に応じて出力電圧が一定になるように前記制御用トランジスタを制御する制御回路と、を備え、
前記制御回路は、
前記検出電圧と前記フィードバック電圧とを入力とし、前記出力電流が所定値よりも高い期間においてはコンパレータとして機能し、前記出力電流が所定値よりも低い期間においては前記フィードバック電圧に比例した電圧を出力するバッファとして機能する第１回路と、
基準となる電圧と前記フィードバック電圧と前記第１回路から出力される電圧とを入力とし、基準となる電圧が前記第１回路から出力される電圧よりも低い間は前記フィードバック電圧と前記第１回路の出力電圧との電位差に応じた電圧を生成し、基準となる電圧が前記第１回路から出力される電圧よりも高くなると前記フィードバック電圧と基準となる電圧との電位差に応じた電圧を生成して前記制御用トランジスタの制御端子に供給する第２回路と、
前記入力端子と前記制御用トランジスタの制御端子との間に設けられ、前記第１回路から出力される電圧により制御される電流制限用のトランジスタと、
を備えることを特徴とするレギュレータ用半導体集積回路。
前記第１回路は、２つの反転入力端子と１つの非反転入力端子を有する３入力の差動増幅回路を備え、前記フィードバック電圧が前記非反転入力端子に入力され、前記検出電圧が前記２つの反転入力端子の一方に入力され、自身の出力が他方の反転入力端子に帰還されるように構成されていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
前記第２回路は、２つの反転入力端子と１つの非反転入力端子を有する３入力の差動増幅回路を備え、前記フィードバック電圧が前記非反転入力端子に入力され、前記基準となる電圧と前記第１回路から出力される電圧が前記２つの反転入力端子に入力されていることを特徴とする請求項１または２に記載のレギュレータ用半導体集積回路。
前記第２回路の差動増幅回路は、直列形態の第１トランジスタと第２トランジスタを有する出力段を備え、前記第２トランジスタと直列に第３トランジスタが接続され、該第３トランジスタの制御端子に前記第１回路から出力される電圧が印加されていることを特徴とする請求項３に記載のレギュレータ用半導体集積回路。
前記入力端子と前記制御用トランジスタの制御端子との間に、前記電流制限用のトランジスタと直列にダイオードとして機能する素子が接続されていることを特徴とする請求項１〜４のいずれかに記載のレギュレータ用半導体集積回路。
前記電流制限用のトランジスタの制御端子と前記第１回路の出力端子との間に、ダイオードとして機能する素子が接続されていることを特徴とする請求項５に記載のレギュレータ用半導体集積回路。
前記電流検出回路は、前記制御用トランジスタとカレントミラーを構成する電流検出用トランジスタと、該トランジスタと直列に接続された電流−電圧変換手段とを備え、
前記電流検出用トランジスタの制御端子に、前記第２回路から出力される電圧が印加されて、前記電流検出用トランジスタおよび前記電流−電圧変換手段に、前記出力電流に縮小比例した電流が流れるように構成されていることを特徴とする請求項１〜６のいずれかに記載のレギュレータ用半導体集積回路。