[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5533914B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP5533914B2
JP5533914B2 JP2012048300A JP2012048300A JP5533914B2 JP 5533914 B2 JP5533914 B2 JP 5533914B2 JP 2012048300 A JP2012048300 A JP 2012048300A JP 2012048300 A JP2012048300 A JP 2012048300A JP 5533914 B2 JP5533914 B2 JP 5533914B2
Authority
JP
Japan
Prior art keywords
conductive pattern
resin film
electronic component
hole
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012048300A
Other languages
English (en)
Other versions
JP2013065810A (ja
Inventor
元太郎 増田
宏司 近藤
賢司 近藤
秀忠 梶野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012048300A priority Critical patent/JP5533914B2/ja
Priority to US13/595,060 priority patent/US8963017B2/en
Priority to CN201210314472.5A priority patent/CN102970819B/zh
Publication of JP2013065810A publication Critical patent/JP2013065810A/ja
Application granted granted Critical
Publication of JP5533914B2 publication Critical patent/JP5533914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、複数の樹脂フィルムを積層した積層体を加熱プレスすることで成形する多層基板に関する。
従来、表面に導電パターンが形成された樹脂フィルム、および加熱により軟化する熱可塑性樹脂からなる樹脂フィルム(熱可塑性樹脂フィルム)を交互に積層した積層体を、プレス機等で加熱プレスすることで熱融着させて形成する多層基板が提案されている(例えば、特許文献1参照)。
この特許文献1に記載の多層基板は、下面に導電パターンが形成された樹脂フィルムを下方側に配置し、上面に導電パターンが形成された樹脂フィルムを上方側に配置する基板構造としている。
特開2006−203114号公報
ところで、本発明者らは、熱可塑性樹脂フィルム、および表面に導電パターンが形成された樹脂フィルムを交互に積層した積層体の表面に、更に電子部品(例えば、LSI)を搭載するための樹脂製のベースフィルムを積層した状態で加熱プレスによって多層基板を形成することを検討している。なお、当該多層基板に電子部品を搭載する際には、電子部品の電極端子と接続する導電パターンを外部に露出させるために、ベースフィルムに端子接続用貫通穴を形成し、当該端子接続用貫通穴に電子部品の電極端子を挿入することで、電極端子と熱可塑性樹脂フィルムに形成された導電パターンとを接続する形態とする。
しかし、上述の構造を有する多層基板に電子部品を搭載すると、ベースフィルムの端子接続用貫通穴によって露出した導電パターンと電子部品とを適切に接続することが難しく、導電パターンと電子部品との間の接続信頼性が低いといった問題がある。
本発明は上記点に鑑みて、電子部品と導電パターンとの間における接続信頼性の低下を抑制可能な多層基板を提供することを目的とする。
上述の目的を達成するために、本発明者らは鋭意検討を重ねた。この結果、多層基板における導電パターン(121)の配置形態によって、加熱プレス時に多層基板を構成する各樹脂フィルム(12、13)の平坦性が崩れ、多層基板における端子接続用貫通穴(111)の深さ方向(多層基板の積層方向)の寸法にバラツキが生ずることで、導電パターン(121)と電子部品(2)の電極端子(2a)との間の接続が阻害されるとの知見を得た。
具体的には、多層基板における電子部品(2)を搭載する部品搭載部位(101)において、各樹脂フィルム(12、13)における積層方向に端子接続用貫通穴(111)と重合する重合部位(101a)よりも非重合となる非重合部位(101b)に導電パターン(121)が多く存在する場合、各樹脂フィルム(12、13)における積層方向に端子接続用貫通穴(111)と重合する重合部位が、積層方向に凹み易く、多層基板における端子接続用貫通穴(111)の深さ方向の寸法にバラツキが生じてしまうことが分かった。なお、多層基板における部品搭載部位(101)は、多層基板を積層方向から見たときに電子部品(2)と重合する部位を示している。
請求項1に記載の発明は、上述の知見に基づいてなされたものであり、所定温度に加熱すると軟化する複数の熱可塑性樹脂フィルム(13)、および熱可塑性樹脂フィルム(13)よりも所定温度における流動性が低く、少なくとも一方の面に導電パターン(121)が形成された複数の低流動性樹脂フィルム(12)を交互に積層した積層体(10a)と、電子部品(2)を搭載するための樹脂製のベースフィルム(11)とを積層体(10a)の積層方向に加熱プレスすることで形成される多層基板であって、積層体(10a)は、複数の低流動性樹脂フィルム(12)のうち、積層方向の一端側に配置された端部樹脂フィルム(12a)がベースフィルム(11)と隣接するように構成され、ベースフィルム(11)には、端部樹脂フィルム(12a)に形成された導電パターン(121)と電子部品(2)に設けられて積層方向に突出する電極端子(2a)とを接続するための端子接続用貫通穴(111)が形成されており、積層体(10a)における積層方向から見たときに電子部品(2)と重合する部品搭載部位(101)は、端子接続用貫通穴(111)と重合する重合部位(101a)における積層方向に存在する導電パターン(121)自体数が、端子接続用貫通穴(111)と非重合となる非重合部位(101b)における積層方向に存在する導電パターン(121)自体数よりも多くなるように構成されていることを特徴とする。
このように、多層基板における電子部品(2)を搭載する部品搭載部位(101)において、積層方向における端子接続用貫通穴(111)と非重合となる非重合部位(101b)よりも重合する重合部位(101a)に、積層方向に存在する導電パターン(121)の数(導電パターン(121)自体の層数)が多くなるように構成することで、加熱プレス時に各樹脂フィルム(12、13)における端子接続用貫通穴(111)に重合する重合部位(101a)が、積層方向に凹むことを抑制することができる。
これにより、多層基板における端子接続用貫通穴(111)の深さ方向の寸法にバラツキを抑えることができるので、電子部品(2)と導電パターン(121)との間における接続信頼性の低下を抑制することが可能となる。
また、請求項2に記載の発明では、請求項1に記載の多層基板において、複数の低流動性樹脂フィルム(12)それぞれは、積層方向において端子接続用貫通穴(111)と重合する重合部位(101a)に導電パターン(121)が形成されていることを特徴とする。
これによれば、加熱プレス時において、多層基板における端子接続用貫通穴(111)と重合する重合部位(101a)に存在する導電パターン(121)の積層方向への位置ずれを効果的に抑制することができるので、電子部品(2)と導電パターン(121)との間における接続信頼性の低下を充分に抑制することが可能となる。
ここで、複数の低流動性樹脂フィルム(12)のうち、電子部品(2)の搭載面に最も近い位置に存在する端部樹脂フィルム(12a)において、端子接続用貫通穴(111)と重合しない非重合部位(101b)に導電パターン(121)が存在すると、当該非重合部位(101b)に電子部品(2)側に向かう反りが生じてしまう可能性がある。このような端部樹脂フィルム(12a)の反りは、電子部品(2)と導電パターン(121)との間における接続信頼性に悪影響を及ぼす虞がある。
そこで、請求項3に記載の発明では、請求項1または2に記載の多層基板において、複数の低流動性樹脂フィルム(12)のうち、少なくとも端部樹脂フィルム(12a)は、部品搭載部位(101)のうち、積層方向において端子接続用貫通穴(111)と重合する重合部位(101a)にだけ導電パターン(121)が形成されていることを特徴とする。
このように、端部樹脂フィルム(12a)には、部品搭載部位(101)における端子接続用貫通穴(111)と重合する重合部位(101a)にだけ導電パターン(121)を形成する構成、すなわち、部品搭載部位(101)における端子接続用貫通穴(111)と重合しない非重合部位(101b)に導電パターン(121)を形成しない構成とすることで、端部樹脂フィルム(12a)における端子接続用貫通穴(111)と重合しない非重合部位(101b)に電子部品(2)側に向かう反りが生じてしまうことを抑制することができる。従って、電子部品(2)と導電パターン(121)との間における接続信頼性の低下を充分に抑制することが可能となる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
実施形態に係る多層基板に電子部品を搭載した電子部品搭載基板の積層方向の断面図である。 実施形態に係る多層基板の各フィルムの形成工程を説明する説明図である。 実施形態に係る多層基板の製造工程を説明する説明図である。 実施形態に係る電子部品搭載基板の製造工程を説明する説明図である。 比較例に係る多層基板の各フィルムの形成工程を説明する説明図である。 比較例に係る多層基板の製造工程を説明する説明図である。 比較例に係る多層基板における電子部品の電極端子と導電パターンの接続状態を説明するための説明図である。 実施形態に係る多層基板における電子部品の電極端子と導電パターンの接続状態を説明するための説明図である。
本発明の一実施形態について図面を用いて説明する。図1は、本実施形態に係る多層基板10に電子部品(本実施形態ではLSI)2を搭載した電子部品搭載基板1の積層方向の断面図である。
電子部品搭載基板1は、複数の樹脂フィルム12、13等を加熱プレスすることで成形した多層基板10に、当該多層基板10の積層方向に突出する電極端子2aを備える電子部品2を搭載した基板である。なお、本実施形態の電子部品搭載基板1は、多層基板10および電子部品2以外に、電子部品2を保護するために電子部品2の周りを囲むように設けられた保護層20、電子部品2の熱を放熱するためのヒートシンク(図示略)等を有する放熱層30を備えている。
本実施形態の多層基板10は、各種樹脂フィルム12、13を積層した積層体10aと、電子部品2を搭載するための樹脂製のベースフィルム11とを積層体10aの積層方向に加熱プレスすることで形成される基板である。
多層基板10の積層体10aは、片面(上面)に導電パターン121が形成された複数の第1樹脂フィルム12、および導電パターン121が形成されていない複数の第2樹脂フィルム13を交互に積層したものである。
本実施形態の積層体10aは、4枚の第1樹脂フィルム12と3枚の第2樹脂フィルムを交互に積層して構成されている。具体的には、積層体10aは、積層方向におけるベースフィルム11側(電子部品2側)から、第1樹脂フィルム12、第2樹脂フィルム13、第1樹脂フィルム12、第2樹脂フィルム13、第1樹脂フィルム12、第2樹脂フィルム13、第1樹脂フィルム12といった順に積層して構成されている。従って、複数の第1樹脂フィルム12のうち、積層方向における一端側(上方側)に配置された第1樹脂フィルム12(以下、端部樹脂フィルム12aとも称する。)がベースフィルム11に隣接するように配置されている。
本実施形態の第2樹脂フィルム13は、所定温度に加熱されることで軟化する熱可塑性樹脂に無機フィラーを添加した添加物をフィルム基材とする熱可塑性樹脂フィルムで構成されている。第2樹脂フィルム13を構成する熱可塑性樹脂としては、例えば、ポリエーテルエーテルケトン樹脂(PEEK)とポリエーテルイミド樹脂(PEI)との混合樹脂を採用することが好ましい。
一方、本実施形態の第1樹脂フィルム12は、第2樹脂フィルム13よりも所定温度における流動性が低い低流動性樹脂をフィルム基材とする低流動性樹脂フィルムで構成されている。第1樹脂フィルム12を構成する低流動性樹脂としては、熱硬化性を有するポリイミド樹脂からなる熱硬化性樹脂を採用することができる。
また、ベースフィルム11は、所定温度に加熱されることで軟化する熱可塑性樹脂をフィルム基材とする熱可塑性樹脂フィルムで構成されている。ベースフィルム11を構成する熱可塑性樹脂としては、例えば、ポリエーテルエーテルケトン樹脂(PEEK)とポリエーテルイミド樹脂(PEI)との混合樹脂を採用することが好ましい。
また、ベースフィルム11には、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aに形成された導電パターン121と、電子部品2に設けられた電極端子2aとを接続するための端子接続用貫通穴111が形成されている。なお、ベースフィルム11は、端子接続用貫通穴111を介して端部樹脂フィルム12aに形成された導電パターン121と電子部品2の電極端子2aとを接続するために、その厚み寸法が電極端子2aの突出高さよりも小さいものを用いている。
ここで、本実施形態に係る多層基板10内部の導電パターン121の配置形態について説明する。本実施形態の積層体10aにおける積層方向から見たときに電子部品2と重合する部品搭載部位101(図1における点線で囲まれた部位)は、端子接続用貫通穴111と重合する重合部位101a(図1における一点鎖線で囲まれた部位)における積層方向に存在する導電パターン121の数が、端子接続用貫通穴111と非重合となる非重合部位101b(図1における二点鎖線で囲まれた部位)における積層方向に存在する導電パターン121の数よりも多くなるように構成されている。
具体的には、本実施形態の積層体10aを構成する複数の第1樹脂フィルム12それぞれは、積層体10aの積層方向において端子接続用貫通穴111に重合する重合部位101aに導電パターン121が形成されている。なお、複数の第1樹脂フィルム12おける端子接続用貫通穴111に重合する重合部位101aに形成された導電パターン121は、その一部を電子部品2の電極端子2a等の何れにも電気的に接続しないダミーパターンとしてもよい。
また、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aは、部品搭載部位101において、端子接続用貫通穴111に重合する重合部位101aにだけ導電パターン121を形成するようにしている。つまり、端部樹脂フィルム12aは、部品搭載部位101において、端子接続用貫通穴111に非重合となる非重合部位101bに導電パターン121を形成しないようにしている。
次に、本実施形態に係る電子部品搭載基板1の製造工程について図2〜図4を用いて説明する。図2は、本実施形態に係る多層基板10の各フィルムの形成工程を説明するための説明図であり、図3は本実施形態に係る多層基板10の製造工程を説明するための説明図である。
まず、図2に示すように、ベースフィルム11、低流動性樹脂フィルムである第1樹脂フィルム12、および熱可塑性樹脂フィルムである第2樹脂フィルム13のフィルム基材(絶縁基材)を用意する。
そして、用意したフィルム基材のうち、第1樹脂フィルム12のフィルム基材の上面に、銅箔を貼り合わせ、この銅箔をエッジングして所望の導電パターン121を形成する。この際、図1に示したように、積層方向から見たときに電子部品2を搭載する予定の部位と重合する部品搭載部位101において、端子接続用貫通穴111と重合する重合部位101aに存在する導電パターン121の数が、端子接続用貫通穴111と非重合となる非重合部位101bに存在する導電パターン121の数よりも多くなるように導電パターン121を形成する。
また、導電パターン121を形成したフィルム基材の所定の位置にレーザ加工等によりビアホール122を形成し、当該ビアホール122内にスクリーン印刷機等を用いて導電ペースト123を充填して第1樹脂フィルム12を得る(図2(b)、図2(d)、図2(f)、図2(h)参照)。
また、第2樹脂フィルム13のフィルム基材の所定の位置に、レーザ加工等により厚み方向に貫通するビアホール131を形成し、当該ビアホール131内にスクリーン印刷機等を用いて導電ペースト132を充填して第2樹脂フィルム13を得る(図2(c)、図2(e)、図2(g)参照)。
ここで、第1、第2樹脂フィルム12、13の各ビアホール122、131に充填する導電ペースト123、132としては、金属粒子(例えば、錫粒子、銀粒子を含む金属粒子)、粘度を調整するための溶剤等で構成されている。なお、導電ペースト123、132は、後述する加熱プレス工程において、金属粒子が焼結されて層間を電気的に接続する導電部14となり、溶剤については揮発する。
このように形成した各樹脂フィルム12、13を図2(b)〜図2(h)に示す配置で順次重ね合わせた積層体10aと、ベースフィルム11とを積層する(積層工程)。この際、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aがベースフィルム11に隣接するように積層する。
その後、積層体10aとベースフィルム11とを積層した状態で、図示しないプレス機にて挟み込み、所定の加圧力、所定の温度で、予め定めた基準時間、加熱プレスを行う(加熱プレス工程)。この加熱プレスによって、積層体10aとベースフィルム11とを図3(a)に示すように一体化する。なお、加熱プレス工程では、例えば、3〜5MPa(好ましくは4MPa程度)の加圧力で、320度、3時間程度の加熱プレスを行う。多層基板10を得る。
そして、加熱プレス工程の後、端部樹脂フィルム12aの導電パターン121を外部に露出させるべく、レーザ加工等によりベースフィルム11に端子接続用貫通穴111を形成することで、図3(b)に示す多層基板10を得る。
上述の加熱プレス工程では、熱可塑性樹脂をフィルム基材とするベースフィルム11および第2樹脂フィルム13が軟化することで、ベースフィルム11、各樹脂フィルム12、13同士が接着される。また、各樹脂フィルム12、13に形成したビアホール122、131内の導電ペースト123、132が焼結されて、層間を接続する導電部14が形成される。
次に、電子部品搭載基板1の製造工程について図4を用いて説明する。ここで、図4は、本実施形態に係る電子部品搭載基板1の製造工程を説明する説明図である。
電子部品搭載基板1の構成部品である多層基板10、放熱層30、保護層20、電子部品2を図4(a)〜図4(d)で示す配置で順次重ね合わせた状態で一体化することで、電子部品搭載基板1を得る(図1参照)。なお、電子部品2の電極端子2aが多層基板10のベースフィルム11に形成された端子接続用貫通穴111に挿入されることで、電子部品2の電極端子2aと端部樹脂フィルム12aに形成された導電パターン121とが接続される。
ここで、上述のように、本実施形態に係る多層基板10は、内部の導電パターン121の配置形態を、図1に示すように、積層方向から見たときに電子部品2と重合する部品搭載部位101において、端子接続用貫通穴111と重合する重合部位101aに存在する導電パターン121の数が、端子接続用貫通穴111と非重合となる非重合部位101bに存在する導電パターン121の数よりも多くなるように構成している。
その一方で、内部の導電パターン121の配置形態を、以下に説明する比較例に係る多層基板10´の如く変更することが考えられる。この比較例に係る多層基板10´について、図5〜図7を用いて説明する。
ここで、図5は、比較例に係る多層基板10´の各フィルムの形成工程を説明する説明図であり、図6は、比較例に係る多層基板10´の製造工程を説明する説明図であり、図7は、比較例に係る多層基板10´における電子部品2の電極端子2aと導電パターン121の接続状態を説明するための説明図である。なお、比較例に係る多層基板10´のうち、本実施形態に係る多層基板10と同様または均等となる構成要素については、本実施形態に係る多層基板10と同一の符号を付し、その説明ついて省略する。
まず、図5に示すように、ベースフィルム11、低流動性樹脂フィルムである第1樹脂フィルム12、および熱可塑性樹脂フィルムである第2樹脂フィルム13のフィルム基材(絶縁基材)を用意する。
そして、第1樹脂フィルム12のフィルム基材の上面に導電パターン121を形成する。この際、図5に示すように、積層方向から見たときに電子部品2を搭載する予定の部位と重合する部品搭載部位101において、端子接続用貫通穴111と非重合となる非重合部位101bに存在する導電パターン121の数が、端子接続用貫通穴111と重合する重合部位101aに存在する導電パターン121の数よりも多くなるように導電パターン121を形成する。
また、各樹脂フィルム12、13のフィルム基材にビアホール122、131を形成すると共に、形成したビアホール122、131内に導電ペースト123、132を充填する。
このように形成した各樹脂フィルム12、13を図5(b)〜図5(h)に示す配置で順次重ね合わせた積層体10aと、ベースフィルム11とを積層する。そして、積層体10aとベースフィルム11とを積層した状態で、加熱プレスすることで、積層体10aとベースフィルム11とを図6(a)に示すように一体化する。さらに、加熱プレス工程の後、端部樹脂フィルム12aの導電パターン121を外部に露出させるべく、レーザ加工等によりベースフィルム11に端子接続用貫通穴111を形成することで、図6(b)に示す多層基板10´を得る。
このようにして得られた多層基板10´は、部品搭載部位101において、積層方向に端子接続用貫通穴111と重合する重合部位101aよりも端子接続用貫通穴111と重合しない非重合部位101bに導電パターン121が多く存在することで、各樹脂フィルム12、13における平坦性が崩れ、各樹脂フィルム12、13における端子接続用貫通穴111と重合する重合部位101aが、加熱プレス時に積層方向に凹んでしまう。このように各樹脂フィルム12、13における端子接続用貫通穴111と重合する重合部位101aに凹みが生ずると、端部樹脂フィルム12aに形成された導電パターン121の位置が積層方向にずれ、多層基板10´における端子接続用貫通穴111の深さ方向(多層基板10´の積層方向)の寸法にバラツキが生じてしまう。
例えば、図7(a)に示すように、端子接続用貫通穴111の深さ方向(多層基板10´の積層方向)の寸法B´が、電子部品2の電極端子2aの突出高さ(積層方向の寸法)A´よりも大きくなる(B´>A´)と、図7(b)に示すように、端部樹脂フィルム12aの導電パターン121と電子部品2の電極端子2aの先端部との間に隙間Xが生じ、導電パターン121と電子部品2の電極端子2aとを適切に接続できない可能性がある。
これに対して、本実施形態の多層基板10では、図1に示すように、部品搭載部位101において、積層方向に端子接続用貫通穴111と重合しない非重合部位101bよりも端子接続用貫通穴111と重合する重合部位101aに、積層方向に存在する導電パターン121の数を多くなるように構成している。このため、加熱プレス時に各樹脂フィルム12、13における端子接続用貫通穴111と重合する重合部位101aが、積層方向に凹むことが抑制される。
これにより、本実施形態に係る多層基板10では、端部樹脂フィルム12aに形成された導電パターン121の位置が積層方向にずれ難くなるので、端子接続用貫通穴111の深さ方向の寸法にバラツキを抑えることができ、多層基板10に対して電子部品2を搭載する際の電子部品2と導電パターン121との間における接続信頼性の低下を抑制することが可能となる。
例えば、図8(a)に示すように、端子接続用貫通穴111の深さ方向(多層基板10の積層方向)の寸法Bが、電子部品2の電極端子2aの突出高さ(積層方向の寸法)Aよりも小さい状態(B<A)を維持できるので、図8(b)に示すように、端部樹脂フィルム12aの導電パターン121と電子部品2の電極端子2aの先端部とを適切に接続することができる。
また、本実施形態の多層基板10では、低流動性樹脂フィルムである第1樹脂フィルム12それぞれに、積層方向において端子接続用貫通穴111と重合する重合部位101aに導電パターン121を形成するようにしている。
これにより、加熱プレス時において、多層基板10における端子接続用貫通穴111と重合する重合部位101aに存在する導電パターン121の積層方向への位置ずれを効果的に抑制することができるので、電子部品2と導電パターン121との間における接続信頼性の低下を充分に抑制することが可能となる。
ここで、複数の第1樹脂フィルム12のうち、電子部品2の搭載面に最も近い位置に存在する端部樹脂フィルム12aに、端子接続用貫通穴111と重合しない非重合部位101bに導電パターン121が存在すると、端子接続用貫通穴111と重合しない非重合部位101bに電子部品2側に向かう反りが生じてしまう可能性がある(図7参照)。このような端部樹脂フィルム12aの反りは、電子部品2と導電パターン121との間における接続信頼性に悪影響を及ぼす虞がある。
このため、本実施形態の多層基板10では、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aに、積層方向において端子接続用貫通穴111と重合する重合部位101aにだけ導電パターン121を形成するようにしている。
このように、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aには、積層方向において端子接続用貫通穴111と重合する重合部位101aにだけ導電パターン121を形成する構成とすることで、端部樹脂フィルム12aにおける端子接続用貫通穴111と重合しない非重合部位101bに電子部品2側に向かう反りが生じてしまうことを抑制することができる(図8参照)。
従って、本実施形態に係る多層基板10によれば、電子部品2と導電パターン121との間における接続信頼性の低下を充分に抑制することが可能となる。
なお、本実施形態で用いた各図面のうち、多層基板10の断面図では、説明の便宜上、各樹脂フィルム12、13における端子接続用貫通穴111と重合する重合部位101aに、各導電パターン121間を電気的に接続する導電部14を設ける例を図示しているが、これに限定されない。各樹脂フィルム12、13に設ける導電部14は、各導電パターン121間を電気的に接続可能な位置であれば、端子接続用貫通穴111と重合する重合部位101a以外の任意の位置に設けることができる。勿論、導電パターン121をダミーパターンで構成する箇所においては、導電部14を設ける必要がない。
(他の実施形態)
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、各請求項に記載した範囲を逸脱しない限り、各請求項の記載文言に限定されず、当業者がそれらから容易に置き換えられる範囲にも及び、かつ、当業者が通常有する知識に基づく改良を適宜付加することができる。例えば、以下のように種々変形可能である。
(1)上述の実施形態の如く、複数の第1樹脂フィルム12それぞれに、積層方向において端子接続用貫通穴111と重合する重合部位101aに導電パターン121を形成することが好ましいが、多層基板10内部の導電パターン121の配置形態は、これに限定されない。
また、複数の第1樹脂フィルム12のうち、端部樹脂フィルム12aには、部品搭載部位101のうち、積層方向において端子接続用貫通穴111と重合する重合部位101aにだけ導電パターン121を形成することが好ましいが、多層基板10内部の導電パターン121の配置形態は、これに限定されない。
多層基板10内部の導電パターン121の配置形態としては、部品搭載部位101において、端子接続用貫通穴111と重合する重合部位101aに存在する導電パターン121の数が、少なくとも端子接続用貫通穴111と非重合となる非重合部位101bに存在する導電パターン121の数よりも多くなる形態であれば、その他の配置形態を採用してもよい。
(2)上述の実施形態では、第1樹脂フィルム12として、フィルム基材の片面(上面)に導電パターン121を形成しているが、これに限らず、フィルム基材の両面に導電パターン121を形成するようにしてもよい。
(3)上述の実施形態では、導電パターン121を銅箔で構成しているが、導電性のある金属箔であれば、銅箔に限らず採用することができる。
(4)上述の実施形態では、保護層20および放熱層30を備える電子部品搭載基板1について説明したが、保護層20や放熱層30については、必要に応じて備えればよく、省略することができる。
(5)上述の実施形態では、第1樹脂フィルム12を構成する低流動性樹脂として、熱硬化性樹脂を採用する例について説明したが、これに限定されない。第1樹脂フィルム12を構成する低流動性樹脂としては、第2樹脂フィルム13を構成する熱可塑性樹脂よりも所定温度における流動性が低い樹脂であれば適宜採用することができる。例えば、第1樹脂フィルム12を構成する低流動性樹脂としては、第2樹脂フィルム13よりも無機フィラーの添加量が多い熱可塑性樹脂や、第2樹脂フィルム13を構成する熱可塑性樹脂よりも融点温度(軟化温度)が高い高融点熱可塑性樹脂を採用してもよい。
10 多層基板
10a 積層体
101 部品搭載部位
101a 重合部位
101b 非重合部位
11 ベースフィルム
111 端子接続用貫通穴
12 第1樹脂フィルム(低流動性樹脂フィルム)
12a 端部樹脂フィルム
13 第2樹脂フィルム(熱可塑性樹脂フィルム)
2 電子部品
2a 電極端子

Claims (3)

  1. 所定温度に加熱すると軟化する複数の熱可塑性樹脂フィルム(13)、および前記熱可塑性樹脂フィルム(13)よりも前記所定温度における流動性が低く、少なくとも一方の面に導電パターン(121)が形成された複数の低流動性樹脂フィルム(12)を交互に積層した積層体(10a)と、電子部品(2)を搭載するための樹脂製のベースフィルム(11)とを前記積層体(10a)の積層方向に加熱プレスすることで形成される多層基板であって、
    前記積層体(10a)は、前記複数の低流動性樹脂フィルム(12)のうち、前記積層方向の一端側に配置された端部樹脂フィルム(12a)が前記ベースフィルム(11)と隣接するように構成され、
    前記ベースフィルム(11)には、前記端部樹脂フィルム(12a)に形成された前記導電パターン(121)と前記電子部品(2)に設けられて前記積層方向に突出する電極端子(2a)とを接続するための端子接続用貫通穴(111)が形成されており、
    前記積層体(10a)における前記積層方向から見たときに前記電子部品(2)と重合する部品搭載部位(101)は、前記端子接続用貫通穴(111)と重合する重合部位(101a)における前記積層方向に存在する前記導電パターン(121)自体数が、前記端子接続用貫通穴(111)と非重合となる非重合部位(101b)における前記積層方向に存在する前記導電パターン(121)自体数よりも多くなるように構成されていることを特徴とする多層基板。
  2. 前記複数の低流動性樹脂フィルム(12)それぞれは、前記積層方向において前記端子接続用貫通穴(111)と重合する重合部位(101a)に前記導電パターン(121)が形成されていることを特徴とする請求項1に記載の多層基板。
  3. 前記複数の低流動性樹脂フィルム(12)のうち、少なくとも前記端部樹脂フィルム(12a)は、前記部品搭載部位(101)のうち、前記積層方向において前記端子接続用貫通穴(111)と重合する重合部位(101a)にだけ前記導電パターン(121)が形成されていることを特徴とする請求項1または2に記載の多層基板。
JP2012048300A 2011-08-31 2012-03-05 多層基板 Active JP5533914B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012048300A JP5533914B2 (ja) 2011-08-31 2012-03-05 多層基板
US13/595,060 US8963017B2 (en) 2011-08-31 2012-08-27 Multilayer board
CN201210314472.5A CN102970819B (zh) 2011-08-31 2012-08-30 多层板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011189217 2011-08-31
JP2011189217 2011-08-31
JP2012048300A JP5533914B2 (ja) 2011-08-31 2012-03-05 多層基板

Publications (2)

Publication Number Publication Date
JP2013065810A JP2013065810A (ja) 2013-04-11
JP5533914B2 true JP5533914B2 (ja) 2014-06-25

Family

ID=47741994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012048300A Active JP5533914B2 (ja) 2011-08-31 2012-03-05 多層基板

Country Status (3)

Country Link
US (1) US8963017B2 (ja)
JP (1) JP5533914B2 (ja)
CN (1) CN102970819B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090894A (ja) * 2013-11-05 2015-05-11 イビデン株式会社 プリント配線板
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
WO2016080141A1 (ja) * 2014-11-17 2016-05-26 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
CN208159008U (zh) * 2015-08-10 2018-11-27 株式会社村田制作所 树脂多层基板
WO2018037628A1 (ja) * 2016-08-23 2018-03-01 株式会社村田製作所 樹脂多層基板
JP6497487B2 (ja) * 2016-12-02 2019-04-10 株式会社村田製作所 多層配線基板
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102718A (en) * 1990-07-27 1992-04-07 Minnesota Mining And Manufacturing Company Multi-chip substrate
JPH09321390A (ja) * 1996-05-31 1997-12-12 Olympus Optical Co Ltd 両面フレキシブル配線板
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
JP2001223469A (ja) 1999-11-30 2001-08-17 Hitachi Chem Co Ltd ビルドアップ配線板及びその製造方法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
JP2005129727A (ja) 2003-10-23 2005-05-19 Sony Corp 多層配線基板及びその製造方法
EP1538640B1 (en) * 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
JP2005294615A (ja) * 2004-04-01 2005-10-20 Matsushita Electric Ind Co Ltd 配線基板
JP2006203114A (ja) 2005-01-24 2006-08-03 Mitsubishi Plastics Ind Ltd 多層プリント配線基板
JP2007129017A (ja) * 2005-11-02 2007-05-24 Fujikura Ltd 多層配線基板用基材、多層配線基板及びその製造方法
JP2007317806A (ja) * 2006-05-24 2007-12-06 Fujitsu Ltd プリント基板ユニット
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法
JP5359940B2 (ja) 2010-03-10 2013-12-04 株式会社デンソー 多層回路基板の製造方法
JP2011222553A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
JP2011249745A (ja) 2010-04-28 2011-12-08 Denso Corp 多層基板

Also Published As

Publication number Publication date
CN102970819A (zh) 2013-03-13
CN102970819B (zh) 2015-07-08
JP2013065810A (ja) 2013-04-11
US20130048345A1 (en) 2013-02-28
US8963017B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
JP5533914B2 (ja) 多層基板
JP4021472B1 (ja) フレックスリジッド配線板及びその製造方法
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
JP2011119722A (ja) 多層配線基板及びその製造方法
JP2017050391A (ja) 多層基板およびその製造方法
JP5955102B2 (ja) 配線基板およびその製造方法
JP2010118589A5 (ja) 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置
JP2003304072A (ja) 多層配線基板及びその製造方法
JP5581828B2 (ja) 積層回路基板および基板製造方法
JP6497486B2 (ja) 多層基板およびその製造方法
TW201336367A (zh) 電路板及其製作方法
JP5931483B2 (ja) 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板
TW201427505A (zh) 具有內埋元件的電路板及其製作方法
JP5874697B2 (ja) 多層プリント基板およびその製造方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2007201034A (ja) 多層配線基板の層間接続構造
JP4779668B2 (ja) 積層基板の製造方法
JP5561683B2 (ja) 部品内蔵基板
JP5585035B2 (ja) 回路基板の製造方法
JP6062872B2 (ja) 配線基板
JP6259054B2 (ja) 配線基板の製造方法
JP2006351971A (ja) 多層配線用基材および多層配線板
JP2017108034A (ja) 配線板及びその製造方法
JP5055415B2 (ja) 多層配線用基材および多層配線板
JP5607573B2 (ja) 多層配線基板、部品内蔵基板、および多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R151 Written notification of patent or utility model registration

Ref document number: 5533914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350