JP5581828B2 - 積層回路基板および基板製造方法 - Google Patents
積層回路基板および基板製造方法 Download PDFInfo
- Publication number
- JP5581828B2 JP5581828B2 JP2010132395A JP2010132395A JP5581828B2 JP 5581828 B2 JP5581828 B2 JP 5581828B2 JP 2010132395 A JP2010132395 A JP 2010132395A JP 2010132395 A JP2010132395 A JP 2010132395A JP 5581828 B2 JP5581828 B2 JP 5581828B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plate
- conductive material
- circuit board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004020 conductor Substances 0.000 claims description 43
- 239000012790 adhesive layer Substances 0.000 claims description 40
- 239000004840 adhesive resin Substances 0.000 claims description 24
- 229920006223 adhesive resin Polymers 0.000 claims description 24
- 238000003475 lamination Methods 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 229920002799 BoPET Polymers 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 239000005041 Mylar™ Substances 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 24
- 239000002648 laminated material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
まず、図1を用いて、積層回路基板1の構成を説明する。図1は、実施例1に係る積層回路基板1の構成を示すブロック図である。図1に示すように、積層回路基板1は、基板10A、基板10B、配線パターン11、接合ランド12、導電材料13、接着層20、プレート30および調整用貫通孔31を有する。
次に、図2を用いて、実施例1に係る積層回路基板1の製造方法について説明する。図2は、実施例1に係る積層回路基板1の積層方法を説明する図である。積層回路基板の製造方法として、まず、接着シートである接着層20を積層する基板10A、10Bにラミネートする。このとき、基板10A、10Bとラミネート側の反対面にはマイラーフィルム21が配置されている。
上述してきたように、積層回路基板1は、表面に接合ランド12が形成されている基板10Aと、表面に接合ランド12が形成されている基板10Bと、基板10Aと基板10Bとの間に配置される接着樹脂の層であって、接合ランド12同士を導電性材料にて電気的に接合する接着層と、導電材料13を供給するための貫通孔32が形成されたプレート30とを有する。そして、プレート30は、積層時に生じる過剰な接着樹脂を溜める樹脂溜りである調整用貫通孔31が設けられているので、積層圧力で接着シートの材料が流動して導電性材料を押し流すことを防止することが可能である。また、残銅率が異なる基板ごとに異なる接着シートを用意する必要がないので、基板の製造を容易にすることが可能である。
上記の実施例2では、積層材料における二層の接着層のうち、一方の接着層20に調整用貫通孔31に対応する位置に孔を設けた場合を説明したが、これに限定されるものではなく、両方の接着層に調整用貫通孔31を設けるようにしてもよい。
また、調整用貫通孔31および貫通孔32を空ける手順は、特別限定するものではない。接着層とプレートを個別に加工して、張り合わせても良く、また、接着層とプレートの同一箇所について、張り合わせ後加工してもよい。また、加工方法についても、限定するものではなく、通常のドリルや、レーザーを用いて加工することができる。
また、開示の技術は、目的を達成するため、LSI(Large Scale Integration)、インターポーザ、マザーボード、半導体素子一般、パッケージ基板一般、中継基板一般、回路基板一般に広く適用可能である。
10A、10B 基板
11 配線パターン
12 接合ランド
13 導電材料
20 接着層
30 プレート
31 調整用貫通孔
32 貫通孔
Claims (7)
- 表面に第一ランドと第一パターンとが形成されている第一配線基板と、
表面に第二ランドと第二パターンとが形成されている第二配線基板と、
前記第一配線基板と前記第二配線基板との間に配置される接着樹脂の層であって、前記第一ランドと前記第二ランドを導電性材料にて電気的に接合する接着層と、
前記導電性材料を供給するための貫通孔が形成されたプレートと、を備え、
前記プレートは、前記第一パターンと前記第二パターンとが対向する位置に、前記第一配線基板の前記表面の残銅率と前記第二配線基板の前記表面の残銅率とから算出された体積分に等しい総体積を有する、積層時に生じる過剰な接着樹脂を溜める樹脂溜りが設けられたことを特徴とする積層回路基板。 - 前記樹脂溜りが貫通孔であることを特徴とする請求項1に記載の積層回路基板。
- 前記プレートの表裏に前記接着層が予め形成されていることを特徴とする請求項1または2に記載の積層回路基板。
- 前記プレートの表裏に形成された接着層の接着表面がマイラーフィルムで覆われていることを特徴とする請求項3に記載の積層回路基板。
- 前記プレートの表裏に形成された接着層のうちのいずれか一方の接着層のみに、前記過剰な接着樹脂を溜める貫通孔が設けられていることを特徴とする請求項3または4に記載の積層回路基板。
- 前記プレートの貫通孔には、前記第一ランドと前記第二ランドとの間を接続するための導電性材料が予め充填されていることを特徴とする請求項1〜5のいずれか一つに記載の積層回路基板。
- 第一配線基板の表面に形成されている第一ランドと、第二配線基板の表面に形成されている第二ランドとを導電性材料にて電気的に接合する接着層を前記第一配線基板および前記第二配線基板の被着面に形成する接着層形成ステップと、
前記接着層に対して、導電性材料を充填するための貫通孔を形成する貫通孔形成ステップと、
前記貫通孔形成ステップによって形成された貫通孔に導電性材料を充填する導電性材料充填ステップと、
前記第一配線基板および前記第二配線基板の張り合わせ面に、積層時に生じる過剰な接着樹脂を溜める樹脂溜りが形成されたプレートを位置決めする位置決めステップと、
前記位置決めステップによって位置決めされたプレートと、前記第一配線基板および前記第二配線基板との積層面に直交する方向に加圧しながら過熱して積層する積層ステップと、
を含んだことを特徴とする基板製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010132395A JP5581828B2 (ja) | 2010-06-09 | 2010-06-09 | 積層回路基板および基板製造方法 |
CN2011100789292A CN102281703B (zh) | 2010-06-09 | 2011-03-30 | 层叠电路基板以及基板制造方法 |
US13/085,804 US8586876B2 (en) | 2010-06-09 | 2011-04-13 | Laminated circuit board and board producing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010132395A JP5581828B2 (ja) | 2010-06-09 | 2010-06-09 | 積層回路基板および基板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258779A JP2011258779A (ja) | 2011-12-22 |
JP5581828B2 true JP5581828B2 (ja) | 2014-09-03 |
Family
ID=45095314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010132395A Active JP5581828B2 (ja) | 2010-06-09 | 2010-06-09 | 積層回路基板および基板製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8586876B2 (ja) |
JP (1) | JP5581828B2 (ja) |
CN (1) | CN102281703B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
FR3007403B1 (fr) * | 2013-06-20 | 2016-08-05 | Commissariat Energie Atomique | Procede de realisation d'un dispositif microelectronique mecaniquement autonome |
CN104302097B (zh) * | 2014-10-16 | 2017-07-21 | 深圳市华星光电技术有限公司 | 一种多层印刷电路板 |
CN111542178B (zh) * | 2020-05-13 | 2021-07-16 | 上海泽丰半导体科技有限公司 | 一种多层电路板的制作工艺和多层电路板 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746713B2 (ja) | 1986-10-31 | 1995-05-17 | イビデン株式会社 | 半導体搭載用基板 |
JPH04154190A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | チップ部品の実装方法 |
JP3472299B2 (ja) * | 1991-12-31 | 2003-12-02 | テッセラ、インク. | 多層回路ユニットの製造方法及びその構成要素 |
US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
US6247228B1 (en) * | 1996-08-12 | 2001-06-19 | Tessera, Inc. | Electrical connection with inwardly deformable contacts |
JP3215090B2 (ja) * | 1998-06-16 | 2001-10-02 | 松下電器産業株式会社 | 配線基板、多層配線基板、及びそれらの製造方法 |
JP2001160686A (ja) * | 1999-12-02 | 2001-06-12 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
US6407341B1 (en) * | 2000-04-25 | 2002-06-18 | International Business Machines Corporation | Conductive substructures of a multilayered laminate |
US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
JP2002290032A (ja) * | 2001-03-24 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2003031949A (ja) * | 2001-07-12 | 2003-01-31 | Sumitomo Metal Mining Co Ltd | 多層基板、多層基板の製造方法および接着用構造体 |
TW200306770A (en) * | 2002-02-22 | 2003-11-16 | Fujikura Ltd | Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method |
US7402758B2 (en) * | 2003-10-09 | 2008-07-22 | Qualcomm Incorporated | Telescoping blind via in three-layer core |
JP4305399B2 (ja) * | 2004-06-10 | 2009-07-29 | 住友電気工業株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP4595471B2 (ja) * | 2004-09-30 | 2010-12-08 | 住友電気工業株式会社 | 導電性ペースト、及びそれを用いた多層プリント配線板の製造方法 |
JP2006306977A (ja) * | 2005-04-27 | 2006-11-09 | Hitachi Chem Co Ltd | 複合体、プリプレグ、金属箔張積層板、プリント配線板及び多層プリント配線板並びにそれらの製造方法 |
US8063315B2 (en) * | 2005-10-06 | 2011-11-22 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate |
JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
JP4992310B2 (ja) | 2006-06-16 | 2012-08-08 | 富士通株式会社 | 積層基板の製造方法 |
US7547577B2 (en) * | 2006-11-14 | 2009-06-16 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with solder paste connections |
JP2008251625A (ja) | 2007-03-29 | 2008-10-16 | Fujifilm Corp | プリント基板、撮像装置、及びプリント基板の製造方法 |
-
2010
- 2010-06-09 JP JP2010132395A patent/JP5581828B2/ja active Active
-
2011
- 2011-03-30 CN CN2011100789292A patent/CN102281703B/zh active Active
- 2011-04-13 US US13/085,804 patent/US8586876B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011258779A (ja) | 2011-12-22 |
US8586876B2 (en) | 2013-11-19 |
CN102281703A (zh) | 2011-12-14 |
US20110303454A1 (en) | 2011-12-15 |
CN102281703B (zh) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
JP5581828B2 (ja) | 積層回路基板および基板製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP5593863B2 (ja) | 積層回路基板および基板製造方法 | |
JP2006313932A (ja) | 多層回路基板とその製造方法 | |
WO2017213085A1 (ja) | 多層配線板の製造方法 | |
JP6058321B2 (ja) | 配線基板の製造方法 | |
JP5695205B2 (ja) | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
TW202339570A (zh) | 多層基板、多層基板的製造方法及電子機器 | |
JP2011187854A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
JP4003556B2 (ja) | プリント基板の製造方法 | |
JP5303532B2 (ja) | プリント配線板、その製造方法、多層プリント配線板、及びその製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2008235640A (ja) | 回路基板と回路基板の製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
CN115915644A (zh) | 一种埋器件pcb的加工方法 | |
JP2007115951A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581828 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |