JP5568880B2 - 固体撮像装置、固体撮像装置の駆動方法および電子機器 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関する。

固体撮像装置として、例えば、光電変換素子であるフォトダイオードのｐｎ接合容量に蓄積した光電荷をＭＯＳトランジスタを介して読み出すＣＭＯＳイメージセンサがある。このＣＭＯＳイメージセンサでは、画素毎、行毎などでフォトダイオードに蓄積した光電荷の読み出し動作を実行する。そのため、光電荷を蓄積する露光期間が全ての画素で一致させることができず、被写体が動いている場合などに撮像時に歪みが発生する。

図３８に、単位画素（以下、単に「画素」と記述する場合もある）の構成例を示す。図３８に示すように、単位画素１００は、フォトダイオード１０１に加えて、転送ゲート１０２、Ｎ型浮遊拡散層（ＦＤ）１０３、リセットトランジスタ１０４、増幅トランジスタ１０５および選択トランジスタ１０６を有する構成となっている。

この単位画素１００において、フォトダイオード１０１は、例えば、Ｎ型基板１１１上に形成されたＰ型ウェル層１１２に対して、Ｐ型層１１３を表面に形成してＮ型埋め込み層１１４を埋め込むことによって形成される埋め込み型フォトダイオードである。転送ゲート１０２は、フォトダイオード１０１のｐｎ接合で蓄積された電荷を浮遊拡散層（容量）１０３に転送する。

（メカニカルシャッター方式）
上記構成の単位画素１００を有する固体撮像装置において、全画素同一の露光期間で撮像を行うグローバル露光を実現する方法のひとつとして、機械的な遮光手段を用いるメカニカルシャッター方式が広く使われている。全画素同時に露光を開始し、全画素同時に露光を終了することによってグローバル露光が行われる。

メカニカルシャッター方式は、機械的に露光時間を制御することで、フォトダイオード１０１に光が入射し光電荷が発生する期間を全画素で一致させる。そして、メカニカルシャッターが閉じて実質的に光電荷が蓄積されない状態になってから、信号を順次読み出す方式である。ただし、機械的な遮光手段が必要となるため、小型化が難しく、また、機械駆動速度に限界があるため電気的な方法よりも同時性に劣る。

（従来のグローバル露光）
図３８に示す従来例に係る単位画素１００において、全画素の露光期間を一致させて歪みのない撮像を実現する動作について、図３９の動作説明図および図４０のタイミングチャートを用いて説明する。

まず、全画素同時に埋め込みフォトダイオード１０１の蓄積電荷を空にする電荷排出動作を実行し、露光を開始する（１）。これにより、フォトダイオード１０１のｐｎ接合容量に光電荷が蓄積される（２）。露光期間終了時点で、転送ゲート１０２を全画素同時にＯＮとし、蓄積された光電荷を全て浮遊拡散層（容量）１０３へと転送する（３）。転送ゲート１０２を閉じることで、全画素同一の露光期間で蓄積された光電荷が浮遊拡散層１０３で保持される。その後、順次、信号レベルを垂直信号線２００に読み出し（４）、次いで、浮遊拡散層１０３をリセットし（５）、しかる後、リセットレベルを垂直信号線２００に読み出す（６）。

信号レベルおよびリセットレベルを垂直信号線２００に読み出した後、後段の信号処理でリセットレベルを用いて信号レベルのノイズ除去処理が行われる。このノイズ除去処理では、信号レベルの読み出し後に実行されるリセット動作のリセットレベルを読み出すことになるため、リセット動作におけるｋＴＣノイズを除去することができず、画質劣化となる。

リセット動作におけるｋＴＣノイズは、リセット動作時にリセットトランジスタ１０４のスイッチ動作で発生するランダムノイズであるため、浮遊拡散層１０３へ電荷転送する前のレベルを用いなければ、信号レベルのノイズを正確に除去できない。全画素同時に浮遊拡散層１０３へ電荷が転送されるため、信号レベルを読み出した後に再度リセット動作を実行してノイズ除去を行うことになる。そのため、オフセット誤差などのノイズは除去可能であるが、ｋＴＣノイズについては除去できない。

ここで、信号レベルの読み出し期間をＤ期間、リセットレベルの読み出し期間をＰ期間とする。Ｓｉ−ＳｉＯ _２ の界面では結晶欠陥が多く暗電流が発生しやすい。浮遊拡散層１０３に電荷を保持する場合、読み出す順番によって信号レベルに加わる暗電流に差が発生し、これもリセットレベルによるノイズ除去ではキャンセルできない。

（メモリ部を有する画素構造）
上述したｋＴＣノイズを除去できない問題点を解決する手法として、図４１に示すように、画素内に浮遊拡散層１０３とは別に、メモリ部（ＭＥＭ）１０７を搭載した単位画素３００が提案されている（例えば、特許文献１，２参照）。メモリ部１０７は、埋め込み型フォトダイオード１０１で蓄積した光電荷を一時的に保持する。単位画素３００にはさらに、フォトダイオード１０１で蓄積した光電荷をメモリ部１０７に転送する転送ゲート１０８が設けられる。

このメモリ部１０７を有する単位画素３００において、グローバル露光を実行する動作について、図４２の動作説明図を用いて説明する。

まず、電荷排出動作を全画素同時に実行し、同時露光を開始する（１）。発生した光電荷はフォトダイオード１０１に蓄積される（２）。露光終了時に全画素同時に転送ゲート１０８を駆動して光電荷をメモリ部１０７へ転送し、保持する（３）。露光終了後、順次動作にてリセットレベルと信号レベルを読み出す。

まず、浮遊拡散層１０３をリセットし（４）、次にリセットレベルを読み出す（５）。続いて、メモリ部１０７の保持電荷を浮遊拡散層１０３へ転送し（６）、信号レベルを読み出す（７）。このとき、信号レベルに含まれるリセットノイズは、リセットレベルの読み出しで読み出されたリセットノイズと一致するため、ｋＴＣノイズも含めたノイズ低減処理が可能となる。

以上から明らかなように、浮遊拡散層１０３とは別に、埋め込み型フォトダイオード１０１で蓄積した光電荷を一時的に保持するメモリ部１０７を有する画素構造によれば、ｋＴＣノイズも含めたノイズ低減処理を実現できる。

特表２００７−５０３７２２号公報 特開２００６−３１１５１５号公報

しかしながら、特許文献１に記載された画素構造の場合、メモリ部１０７を持たない同一画素サイズの受光部（フォトダイオード）と比較して、メモリ部１０７が存在する分だけ受光部の面積が小さくなるため、飽和電荷量Ｑｓ_ｐｄが減少する。飽和電荷量Ｑｓ_ｐｄが減少するとダイナミックレンジが低下する。グローバル露光を実現する一方で、カメラセットの重要な特性のひとつであるダイナミックレンジを低下させてしまうと、撮影画像の品質（画質）を著しく損なうこととなる。

これに対して、特許文献２に記載された画素構造では、対数応答動作によって、扱える輝度レベルを広げることで、ダイナミックレンジが低下しないようにしている。その詳細について以下に説明する。

図４１の画素構造において、トランジスタを導通させる電圧値を第１電圧値、非導通とする電圧値を第２電圧値、その中間の電圧値を第３電圧値とする。そして、光電変換部において撮像動作を行うとき、転送ゲート１０２を導通状態とするとともに、転送ゲート１０８に第３電圧値を印加する。これにより、埋め込みフォトダイオード１０１への入射光の少なくとも一部の輝度範囲に対して、転送ゲート１０８をサブスレッショルド領域で動作させる。

図４３に、上述した対数応答動作の動作状態を示す。上記記載の通り、対数応答動作とするには転送ゲート１０２を導通状態、さらにリセットトランジスタ１０４も導通状態として、光電流Ｉｐｈの流れるパスをリセット電圧ＶＤＢから作る必要がある。対数応答動作のときの等価回路を図４４に示す。

入射光輝度Ｅに比例した光電流Ｉｐｈが、中間電圧（第３電圧値）を印加した転送ゲート１０８に流れるため、当該転送ゲート１０８がサブスレッショルド領域で動作する。これにより、ソース／ドレイン電圧Ｖｄｒｏｐは光電流Ｉｐｈに対して、
Ｖｄｒｏｐ∝ｌｏｇ（Ｉｐｈ）
となる。

ゆえに、フォトダイオード１０１の電位はＶＤＢ−Ｖｄｒｏｐとなる。光電荷の蓄積が無いときのフォトダイオード１０１の電位をＶＰＤとすると、蓄積電荷Ｑは、
Ｑ＝Ｃｐｄ・｛ＶＰＤ−（ＶＤＢ−Ｖｄｒｏｐ）｝
＝Ｃｐｄ・｛ＶＰＤ−（ＶＤＢ−α・ｌｏｇ（Ｉｐｄ）＋β｝
となる。ここで、Ｃｐｄはフォトダイオード１０１の寄生容量、α，βは転送ゲート１０８の閾値等によって決まる定数である。

つまり、蓄積電荷Ｑは、入射光強度Ｅに比例して蓄積するのではなく、対数の関係をもった電圧値に相当する電荷が、フォトダイオード１０１に残ることになる。図４５に、入射光輝度Ｅと画素の出力との関係を示す。図４５から明らかなように、対数応答への切り替わり点までは線形で、ある輝度レベルＥ０を超えると対数関数に従った応答となる。

ここで、Ｅ０は中間電圧（第３電圧値）や転送ゲート１０８の閾値によって決まる。したがって、画素間の転送ゲート１０８の閾値にバラツキがあると、図４６に示すように、切り替わり点Ｅ０は画素によって異なってしまい、それによって画素の入出力特性のバラツキが顕著に現れる。これは固定パターンノイズとして画質の劣化を引き起こす。また、電流が流れた状態でフォトダイオード１０１の電位が決まるため、熱雑音などのノイズが発生し画質の劣化を招く。

そこで、本発明は、飽和電荷量の減少を抑えた上で、画素間の画素トランジスタ（転送ゲート）の閾値バラツキに起因するノイズ低減を可能にした固体撮像装置、固体撮像装置の駆動方法および当該固体撮像装置を搭載した電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
を有する複数の単位画素を備える固体撮像装置において、
前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送し、
次いで、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、
しかる後、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷蓄積領域に転送する。

光電変換素子での光電変換によって発生する光電荷は、低照度で所定電荷量以下のときは光電変換素子に保持される。また、高照度で所定電荷量を超えるときは、その超える分の電荷が信号電荷１として電荷保持領域に転送される。これにより、光電変換によって発生した光電荷は、電荷保持領域に信号電荷１として、光電変換素子に信号電荷２としてそれぞれ分割して蓄積される。ここで、画素トランジスタの一つである第１転送ゲートの閾値のバラツキは電荷保持領域での蓄積を用いる電荷に影響を与えるものの、最終的な単位画素の入出力特性に対しては影響を及ぼさない。例えば、ある画素で全電荷量が信号電荷１と信号電荷２に分割して蓄積された場合、別の画素では閾値バラツキによってΔＱｔｈだけ信号電荷１に転送が発生しなかったとする。しかし、この場合でも、光電変換素子での蓄積が信号電荷２＋ΔＱｔｈとなる一方で、電荷保持領域の蓄積は信号電荷１−ΔＱｔｈとなるだけである。ここで、単位画素の出力電荷は信号電荷１と信号電荷２の合計となる訳であるから、第１転送ゲートの閾値のバラツキに起因する光電変換素子の蓄積電荷の増減分ΔＱｔｈは最終的にキャンセルされる。その結果、画素間の画素トランジスタの閾値バラツキに起因するノイズを低減できる。

本発明によれば、画素間の画素トランジスタの閾値バラツキに起因するノイズを低減できるため、撮像画像の画質の向上を図ることができる。

本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 構造例１に係る単位画素の構成を示す図である。 構造例１の変形例に係る単位画素の構成を示す図である。 電荷排出部を用いない場合の動作説明図である。 図２に示されるＺ-Ｚ'方向におけるポテンシャル図である。 ゲート電圧と表面ポテンシャルの関係を例示する図である。 構造例２に係る単位画素の構成を示す図である。 構造例３に係る単位画素の構成を示す図である。 構造例１〜３に係る単位画素の各部のポテンシャルを示すポテンシャル図である。 本実施形態の特徴１〜５についての動作説明図である。 通常のグローバル露光動作の動作説明のためのタイミングチャートである。 通常のグローバル露光動作の動作説明図である。 構造例１に係る単位画素を用いる場合の駆動タイミングを示すタイミングチャートである。 蓄積期間における入射光が明るい場合の光電荷の転送の様子を示す動作説明図である。 蓄積期間における入射光が暗い場合の光電荷の転送の様子を示す動作説明図である。 読み出し期間の動作を実現する駆動タイミングを示す図であり、（ａ）は通常のグローバル露光の場合を、（ｂ）は本実施形態に係るグローバル露光の場合をそれぞれ示している。 グローバル露光の他の駆動タイミングを示す図であり、（ａ）は通常のグローバル露光の場合を、（ｂ）は本実施形態に係るグローバル露光の場合をそれぞれ示している。 本実施形態に係るグローバル露光の他の駆動タイミングを示す図である。 構造例４に係る単位画素の構成を示す図である。 図１９のＸ方向のポテンシャル（ａ）およびＺ方向のポテンシャル（ｂ）を示すポテンシャル図である。 構造例４に係る単位画素の他の構成を示す図である。 図１９のオーバーフローパス部の詳細を示す図である。 単位画素の平面構造を示す平面図である。 構造例４に係る単位画素を用いる場合の駆動タイミングを示すタイミングチャートである。 図２４と異なり、負電位(ピニング電圧)に駆動する際に、過渡的に異なる電圧(例えば０Ｖ)を経由して駆動する例を示すタイミングチャートである。 構造例４に係る単位画素を用いる場合における入射光が明るいときの露光中の動作説明図である。 構造例４に係る単位画素を用いる場合における入射光が暗いときの露光中の動作説明図である。 は、構造例４に係る単位画素を用いる場合におけるグローバル露光の他の駆動タイミングを示す図である。 通常のグローバル露光動作における電荷蓄積の様子を示す図である。 本実施形態に係るグローバル露光動作における電荷蓄積の様子を示す図である。 単位画素の入出力特性を示す図である。 ダイナミックレンジ拡大の駆動例を示すタイミングチャートである。 ダイナミックレンジ拡大の動作の動作説明図である。 ダイナミックレンジ拡大動作時の入出力特性を示す図である。 本実施形態の変形例に係るＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 本実施形態の他の変形例に係るＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。 従来例に係る単位画素の構成例を示す図である。 従来例に係る単位画素におけるグローバル露光の動作説明図である。 従来例に係る単位画素におけるグローバル露光を実行する際のタイミングチャートである。 メモリ部を有する従来例に係る単位画素の構成を示す図である。 メモリ部を有する従来例に係る単位画素におけるグローバル露光の動作説明図である。 対数応答動作の動作状態を示す動作説明図である。 対数応答動作のときの等価回路を示す回路図である。 入射光輝度Ｅと画素の出力との関係を示す図である。 画素間のトランジスタの閾値のバラツキによって入出力特性が画素で異なる様子を示す図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明が適用される固体撮像装置、例えばＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。

図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４およびシステム制御部１５からなる。

ＣＭＯＳイメージセンサ１０はさらに、信号処理部１８およびデータ格納部１９を備えている。信号処理部１８およびデータ格納部１９については、本イメージセンサ１０とは別の基板に設けられる外部信号処理部、例えばＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、本イメージセンサ１０と同じ基板上に搭載しても構わない。

画素アレイ部１１には、入射光量に応じた電荷量の光電荷（以下、単に「電荷」と記述する場合もある）を発生して内部に蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成については後述する。

画素アレイ部１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線１７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。図１では、画素駆動線１６について１本として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。

垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１の単位画素を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。

垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１７の各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各単位画素から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１３によるＣＤＳ処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。

水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３で信号処理された画素信号が順番に出力される。

システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１２、カラム処理部１３および水平駆動部１４などの駆動制御を行う。

信号処理部１８は、少なくとも加算処理機能を有し、カラム処理部１３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。

（単位画素の構造）
続いて、単位画素２０の具体的な構造について説明する。単位画素２０は、浮遊拡散領域（容量）とは別に、光電変換素子から転送される光電荷を保持（蓄積）する電荷保持領域（以下、「メモリ部」と記述する）を搭載した構造を採っている。以下に、単位画素２０の具体的な構造例１〜３について、図２〜図７を用いて説明する。

＜構造例１＞
図２は、構造例１に係る単位画素２０Ａの構成を示す図である。本構造例１に係る単位画素２０Ａは、光電変換素子として例えばフォトダイオード（ＰＤ）２１を有している。フォトダイオード２１は、例えば、Ｎ型基板３１上に形成されたＰ型ウェル層３２に対して、Ｐ型層３３を基板表面側に形成してＮ型埋め込み層３４を埋め込むことによって形成される埋め込み型フォトダイオードである。

単位画素２０Ａは、埋め込み型フォトダイオード２１に加えて、第１転送ゲート２２、メモリ部（ＭＥＭ）２３、第２転送ゲート２４および浮遊拡散領域（ＦＤ：Floating Diffusion）２５を有する構成となっている。メモリ部２３および浮遊拡散領域２５は遮光されている。

第１転送ゲート２２は、埋め込み型フォトダイオード２１で光電変換され、その内部に蓄積された電荷を、ゲート電極２２Ａに転送パルスＴＲＸが印加されることによって転送する。メモリ部２３は、ゲート電極２２Ａの下に形成されたＮ型の埋め込みチャネル３５によって形成され、第１転送ゲート２２によってフォトダイオード２１から転送された電荷を蓄積する。メモリ部２３が埋め込みチャネル３５によって形成されていることで、Ｓｉ−ＳｉＯ₂界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。

このメモリ部２３において、その上部にゲート電極２２Ａを配置し、当該ゲート電極２２Ａに転送パルスＴＲＸを印加することでメモリ部２３に変調をかけることができる。すなわち、ゲート電極２２Ａに転送パルスＴＲＸが印加されることで、メモリ部２３のポテンシャルが深くなる。これにより、メモリ部２３の飽和電荷量を、変調を掛けない場合よりも増やすことができる。

第２転送ゲート２４は、メモリ部２３に蓄積された電荷を、ゲート電極２４Ａに転送パルスＴＲＧが印加されることによって転送する。浮遊拡散領域２５は、Ｎ型層からなる電荷電圧変換部であり、第２転送ゲート２４によってメモリ部２３から転送された電荷を電圧に変換する。

単位画素２０Ａはさらに、リセットトランジスタ２６、増幅トランジスタ２７および選択トランジスタ２８を有している。ここでは、これらのトランジスタ２６〜２８として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示したリセットトランジスタ２６、増幅トランジスタ２７および選択トランジスタ２８の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

リセットトランジスタ２６は、電源ＶＤＢと浮遊拡散領域２５との間に接続されており、ゲート電極にリセットパルスＲＳＴが印加されることによって浮遊拡散領域２５をリセットする。増幅トランジスタ２７は、ドレイン電極が電源ＶＤＯに接続され、ゲート電極が浮遊拡散領域２５に接続されており、浮遊拡散領域２５の電圧を読み出す。

選択トランジスタ２８は、例えば、ドレイン電極が増幅トランジスタ２７のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されており、ゲート電極に選択パルスＳＥＬが印加されることで、信号を読み出すべき単位画素２０を選択する。なお、選択トランジスタ２８については、電源ＶＤＯと増幅トランジスタ２４のドレイン電極との間に接続した構成を採ることも可能である。

なお、これらのトランジスタ２６〜２８については、その一つあるいは複数を信号の読み出し方法によって省略したり、複数の画素間で共有したりすることも可能である。

単位画素２０Ａはさらに、フォトダイオード２１の蓄積電荷を排出するための電荷排出部２９を有している。この電荷排出部２９は、露光開始時にゲート電極２９Ａに制御パルスＡＢＧが印加されることで、フォトダイオード２１の電荷をＮ型層のドレイン部３６に排出する。電荷排出部２９はさらに、露光終了後の読み出し期間中にフォトダイオード２１が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン部３６には、所定の電圧ＶＤＡが印加されている。

なお、構造例１に係る単位画素２０Ａは、第１転送ゲート２２およびメモリ部２３のゲート電極２２Ａと、第２転送ゲート２４のゲート電極２４Ａとをオーバーラップさせないようにした構造となっている。これに対して、構造例１の変形例に係る単位画素２０Ａ′として、図３に示すように、ゲート電極２２Ａ′をゲート電極２４Ａと部分的にオーバーラップさせるようにした構造を採ることも可能である。

また、構造例１では、フォトダイオード２１の蓄積電荷を排出したり、フォトダイオード２１で電荷が溢れるのを防止したりするために電荷排出部２９を設ける構成を採っている。これに対して、図４に示すように、転送パルスＴＲＸ，ＴＲＳおよびリセットパルスＲＳＴを全てアクティブ（本例では、“Ｈ”レベル）状態にする構成を採ることによっても、電荷排出部２９と同等の作用効果を得ることができる。

すなわち、第１転送ゲート２２、第２転送ゲート２４およびリセットトランジスタ２６が全てＯＮ（導通）状態となることで、フォトダイオード２１の電荷を排出し、また、読み出し期間中にフォトダイオード２１で溢れた電荷を基板側に逃がすことができる。この構成を採ることで、電荷排出部２９を省略できるため、単位画素２０Ａの微細化に寄与できる。

＜メモリ部２３のゲート電極の電位＞
ここで、電荷保持領域としてのメモリ部２３のゲート電極、この構造例１では、第１転送ゲート２２のゲート電極２２Ａの電位について説明する。

本実施形態においては、電荷保持領域としてのメモリ部２３のゲート電極の電位が、第１転送ゲート２２および第２転送ゲート２４のうち少なくともいずれか、たとえば第１転送ゲート２２を非導通状態とする期間に、ピニング状態とする電位に設定される。
より具体的には、第１転送ゲート２２或いは第２転送ゲート２４、或いは両方を非導通状態とする際に、ゲート電極２２Ａ，２４Ａに印加する電圧が、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるような電圧に設定される。

本例のように、転送ゲートを形成するトランジスタがＮ型の場合、第１転送ゲート２２を非導通状態とする際に、ゲート電極２２Ａに印加する電圧がＰ型ウェル層３２に対しグランドＧＮＤよりも負電位となる電圧に設定される。
なお、図示しないが、転送ゲートを形成するトランジスタがＰ型である場合、Ｐ型ウェル層がＮ型ウェル層となり、このＮ型ウェル層に対して電源電圧ＶＤＤよりも高い電圧に設定される。

第１転送ゲート２２を非導通状態とする際に、ゲート電極２２Ａに印加する電圧を、ゲート電極直下のＳｉ表面にキャリアを蓄積できるピニング状態となるような電圧に設定する理由は以下の通りである。

構造例１において、第１転送ゲート２２のゲート電極２２Ａの電位を、Ｐ型ウェル層３２に対して同電位（例えば０Ｖ）とすると、Ｓｉ表面の結晶欠陥から発生するキャリアがメモリ部２３に蓄積され、暗電流となり画質を劣化させるおそれがある。
このため、本実施形態においては、メモリ部２３上に形成されるゲート電極２２Ａのオフ（ＯＦＦ）電位を、Ｐ型ウェル層３２に対して負電位、例えば−２．０Ｖとする。
これにより、本実施形態においては、電荷保持期間中はメモリ部２３のＳｉ表面に正孔（ホール：Hole）を発生させ、Ｓｉ表面で発生した電子（エレクトロン：Electron）を再結合させることが可能で、その結果、暗電流を低減することが可能である。

なお、図２に示される構造例１においては、メモリ部２３の端部に、第２転送ゲート２４のゲート電極２４Ａが存在することから、このゲート電極２４Ａも負電位とすることで、メモリ部２３の端部で発生す暗電流を同様に抑えることが可能である。

図５は、図２に示されるＺ-Ｚ'方向におけるポテンシャル図である。

図５に示すように、ゲート電極２２Ａへの転送パルスＴＲＸがＶｇ_ａ、例えば０Ｖである場合、Ｓｉの表面ポテンシャルφsは正の値となり、空乏化している。
このため、Ｓｉ表面の結晶欠陥で発生したエレクトロンはポテンシャルの低い(正方向)へ流れてＮ型不純物拡散領域であるメモリ部２３で蓄積される。ゲート電極２２Ａへの転送パルスＴＲＸがＶｇ_ｂ、例えば十分負電位である場合、表面ポテンシャルφs_ｂは負の値となり、Ｓｉ表面にホールが蓄積される。
これにより、Ｓｉ表面の結晶欠陥で発生したエレクトロンは、蓄積されたホールと再結合し、メモリ部２３で蓄積されることはない。

図６は、ゲート電圧Ｖｇと表面ポテンシャルφsの関係を例示する図である。
図６において、横軸がゲート電圧Ｖｇを、縦軸が表面ポテンシャルφsをそれぞれ表している。

図６に示すように、ゲート電極２２Ａ（２４Ａ）に負電位を印加していくと、表面ポテンシャルφsは負の方向に動き、ある値からホールが蓄積されて表面ポテンシャルのゲート電圧依存がほぼなくなる。
すなわち、いわゆるピニングの状態となることで、Ｓｉ表面にホールを蓄積することができ、暗電流低減の効果を得ることができる。
前述の十分負電位とは、このピニングの状態を指す。

＜構造例２＞
図７は、構造例２に係る単位画素２０Ｂの構成を示す図であり、図中、図２と同等部分には同一符号を付して示している。

構造例１に係る単位画素２０Ａは、第１転送ゲート２２のゲート電極２２Ａをメモリ部２３上の電極と兼用した構造となっている。これに対して、本構造例２に係る単位画素２０Ｂは、第１転送ゲート２２のゲート電極２２Ａをメモリ部２３上の電極と分離し、メモリ部２３上に専用の電極２３Ａを設け、当該電極２３Ａを転送パルスＴＲＸと異なる転送パルスＴＲＺで駆動する構造を採っている。

このように、第１転送ゲート２２のゲート電極２２Ａをメモリ部２３上の電極２３Ａと分離し、これら電極２２Ａ，２３Ａを別々の転送パルスＴＲＸ，ＴＲＺで駆動するようにしても、構造例１に係る単位画素２０Ａの場合と同様の画素動作を得ることができる。特に、メモリ部２３上の電極２３Ａをゲート電極２２Ａと分離したことで、転送パルスＴＲＺによってメモリ部２３にかける変調の度合いを調整できる。これにより、メモリ部２３の飽和電荷量を自由に設定できる。

本構造例２の場合にも、構造例１の場合と同様に電荷排出部２９を省略し、転送パルスＴＲＸ，ＴＲＺ，ＴＲＳおよびリセットパルスＲＳＴを全てアクティブ状態にする構成を採ることができる。この構成を採ることにより、電荷排出部２９と同等の作用効果、即ちフォトダイオード２１の電荷を排出し、また、読み出し期間中にフォトダイオード２１で溢れた電荷を基板側に逃がすことができる。

構造例２においては、電荷保持領域としてのメモリ部２３のゲート電極２３Ａの電位が、第１転送ゲート２２および第２転送ゲート２４を非導通状態とする期間に、ピニング状態とする電位に設定される。

なお、図７に示される構造例２においては、メモリ部２３の端部に、第１転送ゲート２２のゲート電極２２Ａと第２転送ゲート２４のゲート電極２４Ａが存在する。前述した構造例１の場合と同様に、これらのゲート電極２２Ａ，２４Ａも負電位とすることで、メモリ部２３の端部で発生する暗電流を同様に抑えることが可能である。

＜構造例３＞
図８は、構造例３に係る単位画素２０Ｃの構成を示す図であり、図中、図２と同等部分には同一符号を付して示している。

構造例１に係る単位画素２０Ａは、メモリ部２３を埋め込みチャネル３５によって形成した構成となっている。これに対して、本構造例３に係る単位画素２０Ｃは、メモリ部２３を埋め込みチャネル３５ではなく、埋め込み型拡散領域３７によって形成した構造を採っている。

メモリ部２３を埋め込み型拡散領域３７によって形成した場合であっても、埋め込みチャネル３５によって形成した場合と同様の作用効果を得ることができる。具体的には、Ｐ型ウェル層３２の内部にＮ型拡散領域３７を形成し、基板表面側にＰ型層３８を形成することで、Ｓｉ−ＳｉＯ₂界面で発生する暗電流がメモリ部２３のＮ型拡散領域３７に蓄積されることを回避できるため画質の向上に寄与できる。

本構造例３を採る場合には、浮遊拡散領域２５の拡散領域の不純物濃度よりもメモリ部２３の拡散領域３７の不純物濃度を低くすることが好ましい。このような不純物濃度の設定により、第２転送ゲート２４によるメモリ部２３から浮遊拡散領域２５への電荷の転送効率を高めることができる。

なお、本構造例３では、メモリ部２３を埋め込み型拡散領域３７によって形成するとしたが、メモリ部２３で発生する暗電流が増加することがあるものの、メモリ部２３を埋め込み型にしない構造としても構わない。

また、本構造例３の場合にも、構造例１の場合と同様に電荷排出部２９を省略し、転送パルスＴＲＸ，ＴＲＳおよびリセットパルスＲＳＴを全てアクティブ状態にする構成を採ることができる。この構成を採ることにより、電荷排出部２９と同等の作用効果、即ちフォトダイオード２１の電荷を排出し、また、読み出し期間中にフォトダイオード２１で溢れた電荷を基板側に逃がすことができる。

図９に、各構造例１〜３に係る単位画素２０Ａ〜２０Ｃの各部のポテンシャルを示す。図９のポテンシャル図から明らかなように、構造例１と構造例２の場合は、各部のポテンシャルが同じであり、特にフォトダイオード（ＰＤ）２１のポテンシャルとメモリ部（ＭＥＭ）２３のポテンシャルとが同じである。これに対して、構造例３の場合には、フォトダイオード２１のポテンシャルに比べてメモリ部２３のポテンシャルが深くなっている。

なお、上述した構造例１〜３に係る単位画素２０Ａ〜２０Ｃにおけるデバイス構造の導電型は一例に過ぎず、Ｎ型、Ｐ型が逆でも構わないし、また、基板３１の導電型についてもＮ型、Ｐ型のどちらでも構わない。

上述したように、本実施形態に係る単位画素２０（２０Ａ〜２０Ｃ）は、浮遊拡散領域２５とは別に、フォトダイオード２１から転送される光電荷を保持（蓄積）するメモリ部２３を有し、さらに第１，第２転送ゲート２２，２４を有する構成となっている。第１転送ゲート２２は、フォトダイオード２１からメモリ部２３へ電荷を転送する。第２転送ゲート２４は、メモリ部２３から浮遊拡散領域２５へ電荷を転送する。

以下では、本実施形態に係る単位画素２０として構造例１に係る単位画素２０Ａを用いた場合を例に挙げて説明するものとする。また、簡単のため、単位画素２０Ａを単位画素２０と記述するものとする。

［実施形態の特徴部分］
本実施形態に係るＣＭＯＳイメージセンサ１０は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード２１に蓄積された電荷を、遮光されたメモリ部２３および浮遊拡散領域２５へ転送することで、グローバル露光を実現する。このグローバル露光により、全画素一致した露光期間による歪みのない撮像が可能となる。

このグローバル露光を実現するに当たって、本実施形態に係る単位画素２０では、第１転送ゲート２２を、導通（ＯＮ）状態とする第１電圧値と、非導通（ＯＦＦ）状態とする第２電圧値と、これら第１，第２電圧値の間の第３電圧値との３値にて適宜に駆動するものとする。以下では、第３電圧値を中間電圧Ｖｍｉｄと記述するものとする。

（特徴１）
本実施形態においては、図１０に示すように、全画素同時の露光開始から露光終了の撮像期間（グローバル露光期間）中に、第２転送ゲート２４をＯＦＦとした状態で、第１転送ゲート２２を中間電圧Ｖｍｉｄにて１回以上駆動する（ａ）。このように、中間電圧Ｖｍｉｄにて第１転送ゲート２２を１回以上駆動することを第１の特徴（特徴１）とする。

画素内部にメモリ部２３を設けることでフォトダイオード２１の面積が減少し、それに伴ってフォトダイオード２１の飽和電荷量Ｑｓ_ｐｄが減少することになるが、特徴１の駆動により、飽和電荷量Ｑｓ_ｐｄの減少分を補うことができる。具体的には、フォトダイオード２１が飽和する前に中間電圧Ｖｍｉｄで第１転送ゲート２２を駆動することで、あるレベル（所定電荷量）を超えて発生した光電荷が信号電荷１としてメモリ部２３へ転送され、メモリ部２３で保持される。フォトダイオード２１の飽和レベルは、第２転送ゲート２４に第２電圧値が印加され、当該第２転送ゲート２４がＯＦＦ状態にあるときのレベルである。

ここで、中間電圧Ｖｍｉｄが印加されることで、あるレベルを超えて発生した光電荷を信号電荷１としてメモリ部２３へ転送する第１転送ゲート２２が中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としての第１転送ゲート２２は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード２１での光電変換によって発生し、中間電圧Ｖｍｉｄの電圧値で決まる所定電荷量を超える電荷を信号電荷１としてメモリ部２３へ転送する。

（特徴２）
特徴１の駆動による結果として、露光期間中に光電変換によって発生した光電荷Ｑは、フォトダイオード２１のみあるいはフォトダイオード２１とメモリ部２３の両方に蓄積される。具体的には、入射光輝度が所定輝度以上の画素、即ち明るい画素では、フォトダイオード２１およびメモリ部２３の両方に蓄積・保持される（ｂ）。また、入射光輝度が所定輝度よりも小さい画素、即ち暗い画素ではフォトダイオード２１のみで蓄積・保持される（ｃ）。このようにして、フォトダイオード２１のみあるいはフォトダイオード２１とメモリ部２３の両方に光電荷Ｑを蓄積することを第２の特徴（特徴２）とする。

ここで、フォトダイオード２１での蓄積電荷をＱｐｄ、メモリ部２３での蓄積電荷（信号電荷１）をＱｍｅｍとする。明るい画素では、フォトダイオード２１およびメモリ部２３の両方に光電荷Ｑを蓄積・保持することで、飽和電荷量をＱｐｄ＋Ｑｍｅｍへ拡大できる。また、暗い画素では、蓄積電荷が少なく中間電圧Ｖｍｉｄで駆動された第１転送ゲート２２による電荷転送が発生しないため、発生電荷は全てフォトダイオード２１に蓄積電荷Ｑｐｄとして保持される。

（特徴３）
露光終了時に、第２転送ゲート２４をＯＮとし、メモリ部２３の電荷を浮遊拡散領域２５へ転送する（ｄ）。その後、第１転送ゲート２２をＯＮとし、フォトダイオード２１の電荷（信号電荷２）をメモリ部２３へ転送する（ｅ）。これらの動作を全画素同時に実行することで、読み出し期間中はフォトダイオード２１およびメモリ部２３の両方で蓄積電荷を保持するようにする。このようにして、読み出し期間中はフォトダイオード２１およびメモリ部２３の両方で蓄積電荷を保持することを第３の特徴（特徴３）とする。

（特徴４）
読み出し動作においては、先ず、浮遊拡散領域２５で保持された蓄積電荷Ｑｍｅｍの電荷量に応じた出力信号１としての信号レベルＶｍｅｍを読み出す。この信号レベルＶｍｅｍの読み出し期間を第１Ｄ期間とする。次に、リセットトランジスタ２６によるリセット動作を実行し、浮遊拡散領域２５のリセットレベルＶｒｓｔを読み出す。このリセットレベルＶｒｓｔの読み出し期間をＰ期間とする。

続いて、メモリ部２３から浮遊拡散領域２５へ電荷Ｑｐｄを転送し、当該電荷Ｑｐｄの電荷量に応じた出力信号２としての信号レベルＶｐｄを読み出す。この信号レベルＶｐｄの読み出し期間を第２Ｄ期間とする。このようにして、２つの出力信号１，２である信号レベルＶｍｅｍ，ＶｐｄとリセットレベルＶｒｓｔとを読み出すことを第４の特徴（特徴４）とする。

（特徴５）
２回に分けて読み出された信号レベルＶｍｅｍと信号レベルＶｐｄとは、例えばカラム処理部１３（図１参照）において、リセットレベルＶｒｓｔを用いてそれぞれノイズ除去処理が施される。その後、後段の信号処理部１８（図１参照）において、信号レベルＶｐｄが所定閾値を超えている場合に、信号レベルＶｍｅｍと信号レベルＶｐｄとを加算する処理が行われる。このようにして、ノイズ除去処理後の信号レベルＶｍｅｍと信号レベルＶｐｄとを加算することを第５の特徴（特徴５）とする。

特徴３〜５のように、読み出し期間中はフォトダイオード２１およびメモリ部２３の両方で電荷を保持し、２つの信号レベルＶｍｅｍ，ＶｐｄとリセットレベルＶｒｓｔを読み出して加算することで広いダイナミックレンジを確保できる。また、信号レベルＶｐｄと信号レベルＶｍｅｍの和は、蓄積電荷Ｑｐｄと蓄積電荷Ｑｍｅｍの和に相当し、当該和Ｑｐｄ＋Ｑｍｅｍは入射光強度Ｅに比例して発生した電荷量であるため、線形の入出力特性を得ることができる。

リセットレベルＶｒｓｔを用いたノイズ除去は、第１Ｄ期間で読み出された信号レベルＶｍｅｍに対してはｋＴＣノイズを除去できない処理となるが、第２Ｄ期間で読み出された信号レベルＶｐｄに対してはｋＴＣノイズを除去できる処理となる。

信号レベルが小さくｋＴＣノイズの影響を受ける画素（即ち、暗い画素）においては、発生電荷を全てフォトダイオード２１への蓄積とし、保持は埋め込みチャネルで形成されるメモリ部２３とすることで、ｋＴＣノイズの除去による高Ｓ／Ｎを実現できる。この高Ｓ／Ｎ化には、ノイズ除去処理後の加算処理を信号レベルＶｐｄが所定閾値を超えたときのみ実行することで、信号レベルＶｍｅｍのノイズ成分を低出力時に加えないことも寄与している。

また、第１転送ゲート２２の閾値のバラツキは、メモリ部２３での蓄積を用いる輝度レベルに影響を与えるものの、最終的な入出力特性に対しては影響を及ぼさない。例えば、ある画素で全電荷量Ｑａｌｌが電荷Ｑｐｄと電荷Ｑｍｅｍに分割して蓄積された場合、別の画素では閾値バラツキによってΔＱｔｈだけ電荷Ｑｍｅｍに転送が発生しなかったとする。しかし、この場合でも、フォトダイオード２１での蓄積がＱｐｄ＋ΔＱｔｈとなる一方で、メモリ部２３の蓄積はＱｍｅｍ−ΔＱｔｈとなるだけである。したがって、特徴５の加算処理を実行することで、最終的には、フォトダイオード２１の蓄積電荷の増減分ΔＱｔｈはキャンセルされるため、全電荷量Ｑａｌｌを得ることができる。

［回路動作］
続いて、本実施形態に係る単位画素２０を有するＣＭＯＳイメージセンサ１０の具体的な回路動作について説明する。

（通常のグローバル露光）
理解を容易にするために、先ず、従来のグローバル露光動作（以下、「通常のグローバル露光動作」と記述する）について、図１１および図１２を用いて説明する。なお、先述したように、通常のグローバル露光動作は、同一画素サイズのメモリ部（ＭＥＭ）を持たない画素と比較して飽和電荷量Ｑｓ_ｐｄが半分程度になる。

図１１のタイミングチャートおよび図１２の動作説明図において、（１）〜（７）は、以下の動作説明の（１）〜（７）に対応している。

＜蓄積フェーズ＞
（１）〜（３）の駆動によって全画素同時の露光を実行する。
（１）全画素同時に電荷排出部２９をＯＮとし、フォトダイオード２１の電荷を排出することで露光を開始する。
（２）入射光輝度に応じてフォトダイオード２１で発生した光電荷が、フォトダイオード２１に蓄積される。
（３）全画素同時に第１転送ゲート２２をＯＮとし、フォトダイオード２１に蓄積された光電荷Ｑｐｄをメモリ部２３へ転送し、当該メモリ部２３に保持する。

＜読出フェーズ＞
（４）〜（７）の駆動によって画素ごとあるいは複数の画素単位で信号の読み出し動作を実行する。この例では行ごとに画素を駆動する。
（４）リセットトランジスタ２６をＯＮとし、浮遊拡散領域２５の電荷を排出する。
（５）浮遊拡散領域２５のリセットレベルＶｒｓｔを、増幅トランジスタ２７を介して読み出す（Ｐ期間）。
（６）第２転送ゲート２４をＯＮとし、メモリ部２３に保持した電荷Ｑｐｄを浮遊拡散領域２５へ転送する。
（７）浮遊拡散領域２５の電荷Ｑｐｄに応じた信号レベルＶｐｄを、増幅トランジスタ２７を介して読み出す（Ｄ期間）。

ここで、信号レベルＶｐｄは、浮遊拡散領域２５の寄生容量Ｃｆｄから、
Ｖｐｄ＝Ｑｐｄ／Ｃｆｄ
なる演算式で得られる電荷電圧変換の結果である。また、リセットレベルＶｒｓｔと信号レベルＶｐｄとの差分を取る相関二重サンプリング（ＣＤＳ）によって、信号レベルＶｐｄに含まれるノイズを除去することができる。ただし、扱える最大電荷量Ｑｐｄ_ｓａｔは、メモリ部２３を持たない同一サイズの画素と比較すると半分程度、あるいはそれ以下となってしまう。

（本実施形態に係るグローバル露光）
次に、本実施形態に係るＣＭＯＳイメージセンサ１０の回路動作について説明する。以下に説明する回路動作は、画素駆動部としての垂直駆動部１２による駆動の下に実行されるものとする。図１３に、本実施形態の駆動タイミングを示す。

第１のポイントは、全画素共通の露光期間中に、第２転送ゲート２４をＯＦＦとした状態で、第１転送ゲート２２を１回以上中間電圧Ｖｍｉｄで駆動することにある。ここで、中間電圧Ｖｍｉｄとは、第１転送ゲート２２をＯＮとする電圧とＯＦＦとする電圧の中間の電圧である。

第２のポイントは、露光終了時に第２転送ゲート２４をＯＮとすることでメモリ部２３の蓄積電荷Ｑｍｅｍを浮遊拡散領域２５へ転送し、次に第１転送ゲート２２をＯＮとすることでフォトダイオード２１の蓄積電荷Ｑｐｄをメモリ部２３へ転送することにある。

第３のポイントは、読み出し期間にて、浮遊拡散領域２５で保持している電荷Ｑｍｅｍの信号読み出しと、メモリ部２３で保持している電荷Ｑｐｄの信号読み出しと、リセットレベルＶｒｓｔの読み出しを行い、蓄積電荷を２回に分けて読み出すことにある。

図１３のタイミングチャートにおいて、電荷Ｑｍｅｍの信号読み出し期間をＤＨ期間、電荷Ｑｐｄの信号読み出し期間をＤＬ期間、リセットレベルＶｒｓｔの読み出し期間をＰ期間として示している。

＜蓄積期間＞
露光開始（蓄積開始）から露光終了（蓄積終了）までの動作を図１４および図１５に示す。図１４は、入射光輝度が所定輝度以上、光電荷の蓄積が多い場合（入射光が明るい場合）の光電荷の転送の様子を示している。図１５は、入射光輝度が所定輝度よりも低く、光電荷の蓄積が少ない場合（入射光が暗い場合）の光電荷の転送の様子を示している。駆動についてはいずれの場合も同じである。

図１３のタイミングチャートおよび図１４、図１５の各動作説明図において、（１）〜（１０）は、以下の動作説明の（１）〜（１０）の動作に対応している。

（１）〜（１０）の各駆動は全画素同時に実行される。ただし、撮像の歪みの程度が許す範囲で各画素に駆動の時間差が発生しても構わない。例えば、駆動のタイミングを少しずつずらすことで、消費電流のピークを抑えて電圧降下などを回避するなどの目的が考えられる。

（１）電荷排出部２９をＯＮとし、フォトダイオード２１の電荷を排出することで露光を開始する。
（２）入射光輝度に応じてフォトダイオード２１で発生した光電荷が、フォトダイオード２１に蓄積される。
（３）第１転送ゲート２２を中間電圧Ｖｍｉｄで駆動することで、フォトダイオード２１においてある蓄積量を超えた電荷をメモリ部２３へ転送する。すなわち、図１５の蓄積量が少ない場合では、電荷は全てフォトダイオード２１に残留し電荷の移動は起こらない。

（２）−（３）の駆動を（４）−（５），（６）−（７）の駆動のように繰り返しても構わない。
（４），（６）露光および蓄積を継続する。
（５），（７）第１転送ゲート２２を中間電圧Ｖｍｉｄで駆動し、フォトダイオード２１においてある蓄積量を超えた電荷をメモリ部２３へ転送する。

露光終了時に以下の動作を実行する
（８）リセットトランジスタ２６をＯＮにし、浮遊拡散領域２５の電荷を排出する（リセット動作）。
（９）第２転送ゲート２４をＯＮにし、メモリ部２３の蓄積電荷Ｑｍｅｍを浮遊拡散領域２５へ転送する。このとき、暗い画素ではメモリ部２３の蓄積が無く、Ｑｍｅｍ＝０となる。
（１０）第１転送ゲート２２をＯＮにし、フォトダイオード２１の蓄積電荷Ｑｐｄをメモリ部２３へ転送する。

＜読み出し期間＞
読み出し期間の動作を図１６に示す。図１３のタイミングチャートおよび図１６の動作説明図において、（１１）〜（１５）は、以下の動作説明の（１１）〜（１５）の動作駆動に対応している。

（１１）露光終了時の転送動作により、浮遊拡散領域２５に電荷Ｑｍｅｍが保持され、メモリ部２３に電荷Ｑｐｄが保持されている。前述の通り、暗い画素ではＱｍｅｍ＝０となる。
浮遊拡散領域２５に蓄積された電荷Ｑｍｅｍを、信号レベルＶｍｅｍとして増幅トランジスタ２７を介して読み出す。浮遊拡散領域２５の寄生容量Ｃｆｄにて、Ｖｍｅｍ＝Ｑｍｅｍ／Ｃｆｄの電荷電圧変換が実行される（ＤＨ期間）。

（１２）リセットトランジスタ２６をＯＮとし、浮遊拡散領域２５の電荷を排出する。
（１３）浮遊拡散領域２５のリセットレベルＶｒｓｔを読み出す（Ｐ期間）。
（１４）第２転送ゲート２４をＯＮとし、メモリ部２３の電荷Ｑｐｄを浮遊拡散領域２５へ転送する。
（１５）浮遊拡散領域２５の電荷Ｑｐｄを、信号レベルＶｐｄとして読み出す。Ｖｐｄ＝Ｑｐｄ／Ｃｆｄとなる（ＤＬ期間）。

図１７（ａ）に示す通常のグローバル露光のタイミングに対して、本実施形態に係るグローバル露光では、図１７（ｂ）に示すように、ある画素に対して信号レベルＶｐｄの読み出しをＤＨ期間とＤＬ期間の２回実行する。また、ＤＨ期間とＤＬ期間の間に、リセットレベルＶｒｓｔの読み出し期間（Ｐ期間）がある。

（駆動順番の例）
一般的に、埋め込み型チャネル３５（構造例１，２）や、埋め込み型拡散領域３７（構造例３）で形成されたメモリ部２３よりも、浮遊拡散領域２５は暗電流が大きい。蓄積電荷の一部である電荷Ｑｍｅｍは読み出し期間中、浮遊拡散領域２５に保持されるため、保持期間に比例して暗電流の影響を受けることになる。

図１７（ｂ）に示すように、蓄積終了からＤＨ期間までが、浮遊拡散領域２５での電荷保持期間となるため、読み出しが最後の行では、各行のＤＨ期間、Ｐ期間、ＤＬ期間を保持し続ける必要がある。

これに対して、図１８に示すように、ＤＨ期間による信号レベルＶｍｅｍの読み出しを先に全て実行し、その後にＤＬ期間で信号レベルＶｐｄを読み出す方法を採ることも可能である。これによれば、浮遊拡散領域２５での電荷保持期間を短縮し、暗電流による影響を緩和することができる。ただし、この場合は、２回に分けて読み出された結果を加算して最終画像を得るのに、ＤＨ期間で読み出された信号を保持するのに１フレーム分のデータ格納領域(メモリ)が必要となる。

このように、他の駆動例の場合は、露光期間が終了した後、１画素あるいは複数の画素単位で、蓄積電荷（信号電荷１）Ｑｍｅｍを信号レベル（出力信号１）Ｖｍｅｍとして読み出す。次いで、浮遊拡散領域２５をリセットして当該浮遊拡散領域２５のリセットレベルをリセット信号１として読み出す。以上の動作を全ての単位画素２０に対して順次実行する。

その後、１画素あるいは複数の画素単位で、浮遊拡散領域２５をリセットして当該浮遊拡散領域２５のリセットレベルをリセット信号２として読み出す。次いで、第２転送ゲート２４をＯＮ状態として蓄積電荷（信号電荷２）Ｑｐｄを浮遊拡散領域２５に転送し、しかる後、当該蓄積電荷Ｑｐｄを信号レベル（出力信号２）Ｖｐｄとして読み出す動作を実行することになる。

この駆動例を採る場合のカラム処理部１３でのノイズ除去処理は次のようになる。すなわち、カラム処理部１３は、リセット信号１を用いて出力信号１としての信号レベルＶｍｅｍのノイズ除去処理を行う。次いで、カラム処理部１３は、リセット信号２を用いて出力信号２としての信号レベルＶｐｄノイズ除去処理を行う。

（単位画素の他の構造）
次に、単位画素２０の他の構造列について説明する。以下に、単位画素２０の他の構造例について構造例４として説明する。

＜構造例４＞
図１９は、構造例４に係る単位画素２０Ｄの構成を示す図であり、図中、図２と同等部分には同一符号を付して示している。

構造例４に係る単位画素２０Ｄは、構造例１に係る単位画素２０Ａにおいて、ゲート電極２２Ａの下のフォトダイオード２１とメモリ部２３との境界部分に、Ｐ−の不純物拡散領域３９を設けることによりオーバーフローパス３０を形成した構造を採っている。
オーバーフローパス３０を形成するべく、不純物拡散領域３９のポテンシャルを低くするには、不純物拡散領域３９に軽くＮ不純物をドープしてＰ不純物濃度を下げることで、Ｐ−の不純物拡散領域３９を形成する。あるいはポテンシャルバリア形成の際に不純物拡散領域３９にＰ不純物をドープする場合はその濃度を下げることで、Ｐ−の不純物拡散領域３９を形成する。
ここでは、構造例１に係る単位画素２０Ａを前提としたが、その変形例に係る単位画素２０Ａ´を前提としてもよい。

先述したように、構造例１（その変形例も同様）に係る単位画素２０Ａでは、中間電圧Ｖｍｉｄにて第１転送ゲート２２を駆動することを特徴としている。具体的には、低照度での発生電荷を優先的にフォトダイオード２１で蓄積し、飽和してしまう発生電荷については中間電圧Ｖｍｉｄによる第１転送ゲート２２の駆動によりメモリ部２３に蓄積する。そして、露光終了時に、メモリ部２１から浮遊拡散領域２５へ、フォトダイオード２１からメモリ部２３へ全画素同時に転送し、保持しながら２回に分けて読み出す。

これに対し、本構造例４に係る単位画素２０Ｄでは、低照度での発生電荷を優先的にフォトダイオード２１で蓄積する手段として、フォトダイオード２１とメモリ部２３との境界部分に形成されたオーバーフローパス３０を用いることを特徴としている。図２０に、図１９のＸ方向のポテンシャル（ａ）およびＺ方向のポテンシャル（ｂ）を示す。

図２０（ａ）のＸ方向のポテンシャル図から明らかなように、フォトダイオード２１とメモリ部２３との境界部分に、Ｐ−の不純物拡散領域３９を設けることで当該境界部分のポテンシャルが下がる。このポテンシャルが下がった部分がオーバーフローパス３０となる。そして、フォトダイオード２１で発生し、オーバーフローパス３０のポテンシャルを超えた電荷は、自動的にメモリ部２３に漏れて当該メモリ部２３に蓄積される。換言すれば、オーバーフローパス３０のポテンシャル以下の発生電荷はフォトダイオード２１に蓄積される。

ここで、図２０（ｂ）のＺ方向のポテンシャル図に示すように、オーバーフローパス３０のポテンシャルについては、基板側のオーバーフローパスのポテンシャルよりも低く設定することが必要となる。このときのオーバーフローパス３０のポテンシャルは、先述した中間電圧Ｖｍｉｄがゲート電極２２Ａに印加されたときに、フォトダイオード２１からメモリ部２３に信号電荷１として転送される電荷量を決めるポテンシャルとなる。

ここで、オーバーフローパス３０は中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としてのオーバーフローパス３０は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード２１での光電変換によって発生し、オーバーフローパス３０のポテンシャルで決まる所定電荷量を超える電荷を信号電荷１としてメモリ部２３へ転送する。

なお、図１９の例では、Ｐ−の不純物拡散領域３９を設けることによりオーバーフローパス３０を形成した構造を採っている。
ただし、本実施形態においては、図２１に示すように、Ｐ−の不純物拡散領域３９を設ける代わりに、Ｎ−の不純物拡散領域３９を設けることによりオーバーフローパス３０を形成した構造をとることも可能である。

図１９および図２１に示されるように、受光部としてのフォトダイオード（ＰＤ）２１とメモリ部２３の境界の不純物濃度を調整し、フォトダイオード（ＰＤ）２１とメモリ部２３の間にオーバーフローパス３０を設けた構造では、ピニングによって暗電流発生以外にも下記の効果が得られる。

図２２は、図１９のオーバーフローパス部の詳細を示す図である。

フォトダイオード（ＰＤ）２１とメモリ部２３の周辺はＰＮ接合による空乏層４０が形成されており、第１転送ゲート２２のゲート電極２２Ａ下のフォトダイオード（ＰＤ）２１とメモリ部２３の境界はＳｉ表面まで空乏層４０が形成される。
一般に、空乏層４０がＳｉ表面まで形成されていると、Ｓｉ表面の結晶欠陥における暗電流がフォトダイオード（ＰＤ）２１或いはメモリ部２３に蓄積されてしまうため。このため、これを防ぐために、ゲート電極２２Ａを負電位としてピニング状態にし、Ｓｉ表面にホール蓄積層を形成する。

図１９においては、Ｐ−不純物拡散領域によってフォトダイオード（ＰＤ）２１とメモリ部２３の間の空乏層４０内にポテンシャルの低いオーバーフローパス３０が形成される。
ピニングされていない状況ではオーバーフローパス３０もＳｉ表面に接触するため、電荷がオーバーフローしてメモリ部２３へ転送される際に、Ｓｉ表面の欠陥にトラップされ再結合することでキャリアが消滅してしまう現象が発生する。
ゲート電極２２Ａに十分な負電位を印加することで、オーバーフローパス３０のＳｉ表面側にホール蓄積層が形成されポテンシャルが引き上げられ、ポテンシャルの低いオーバーフローパス３０がＳｉ内部の深い位置にシフトする。
これによって、オーバーフローを利用したメモリ部２３への電荷転送において、結晶欠陥によるキャリア再結合を防ぐことができる。

図２３は、単位画素２０の平面構造を示す平面図である。図２３において、（ａ）は構造例１に係る単位画素２０Ａの平面図、（ｂ）は本構造例４に係る単位画素２０Ｄの平面図である。ここでは、オーバーフローパス３０をフォトダイオード２１とメモリ部２３との境界部分の全域に亘って形成している。ただし、これは一例に過ぎず、図２３（ｃ）に示すように、フォトダイオード２１とメモリ部２３との境界部分の一部にオーバーフローパス３０′を設けるようにしても構わない。

図２４は、構造例４に係る単位画素２０Ｄを用いる場合の駆動タイミングを示すタイミングチャートであり、図１３に対応している。図２４と図１３との対比から明らかなように、構造例４に係る単位画素２０Ｄを用いる場合は、蓄積期間中における中間電圧Ｖｍｉｄによる駆動（３），（５），（７）が無くなる。露光終了後については、図１３と同じ２回読出しになる。

なお、上述したように、メモリ部１２のゲート電極を負電位(ピニング電圧)に駆動する際には、過渡的に異なる電圧(例えば０Ｖ)を経由して駆動することが可能である。

図２５は、図２４と異なり、負電位(ピニング電圧)に駆動する際に、過渡的に異なる電圧(例えば０Ｖ)を経由して駆動する例を示すタイミングチャートである。

非導通状態とするゲート電極をピニング状態となる電圧(例えば負電位)とする場合に、図２５に示すように、導通状態の電圧Ｖｏｎから非導通状態の電圧Ｖｏｆｆに駆動する過程で、ＶｏｎとＶｏｆｆの間の電圧Ｖｔｒを過渡的に経由して駆動しても構わない。
例えば、第１転送ゲート２２および第２転送ゲート２４のゲート電極２２Ａおよび２４Ａを、非導通状態時にピニング状態となる電圧とした場合、図２５のような駆動となる。 転送パルスＴＲＸ,ＴＲＧは、導通状態の電圧Ｖｏｎから、非導通状態の電圧Ｖｏｆｆへ駆動される際に、Ｖｔｒに一旦駆動してから、Ｖｏｆｆへと駆動される。
負電位のようなピニング状態となる電圧は、一般的に昇圧回路や降圧回路によって生成されることが多く、通常の電源や接地よりもインピーダンスが高く電流供給力が劣ることが多い。
このため、電圧Ｖｏｎから直接電圧Ｖｏｆｆへ駆動すると、昇圧回路や降圧回路に大きな負荷が掛かってしまい、電圧の収束が遅くなってしまうおそれがある。
このため、中間的な電圧Ｖｔｒを介して電圧Ｖｏｆｆで駆動することで負荷を緩和する。電圧Ｖｔｒは、電圧ＶｏｎとＶｏｆｆの間の電圧であれば効果が得られ、例えば接地電圧（０Ｖ）が使用される。

なお、図２５では、転送パルスＴＲＸ,ＴＲＧを例にとったが、非導通状態をピニング電圧とする信号のいずれに適用しても構わない。

図２６および図２７は、構造例４に係る単位画素２０Ｄを用いる場合における露光中の動作説明図であり、図１４および図１５に対応している。図２６は入射光が明るいときの露光中の動作説明図であり、図２７は入射光が暗いときの露光中の動作説明図である。図２６および図２７から明らかなように、構造例４に係る単位画素２０Ｄを用いる場合は、中間電圧Ｖｍｉｄによる第１転送ゲート２２の駆動はない。その代わりに、フォトダイオード２１で発生した電荷がオーバーフローパス３０のポテンシャルを超えると、メモリ部２３へ転送される。

図２８は、構造例４に係る単位画素２０Ｄを用いる場合におけるグローバル露光の他の駆動タイミングを示す図であり、図１７（ｂ）および図１８に対応している。図２８と図１７（ｂ）および図１８との対比から明らかなように、構造例４に係る単位画素２０Ｄを用いる場合は、蓄積期間中における中間電圧Ｖｍｉｄによる駆動が無くなる。Ｐ相／Ｄ相の読み出し期間については、図１７（ｂ）および図１８と同じである。

なお、ここでは、構造例４に係る単位画素２０Ｄを用いる際に、中間電圧Ｖｍｉｄによる駆動を適用せずに、オーバーフローパス３０のポテンシャル（所定電荷量）を超える電荷を信号電荷１としてメモリ部２３に転送するとしたが、これに限られるものではない。すなわち、中間電圧Ｖｍｉｄによる駆動を併用して、当該中間電圧Ｖｍｉｄの電圧値とオーバーフローパス３０のポテンシャルで決まる所定電荷量を超える電荷を信号電荷１としてメモリ部２３に転送する構成を採ることも可能である。

（電荷蓄積の様子）
次に、フォトダイオード２１およびメモリ部２３での電荷蓄積について、通常のグローバル露光の場合と本実施形態に係るグローバル露光の場合とを対比して説明する。

＜通常のグローバル露光＞
図２９に、通常のグローバル露光による電荷蓄積の様子を示す。横軸が露光開始から露光終了までの時間、縦軸が蓄積電荷である。

図２９（ａ）に、フォトダイオード２１の電荷蓄積の様子を示す。Ｌ１は、入射光が暗く、露光期間中にＱｃｈ_ａｌｌ１の電荷が発生する場合の様子を示している。Ｌ２は、入射光が明るく、露光期間中にフォトダイオード２１の飽和電荷量Ｑｐｄ_ｓａｔを超えるＱｃｈ_ａｌｌ２の電荷が発生する場合を示している。

図２９（ｂ）に、入射光が暗い場合Ｌ１のメモリ部２３の蓄積電荷の様子を示す。露光終了時のフォトダイオード２１の蓄積電荷ＱｐｄはＱｃｈ_ａｌｌ１となり、第１転送ゲート２２による電荷転送によって全電荷Ｑｃｈ_ａｌｌ１が転送される。一方で、フォトダイオード２１の蓄積電荷は０（Ｑｃｈ_ａｌｌ１＝０）となる。

図２９（ｃ）に、入射光が明るい場合Ｌ２のメモリ部２３の蓄積電荷の様子を示す。露光期間中にフォトダイオード２１の最大電荷量（飽和電荷量）Ｑｐｄ_ｓａｔに達し、飽和する。そのため、露光終了時にフォトダイオード２１には電荷Ｑｐｄ_ｓａｔが蓄積されており、当該電荷Ｑｐｄ_ｓａｔが第１転送ゲート２２によってメモリ部２３に転送される。発生電荷Ｑｃｈ_ａｌｌ２は飽和によって得ることができない。

上述した通常のグローバル露光による電荷蓄積の説明から明らかなように、通常の動作では、単位画素２０で光電変換によって得ることができる最大電荷量は、フォトダイオード２１の飽和電荷量であるＱｐｄ_ｓａｔとなる。

＜本実施形態に係るグローバル露光＞
図３０に、本実施形態に係るグローバル露光による電荷蓄積の様子を示す。横軸が露光開始から露光終了までの時間、縦軸が蓄積電荷である。

図３０において、（ａ）は入射光が暗い場合Ｌ１と入射光が明るい場合Ｌ２のフォトダイオード２１の蓄積電荷の様子を示している。（ｂ），（ｃ）は、それぞれＬ１，Ｌ２の場合のメモリ部２３の蓄積電荷の様子を示している。また、（１）〜（１０）は、図１３のタイミングチャートに示した駆動タイミング（１）〜（１０）に対応している。

駆動タイミング（３），（５），（７）にて中間電圧Ｖｍｉｄで第１転送ゲート２２が駆動されると、中間電圧Ｖｍｉｄに対応したある電荷Ｑｍｉｄを超えた電荷がメモリ部２３へ転送される。フォトダイオード２１の蓄積電荷が電荷Ｑｍｉｄを超えない場合は、フォトダイオード２１に電荷が残る。

Ｌ１の例では、入射光が暗く蓄積電荷が少ないため、露光期間中の中間電圧Ｖｍｉｄによる駆動タイミング（３），（５），（７）で電荷Ｑｍｉｄを超えておらず、第１転送ゲート２２による転送が発生しない。全発生電荷Ｑｃｈ_ａｌｌ１は、フォトダイオード２１に蓄積され、露光終了時にメモリ部２３へ転送され、以下のようになる。
Ｑｐｄ＝Ｑｃｈ_ａｌｌ１ ……（１）
Ｑｍｅｍ＝０ ……（２）

Ｌ２の例では、入射光が明るく蓄積電荷が多いため、露光期間中の中間電圧Ｖｍｉｄによる駆動タイミング（３），（５），（７）に電荷Ｑｍｉｄを超える。ここでは、1回目の駆動タイミング（３）では超えず、それ以降の駆動タイミング（５），（７）では超える例を挙げる。

露光期間中に入射光に応じて発生すべき全光電荷をＱｃｈ_ａｌｌ２とし、駆動タイミング（３），（５），（７）で分割された４つの露光期間それぞれで発生する電荷をＱｃｈ１，Ｑｃｈ２，Ｑｃｈ３，Ｑｃｈ４とする。すると、
Ｑｃｈ_ａｌｌ２＝Ｑｃｈ１＋Ｑｃｈ２＋Ｑｃｈ３＋Ｑｃｈ４ …（３）
となる。

駆動タイミング（３）にて、フォトダイオード２１の蓄積電荷Ｑｐｄ２_１は、
Ｑｐｄ２_１＝Ｑｃｈ１ ……（４）
となり、電荷Ｑｍｉｄを下回っている場合、メモリ部２３への電荷転送は発生しない。電荷Ｑｍｉｄを超えた場合に転送される電荷Ｑｔｘ１は０となる。このとき、
Ｑｐｄ２_１＋Ｑｔｘ１＝Ｑｃｈ１ ……（５）
である。

駆動タイミング（５）では、フォトダイオード２１の蓄積電荷Ｑｐｄ２_２は、
Ｑｐｄ２_２＝（Ｑｐｄ２_１−Ｑｔｘ１）＋Ｑｃｈ２ …（６）
となり、電荷Ｑｍｉｄを上回る場合、メモリ部２３へ電荷転送が発生する。このとき、メモリ部２３へ転送される電荷Ｑｔｘ２は、
Ｑｔｘ２＝Ｑｐｄ２_２−Ｑｍｉｄ ……（７）
となる。

駆動タイミング（７）では、フォトダイオード２１の蓄積電荷Ｑｐｄ２_３は、
Ｑｐｄ２_３＝（Ｑｐｄ２_２−Ｑｔｘ２）＋Ｑｃｈ３ ……（８）
となり、電荷Ｑｍｉｄを上回る場合、同様にメモリ部２３へ電荷転送が発生する。このとき、メモリ部２３へ転送される電荷Ｑｔｘ３は、
Ｑｔｘ３＝Ｑｐｄ２_３−Ｑｍｉｄ ……（９）
となる。

さらに露光が継続し、露光終了時のフォトダイオード２１の蓄積電荷Ｑｐｄ２_４は、
Ｑｐｄ２_４＝（Ｑｐｄ２_３−Ｑｔｘ３）＋Ｑｃｈ４ ……（１０）
となる。また、中間電圧Ｖｍｉｄによる駆動の下での電荷転送によってメモリ部２３に蓄積された電荷Ｑｍｅｍは、
Ｑｍｅｍ＝Ｑｔｘ１＋Ｑｔｘ２＋Ｑｔｘ３ ……（１１）
となり、露光終了直前に浮遊拡散領域２５へ転送されて保持される。

露光終了時のフォトダイオード２１の蓄積電荷をＱｐｄとすると、
Ｑｐｄ＝Ｑｐｄ２_４ ……（１２）
となる。そして、フォトダイオード２１の蓄積電荷Ｑｐｄ（＝Ｑｐｄ２_４）が第１転送ゲート２２によってメモリ部２３へ転送されて当該メモリ部２３で保持される。

露光終了および電荷転送により、浮遊拡散領域２５に保持された電荷Ｑｍｅｍおよびメモリ部２３に保持された電荷Ｑｐｄをそれぞれ読み出して後段の信号処理部１８（図１参照）で加算処理することで、全発生電荷Ｑｃｈ_ａｌｌ２に対応した信号レベルが得られる。

式（１１），（１２）より、
Ｑｐｄ＋Ｑｍｅｍ＝Ｑｐｄ２_４＋（Ｑｔｘ１＋Ｑｔｘ２＋Ｑｔｘ３）
式（１０）より、
＝Ｑｐｄ２_３＋Ｑｃｈ４＋Ｑｔｘ１＋Ｑｔｘ２
式（８）より、
＝Ｑｐｄ２_２＋Ｑｃｈ３＋Ｑｃｈ４＋Ｑｔｘ１
式（６）より、
＝Ｑｐｄ２_１＋Ｑｃｈ２＋Ｑｃｈ３＋Ｑｃｈ４
式（４）より、
＝Ｑｃｈ１＋Ｑｃｈ２＋Ｑｃｈ３＋Ｑｃｈ４
式（３）より、
＝Ｑｃｈ_ａｌｌ２ ……（１３）
となる。

以上から、電荷Ｑｍｅｍおよび電荷Ｑｐｄをそれぞれ読み出して加算処理することにより、単位画素２０での光電変換によって発生した全光電荷Ｑｃｈ_ａｌｌ２を保持し、読み出しできることがわかる。発生する光電荷Ｑｃｈ_ａｌｌ２の電荷量は、入射光強度に線形比例であるため、線形応答特性による画像取得が可能であることがわかる。

このときの加算処理は、図１の信号処理部１８で行われる。すなわち、信号処理部１８は、ＤＨ期間およびＤＬ期間で分割して読み出された電荷Ｑｍｅｍ，Ｑｐｄに対応する信号レベルＶｍｅｍ，Ｖｐｄに対して加算処理を行う。この加算処理に当たって、図１のデータ格納部１９は、ＤＨ期間で読み出された電荷Ｑｍｅｍに対応する信号レベルＶｍｅｍを一時的に格納（保持）する。

なお、信号処理部１８における加算処理は、必ずしも、カラム処理部１３でノイズ除去後の信号レベルＶｍｅｍ，Ｖｐｄの加算処理に限られるものではない。すなわち、信号レベルＶｍｅｍ，Ｖｐｄに対してノイズ除去処理を行わない構成を採る場合には、単位画素２０から出力される信号レベルＶｍｅｍ，Ｖｐｄを加算処理することになる。

また、式（１４）において注目すべき点は、電荷Ｑｍｅｍおよび電荷Ｑｐｄから全光電荷Ｑｃｈ_ａｌｌ２を得るまでの過程で、中間電圧Ｖｍｉｄによる駆動時のフォトダイオード２１の保持電荷Ｑｍｉｄの影響を受けない点である。これは、トランジスタの閾値が画素間でバラツキ、フォトダイオード２１の保持電荷がＱｍｉｄ＋ΔＱｍｉｄとなった場合においても、Ｑｐｄ＋Ｑｍｅｍから蓄積電荷Ｑｃｈ_ａｌｌ２を得ることができるということである。

これは例えば、式（９）および式（１０）)にてフォトダイオード２１の保持電荷ＱｍｉｄがＱｍｉｄ＋ΔＱｍｉｄとなった場合を考えると、以下のようになる。すなわち、式（９）での電荷Ｑｔｘ３は、
Ｑｔｘ３＝Ｑｐｄ２_３−（Ｑｍｉｄ＋ΔＱｍｉｄ） ……（１４）
となり、ΔＱｍｉｄだけメモリ部２３へ転送される値が減る。

一方で、式（１０）の蓄積電荷Ｑｐｄ２_４は、
Ｑｐｄ２_４＝（Ｑｐｄ２_３−Ｑｔｘ３）＋Ｑｃｈ４
＝（Ｑｍｉｄ＋ΔＱｍｉｄ）＋Ｑｃｈ４ ……（１５）
となり、フォトダイオード２１の蓄積電荷はΔＱｍｉｄだけ増加する。全光電荷Ｑｃｈ_ａｌｌ２を得るにあたって、フォトダイオード２１の蓄積電荷とメモリ部２３の蓄積電荷は加算される。

これにより、フォトダイオード２１の蓄積電荷の増減が相殺されるために、閾値バラツキなどに起因するＱｍｉｄのバラツキは、単位画素２０の出力となる全光電荷Ｑｃｈ_ａｌｌ２に影響を及ぼさないことになる。また、Ｑｍｉｄのバラツキの影響を受けないことは、言い換えれば、第１転送ゲート２２に複数回供給される中間電圧Ｖｍｉｄはそれぞれ異なる電圧であっても構わないことになる。

図３１に、単位画素２０の入出力特性を示す。図３１（a）は、入射光輝度と、ＤＨ期間での蓄積電荷Ｑｍｅｍの読み出しによる出力との関係を示している。中間電圧Ｖｍｉｄの駆動によるフォトダイオード２１からメモリ部２３への電荷転送は、ある輝度レベルＥ０を超えてフォトダイオード２１の蓄積電荷が電荷Ｑｍｉｄを超えることで発生するため輝度レベルＥ０までは出力しない。

図３１（ｂ）は、入射光輝度と、ＤＬ期間での蓄積電荷Ｑｐｄの読み出しによる出力との関係を示している。輝度レベルＥ０は、中間電圧Ｖｍｉｄでの転送による電荷転送が発生し始める輝度レベルであり、入射光輝度Ｅ０での発生光電荷をＱｐｄ_ｌｉｎとする。

図３１（ｃ）は、（a）と（ｂ）の特性を加算した出力、即ちＱｐｄ＋Ｑｍｅｍの入出力特性を示している。フォトダイオード２１とメモリ部２３の各々の最大電荷量Ｑｐｄ_ｓａｔとＱｍｅｍ_ｓａｔの和まで、最大で電荷の蓄積・保持ができる。そして、Ｑｐｄ_ｓａｔ＋Ｑｍｅｍ_ｓａｔに相当する入射光輝度Ｅｍａｘまで撮像が可能である。

図３１（ｄ）は、中間電圧Ｖｍｉｄでの駆動を用いない通常のグローバル露光での入出力特性を示している。フォトダイオード２１の最大電荷量Ｑｐｄ_ｓａｔが、蓄積・保持の最大となるためダイナミックレンジが低い。

蓄積電荷Ｑｐｄと蓄積電荷Ｑｍｅｍの加算は、単純に加算せずに、蓄積電荷Ｑｐｄが所定閾値Ｑｐｄ_ｔｈを超えた場合に加算し、そうでない場合は蓄積電荷Ｑｐｄだけを出力とするのが好ましい。
Ｑｏｕｔ＝Ｑｐｄ （Ｑｐｄ≧Ｑｐｄ_ｔｈ）
Ｑｏｕｔ＝Ｑｐｄ+Ｑｍｅｍ （Ｑｐｄ＜Ｑｐｄ_ｔｈ）

ここで、閾値Ｑｐｄ_ｔｈは、図３１の入射光輝度Ｅ０での発生光電荷Ｑｐｄd_ｌｉｎよりも小さい値とする。すなわち、加算処理を行う際の閾値Ｑｐｄ_ｔｈは、出力信号１としての信号レベルＶｍｅｍが有意な出力レベルを発生する最小の入射光輝度Ｅ０に相当する、出力信号２としての信号レベルＶｐｄを下回る値である。

蓄積電荷Ｑｐｄが、入射光輝度Ｅ０での発生光電荷Ｑｐｄd_ｌｉｎよりも小さい値のとき、蓄積電荷Ｑｍｅｍは信号出力０であるため加算をする必要がない。これにより、読み出し時に加わるノイズ成分がむやみに加わることを回避し、低照度の領域で高いＳ／Ｎを得ることができる。

（リセットノイズの除去）
蓄積電荷Ｑｐｄおよび蓄積電荷Ｑｍｅｍは、浮遊拡散領域２５にて信号レベルＶｐｄおよび信号レベルＶｍｅｍに電荷電圧変換され、増幅トランジスタ２７を介して読み出される。この際、実際に読み出される信号はリセットレベルＶｒｓｔをオフセットとして、信号レベルＶｐｄおよび信号レベルＶｍｅｍが加わったレベルとなる。

ＤＨ期間で読み出される信号レベルＶｓｉｇ_ｄｈは、露光終了時にフォトダイオード２１の電荷を排出した際のリセットレベルＶｒｓｔ１と信号レベルＶｍｅｍになる。
Ｖｓｉｇ_ｄｈ ＝ Ｖｍｅｍ＋Ｖｒｓｔ１
ここで、リセットレベルＶｒｓｔ１はオフセット値など固定の成分Ｖｒｓｔ_ｆｐｎと、ランダム成分Ｖｒｓｔ１_ｒｎを含んでいる。固定成分Ｖｒｓｔ_ｆｐｎは、増幅トランジスタ２７や負荷トランジスタ（図示せず）の閾値バラツキなどである。ランダム成分Ｖｒｓｔ１_ｒｎはリセット動作時のｋＴＣノイズなどである。
Ｖｒｓｔ１ ＝ Ｖｒｓｔ_ｆｐｎ＋Ｖｒｓｔ１_ｒｎ

Ｐ期間では、ＤＨ期間後に再度浮遊拡散領域２５のリセット動作をするため、リセットレベルＶｒｓｔはＶｒｓｔ２となり、当該リセットレベルＶｒｓｔ２が読み出される。このリセットレベルＶｒｓｔ２にも、リセットレベルＶｒｓｔ１と同様に固定成分とランダム成分がある。固定成分はリセットレベルＶｒｓｔ１と同じＶｒｓｔ_ｆｐｎとなり、ランダム成分はＶｒｓｔ２_ｒｎとなる。
Ｖｒｓｔ２ ＝ Ｖｒｓｔ_ｆｐｎ＋Ｖｒｓｔ２_ｒｎ

ＤＬ期間で読み出される信号レベルＶｓｉｇ_ｄｌは、
Ｖｓｉｇ_ｄｌ ＝ Ｖｐｄ＋Ｖｒｓｔ２
となる。

例えばカラム処理部１３（図１参照）でのノイズ除去処理によってＰ期間で読み出されたリセットレベルＶｒｓｔ２が除去されるため、ＤＨ期間の出力Ｖｏｕｔ_ｄｈとＤＬ期間の出力Ｖｏｕｔ_ｄｌは次のようになる。
Ｖｏｕｔ_ｄｈ ＝ Ｖｏｕｔ_ｄｈ−Ｖｒｓｔ２
＝ Ｖｍｅｍ＋（Ｖｒｓｔ１_ｒｎ−Ｖｒｓｔ２_ｒｎ）
Ｖｏｕｔ_ｄｌ ＝ Ｖｓｉｇ_ｄｌ−Ｖｒｓｔ２
＝ Ｖｐｄ

フォトダイオード２１に蓄積された電荷Ｑｐｄは、リセットノイズを精度良く除去して読み出すことが可能である。メモリ部２３に蓄積された電荷Ｑｍｅｍは、リセットノイズの固定成分は除去されるが、ランダム成分（ｋＴＣノイズなど）が残ることになる。

しかし、一般的にランダムノイズは、入射光輝度が明るく発生電荷が多い場合は、光ショットノイズが支配的となり、リセットノイズなどの影響は極めて小さい。これは、発生電荷の平方根に比例するランダムノイズが発生する物理現象に起因している。例えば、１０，０００e-の電荷が発生した場合、１００e-rmsのランダムノイズが光ショットノイズとして加わることを意味している。一方、回路起因のランダムノイズは数e-rms程度であることが多く、ほとんど画質に影響しない。

一方で、入射光輝度が暗く発生電荷が少ない場合は、光ショットノイズ自体も小さくなり、リセットノイズなどの影響が支配的となり、画質を劣化させる。

本実施形態においては、入射光輝度が所定輝度よりも低い、発生電荷が少ない場合は、フォトダイオード２１のみに電荷が蓄積されるため、リセットノイズの除去が精度よく実行でき、画質の劣化が発生しない。入射光輝度が所定輝度以上の明るい場合にのみ、メモリ部２３での電荷の蓄積が発生し、蓄積電荷Ｑｍｅｍとして読み出されるため、上記理由から画質の劣化がほとんどなく、良好な撮像が可能となる。

［本実施形態の作用効果］
以上説明した本実施形態に係るＣＭＯＳイメージセンサ１０によれば、全画素同一の露光（グローバル露光）期間とすることで、被写体が動いている場合などでも歪みのない撮像を実現できる。加えて、単位画素２０Ａが浮遊拡散領域２５とは別に、信号電荷を蓄積・保持可能なメモリ部２３を有する構造を採ることで、次のような作用効果を得ることができる。

入射光輝度が所定輝度よりも低い低照度では、光電変換による発生電荷が少なく、フォトダイオード２１のみに電荷が蓄積され、当該電荷の読み出しによる信号レベルに対するノイズ除去処理ではｋＴＣノイズを除去できる処理となる。したがって、ｋＴＣノイズも含めたノイズ低減処理を実現できるため高いＳ／Ｎを確保できる。

入射光輝度が所定輝度以上の高照度では、光電変換による発生電荷がフォトダイオード２１およびメモリ部２３の両方に蓄積・保持されるため、飽和電荷量を増大させることができる。そして、フォトダイオード２１およびメモリ部２３に保持された電荷を読み出して、それらの電荷量に対応した信号レベルＶｐｄ，Ｖｍｅｍを加算処理することで、広いダイナミックレンジを確保できる。

画素トランジスタの一つである第１転送ゲート２２の閾値のバラツキはメモリ部２３での蓄積を用いる輝度レベルに影響を与えるものの、先述したように、最終的な入出力特性には影響を与えない。したがって、画素間の画素トランジスタの閾値バラツキに起因するノイズを低減できるため、撮像画像の画質の向上を図ることができる。

フォトダイオード２１およびメモリ部２３の各蓄積電荷Ｑｐｄ，Ｑｍｅｍに対応する２つの信号レベルＶｐｄ，Ｖｍｅｍの和は、蓄積電荷Ｑｐｄと蓄積電荷Ｑｍｅｍの和に相当し、当該和Ｑｐｄ＋Ｑｍｅｍは入射光強度Ｅに比例して発生した電荷量である。したがって、線形応答の入出力特性であるためカラー撮像等の信号処理に問題ない。

因みに、入出力特性が線形応答でない場合、例えば対数応答の場合、カラー撮像等の信号処理に不向きである。例えば、照明のＲＧＢ比が１：２：１だったとき、撮像面の全部または一部のＲＧＢ比を取得し、ＲとＢを２倍することでホワイトバランスを調整する。しかし、対数応答の場合は照明のＲＧＢ比が一定であっても、輝度によって出力のＲＧＢ比が変わるためＲＧＢ比の取得が難しい。また、取得できたとしても輝度に応じた非線形な調整が必要となる。閾値バラツキによって画素ごとに入出力特性が異なることにより、さらに信号処理は困難になる。

（さらなる高ダイナミックレンジ化）
ここまでの動作説明では、Ｑｐｄ_ｓａｔ＋Ｑｍｅｍ_ｓａｔまで最大電荷量を拡大することで、全ての発生電荷を信号として取得し、Ｑｐｄ_ｓａｔ＋Ｑｍｅｍ_ｓａｔに相当する入射光輝度までダイナミックレンジを確保するようにした。

以下では、部分的に発生電荷を捨て、２種類の露光時間で得られる信号を出力することで、さらにダイナミックレンジを拡大する駆動例について説明する。ここで示すダイナミックレンジ拡大の基本原理は、本出願人による特願２００６−２８０９５９号明細書や、特願２００６−１２４６９９号明細書に記載されている原理を、グローバル露光を実現する本発明の構造に応用したものである。

図３２に、ダイナミックレンジ拡大の駆動例を示す。先述した本実施形態に係る駆動例である図１３に対してメモリ部２３の排出駆動（１６）が加わっている。

この駆動例では、全画素共通の露光期間中に、第１転送ゲート２２に対して２回以上の中間電圧Ｖｍｉｄによる駆動を実行する。そして、最後の中間電圧駆動（第１中間電圧駆動）と、その１つ前の中間電圧駆動（第２中間電圧駆動）との間の期間に、第２転送ゲート２４をＯＮとする。このとき同時にリセットトランジスタ２６をＯＮとしても、しなくても構わない。また、２回以上の駆動となる中間電圧駆動での各中間電圧Ｖｍｉｄについては、同じ電圧値であることが好ましい。

図３３に、ダイナミックレンジ拡大の動作を示す。メモリ部２３の排出駆動（１６）を加えることで、そこまでにメモリ部２３に蓄積された電荷は排出され、最後の中間電圧駆動（第１中間電圧駆動）で転送された電荷のみが蓄積電荷Ｑｍｅｍとなる。この蓄積電荷Ｑｍｅｍは、第１転送ゲート２２を駆動した中間電圧が等しい場合、第１中間電圧駆動時（７）と、その前の第２中間電圧駆動時（５）のフォトダイオード２１に残留する電荷量は各々Ｑｍｉｄで等しくなる。画素によって閾値バラツキなどでＱｍｉｄの値が異なる場合があっても、駆動（５）と駆動（７）の残留電荷量がＱｍｉｄで等しくなることには変わらない。

第１中間電圧駆動時（７）の直前においてフォトダイオード２１に蓄積されている電荷は、第２中間電圧駆動（５）から第１中間電圧駆動（７）の期間Ｔｓｈｏｒｔ（＝第２露光期間）で蓄積された電荷Ｑｓｈｏｒｔが、第２中間電圧駆動（５）の残留電荷Ｑｍｉｄに加わった値となる。すなわち、第１中間電圧駆動（７）によって電荷Ｑｍｉｄがフォトダイオード２１に残るため、蓄積電荷Ｑｍｅｍは
Ｑｍｅｍ ＝（Ｑｍｉｄ＋Ｑｓｈｏｒｔ）−Ｑｍｉｄ
となる。

全露光期間Ｔｌｏｎｇ（＝第１露光期間）で発生すべき全電荷をＱｌｏｎｇとすると、電荷Ｑｓｈｏｒｔは、
Ｑｓｈｏｒｔ＝（Ｔｓｈｏｒｔ／Ｔｌｏｎｇ）＊Ｑｌｏｎｇ
となる。すなわち、中間電圧駆動の期間Ｔｓｈｏｒｔと、全露光期間Ｔｌｏｎｇの比である露光比だけ小さい値が電荷Ｑｓｈｏｒｔとして出力される。

これにより、電荷Ｑｓｈｏｒｔが、メモリ部２３の最大電荷量Ｑｍｅｍ_ｓａｔを超える入射光輝度まで信号を取得できるため、露光比倍のダイナミックレンジ拡大が実現される。すなわち、（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍ_ｓａｔに相当する入射光輝度まで撮像ができることになる。

図３４に、ダイナミックレンジ拡大動作時の入出力特性を示す。図３４において、Ｅ０は、第１中間電圧駆動で転送が発生し始める輝度レベル、即ち第１中間電圧駆動時までの全発生電荷がＱｍｉｄとなる輝度レベルである。Ｅ１は、第２中間電圧駆動で転送が発生し始める輝度レベル、即ち第２中間電圧駆動時までの全発生電荷がＱｍｉｄとなる輝度レベルである。

Ｅ０以下の輝度レベルでは、発生電荷は全てフォトダイオード２１に蓄積され、蓄積電荷Ｑｐｄとして出力される。このとき、Ｑｍｅｍ＝０である。
Ｑｏｕｔ ＝ Ｑｐｄ （Ｅ＜Ｅ０）
＝ Ｑｌｏｎｇ

Ｅ０からＥ１までの輝度レベルでは、第２中間電圧駆動時には転送が発生せず、第１中間電圧駆動時に、第２露光期間Ｔｓｈｏｒｔで蓄積が追加されＱｍｉｄを超えた分が、転送されてＱｍｅｍとなる。この場合、メモリ部２３の排出駆動（１６）の時点ではＱｍｅｍ＝０であるため、全ての発生電荷が電荷Ｑｐｄ電荷Ｑｍｅｍとして蓄積されることとなり、Ｑｐｄ＋Ｑｍｅｍで全発生電荷を出力Ｑｏｕｔとして得ることができる。
Ｑｏｕｔ ＝ Ｑｐｄ＋Ｑｍｅｍ （Ｅ０≦Ｅ＜Ｅ１）
＝ Ｑｌｏｎｇ

Ｅ１を超える輝度レベルでは、第２中間電圧駆動にて転送が発生し、そこで転送された電荷は排出駆動（１６）によって捨てられる。そのため、Ｑｐｄ＋Ｑｍｅｍでは全発生電荷を得ることはできない。ただし、前述の通り、第２中間電圧駆動で転送が発生することで、フォトダイオード２１の残留電荷はＱｍｉｄとなる。さらに、第１中間電圧駆動にて同じく残留電荷がＱｍｉｄとなることで、第２露光期間Ｔｓｈｏｒｔで蓄積された電荷Ｑｓｈｏｒｔがメモリ部２３に転送・保持される。

この場合、出力Ｑｏｕｔとしては、露光比Ｔｌｏｎｇ／Ｔｓｈｏｒｔのゲインが乗算されるため、全電荷Ｑｌｏｎｇ相当の信号を得ることができる。
Ｑｏｕｔ ＝（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍ （Ｅ≧Ｅ１）
＝（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｓｈｏｒｔ
＝ Ｑｌｏｎｇ

すなわち、
Ｑｏｕｔ ＝ Ｑｐｄ （Ｅ＜Ｅ０）
＝ Ｑｐｄ＋Ｑｍｅｍ （Ｅ０≦Ｅ＜Ｅ１）
＝（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍ （Ｅ≧Ｅ１）
……（１６）
とすることで、図３４（Ｃ）に示すような線形特性が得られる。このときのダイナミックレンジは、（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍ_ｓａｔに相当する入射光輝度Ｅｍａｘまで拡大できる。

また、上記の処理については実際には以下のように実行しても同じ結果が得られる。
Ｑｏｕｔ ＝ Ｑｐｄ （Ｑｐｄ＜Ｑｐｄ_ｔｈ）
Ｑｏｕｔ ＝ ＭＡＸ（Ｑｐｄ＋Ｑｍｅｍ,(Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍ）
（Ｑｐｄ≧Ｑｐｄ_ｔｈ）

ここで、Ｑｐｄ_ｔｈは、Ｅ０よりも小さい入射光輝度に相当する蓄積電荷量である。Ｅ＜Ｅ０においてはＱｍｅｍ＝０であり、加算することが可能であるが、信号が特に小さい領域では電荷Ｑｍｅｍに含まれるノイズを出力に加えないように閾値Ｑｐｄ_ｔｈを設けている。

ＭＡＸ（Ａ，Ｂ）は、ＡとＢの大きい方を選択する関数である。Ｅ０≦Ｅ＜Ｅ１において得られる電荷Ｑｍｅｍは第２露光期間Ｔｓｈｏｒｔで蓄積された電荷Ｑｓｈｏｒｔよりも小さいため、Ｑｐｄ＋Ｑｍｅｍが選択される。また、Ｅ≧Ｅ１においては第２転送駆動により電荷が排出されるため、Ｑｐｄ＋ＱｍｅｍはＱｌｏｎｇよりも小さくなる。このため、（Ｔｌｏｎｇ／Ｔｓｈｏｒｔ）＊Ｑｍｅｍが選択され、式（１６）と等価になる。

上記算出式は、式（１６）のように各画素で厳密に切り替わるポイントＥ０，Ｅ１を設定する必要がなく、Ｅ０を十分に下回る輝度レベルに相当する閾値Ｑｐｄ_ｔｈだけを設定すればよいため、現実的な処理が実行できる。

［変形例］
上記実施形態では、データ格納部１９をカラム処理部１３の後段において信号処理部１８に対して並列的に設ける構成としたが、これに限られるものではない。例えば、図３５に示すように、データ格納部１９をカラム処理部１３と並列的に設け、ＤＨ期間のデータＤｄｈとＤＬ期間のデータＤｄｌとを、水平走査部１４による水平走査によって同時に読み出して後段の信号処理部１８で信号処理を実行する構成を採ることも可能である。

さらに、図３６に示すように、画素アレイ部１１の列ごとあるいは複数列ごとにＡＤ変換するＡＤ変換機能をカラム処理部１３に持たせるとともに、当該カラム処理部１３に対してデータ格納部１９および信号処理部１８を並列的に設け、信号処理部１８においてアナログあるいはデジタルでノイズ除去処理を行った後、データ格納部１９および信号処理部１８での各処理を列ごとあるいは複数列ごと実行する構成を採ることも可能である。

また、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

［適用例］
図３７は、本発明に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図３７に示すように、本発明に係る撮像装置５０は、レンズ群５１等を含む光学系、固体撮像素子（撮像デバイス）５２、カメラ信号処理回路であるＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８等を有し、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８がバスライン５９を介して相互に接続された構成となっている。

レンズ群５１は、被写体からの入射光（像光）を取り込んで撮像素子５２の撮像面上に結像する。撮像素子５２は、レンズ群５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子５２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０等の固体撮像装置、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像装置を用いることができる。

表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子５２で撮像された動画または静止画を表示する。記録装置５６は、撮像素子５２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系５７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６および操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像素子５２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、当該ＣＭＯＳイメージセンサ１０では、画素トランジスタの閾値バラツキに起因するノイズを低減し、高いＳ／Ｎを確保できるため、撮像画像の高画質化を図ることができる。

１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直駆動部、１３…カラム処理部、１４…水平駆動部、１５…システム制御部、１８…信号処理部、１９…データ格納部、２０，２０Ａ，２０Ｂ，２０Ｃ…単位画素、２１…フォトダイオード（ＰＤ）、２２…第１転送ゲート、２３…メモリ部（ＭＥＭ）、２４…第２転送ゲート、２５…浮遊拡散領域（ＦＤ）、２６…リセットトランジスタ、２７…増幅トランジスタ、２８…選択トランジスタ、３０，３０´…オーバーフローパス

Claims (28)

1. 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
   前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
   前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
   前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
   前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
   を有する複数の単位画素と、
   前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送する中間電荷転送部と、
   前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷保持領域に転送する画素駆動部と
   を備え、
   前記画素駆動部は、
   前記露光期間が終了した後、１画素あるいは複数の画素単位で、
   前記信号電荷１を出力信号１として読み出し、
   前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号１として読み出す動作
   を全ての単位画素に対して順次実行した後、１画素あるいは複数の画素単位で、
   前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号２として読み出す
   固体撮像装置。
2. 前記画素駆動部は、
   前記第２転送ゲートを導通状態として前記信号電荷２を前記浮遊拡散領域に転送し、
   前記信号電荷２を出力信号２として読み出す
   請求項１記載の固体撮像装置。
3. 前記中間電荷転送部は、
   前記第１転送ゲートを導通状態とする第１電圧値と非導通状態とする第２電圧値との間の第３電圧値を中間電圧とするとき、
   前記第２転送ゲートを非導通状態として前記第１転送ゲートを前記中間電圧にて１回以上駆動することで、前記第３電圧値に対応した前記所定電荷量を超える電荷を前記信号電荷１として前記光電変換素子から前記電荷保持領域に転送する
   請求項１または２記載の固体撮像装置。
4. 前記中間電荷転送部は、
   前記第１転送ゲートを導通状態とする第１電圧値と非導通状態とする第２電圧値との間の第３電圧値を中間電圧とするとき、
   先ず、前記第２転送ゲートを非導通状態として前記第１転送ゲートを前記中間電圧にて２回以上駆動する際に、最後の第１中間電圧による駆動とその前の第２中間電圧による駆動との間の期間中に前記第２転送ゲートを導通状態として前記電荷保持領域の蓄積電荷を排出し、
   次いで、前記第１中間電圧にて前記第１転送ゲートを駆動することで、前記第３電圧値に対応した電荷量を超える電荷を前記信号電荷１として前記光電変換素子から前記電荷保持領域に転送する
   請求項１または２記載の固体撮像装置。
5. 前記中間電荷転送部は、前記光電変換素子と前記電荷保持領域との境界部分に、前記所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を前記信号電荷１として前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスである
   請求項１から４のいずれか一に記載の固体撮像装置。
6. 前記電荷保持領域に対応するゲート電位が、前記第１転送ゲートおよび前記第２転送ゲートのうち少なくともいずれかの転送ゲートを非導通状態とする期間に、ピニング状態とする電位に設定される
   請求項１から５のいずれか一に記載の固体撮像装置。
7. 前記電荷保持領域の端部側に配置される、前記電荷保持領域に対応するゲートと異なるゲートの電位がピニング状態とする電位に設定される
   請求項６記載の固体撮像装置。
8. 前記電荷保持領域に対応するゲート電位は、当該ゲート電位をピニング状態とする電位に設定する際に、過渡的に異なる電圧を経由して設定される
   請求項６または７記載の固体撮像装置。
9. 前記光電変換素子は、基板表面側の逆導電型の層を介して埋め込まれて埋め込み型フォトダイオードである
   請求項１から８のいずれか一に記載の固体撮像装置。
10. 前記電荷保持領域は、前記第１転送ゲートのゲート電極の下に埋め込みチャネルによって形成されている
    請求項１から９のいずれか一に記載の固体撮像装置。
11. 前記電荷保持領域は、埋め込み拡散層によって形成されている
    請求項１から９のいずれか一に記載の固体撮像装置。
12. 前記単位画素は、前記光電変換素子の蓄積電荷を排出する電荷排出部を有する
    請求項１から１１のいずれか一に記載の固体撮像装置。
13. 前記信号電荷２は出力信号２として前記単位画素から読み出され、
    前記リセット信号１を用いて前記出力信号１のノイズ除去処理を行い、前記リセット信号２を用いて前記出力信号２のノイズ除去処理を行うノイズ除去部を有する
    請求項１から１２のいずれか一に記載の固体撮像装置。
14. 前記単位画素から読み出された前記出力信号１と前記出力信号２とを加算処理する、または、前記ノイズ除去処理後の前記出力信号１と前記出力信号２とを加算処理する信号処理部を有する
    請求項１３記載の固体撮像装置。
15. 前記信号処理部は、前記出力信号２が所定閾値１を超えない場合は加算処理を行わずに当該出力信号２を出力し、前記出力信号２が所定閾値１を超える場合は加算処理を行って当該加算処理の処理結果を出力する
    請求項１４記載の固体撮像装置。
16. 前記所定閾値１は、前記出力信号１が有意な出力レベルを発生する最小の入射光輝度に相当する、前記出力信号２を下回る値である
    請求項１５記載の固体撮像装置。
17. 前記信号電荷２は出力信号２として前記単位画素から読み出され、
    前記単位画素から読み出された前記出力信号１と前記出力信号２とを加算処理するとともに、前記出力信号１と所定の係数とを乗算処理し、前記出力信号１および前記出力信号２の値に応じて、前記出力信号２、前記加算処理による処理結果または前記乗算処理による処理結果を選択して出力する信号処理部を有する
    請求項１から１３のいずれか一に記載の固体撮像装置。
18. 前記信号処理部は、前記出力信号２が所定閾値２を超えない場合は前記出力信号２を選択し、前記出力信号２が所定閾値２を超える場合は前記加算処理による処理結果および前記乗算処理による処理結果の大きい方を選択して出力する
    請求項１７記載の固体撮像装置。
19. 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
    前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
    前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
    前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
    を有する複数の単位画素と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送する中間電荷転送部と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷保持領域に転送する画素駆動部と
    を備え、
    前記電荷保持領域に対応するゲート電位が、前記第１転送ゲートおよび前記第２転送ゲートのうち少なくともいずれかの転送ゲートを非導通状態とする期間に、ピニング状態とする電位に設定され、かつ、当該ゲート電位をピニング状態とする電位に設定する際に、過渡的に異なる電圧を経由して設定される
    固体撮像装置。
20. 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
    前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
    前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
    前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
    を有する複数の単位画素と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送する中間電荷転送部と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷保持領域に転送する画素駆動部と
    を備え、
    前記電荷保持領域に対応するゲート電位が、前記第１転送ゲートおよび前記第２転送ゲートのうち少なくともいずれかの転送ゲートを非導通状態とする期間に、ピニング状態とする電位に設定され、かつ、当該ゲート電位をピニング状態とする電位に設定する際に、過渡的に異なる電圧を経由して設定され、
    前記画素駆動部は、
    前記露光期間が終了した後、１画素あるいは複数の画素単位で、
    前記信号電荷１を出力信号１として読み出し、
    前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号として読み出し、
    前記第２転送ゲートを導通状態として前記信号電荷２を前記浮遊拡散領域に転送し、
    前記信号電荷２を出力信号２として読み出す
    固体撮像装置。
21. 前記リセット信号を用いて前記出力信号１および前記出力信号２のノイズ除去処理を行うノイズ除去部を有する
    請求項２０記載の固体撮像装置。
22. 前記電荷保持領域の端部側に配置される、前記電荷保持領域に対応するゲートと異なるゲートの電位がピニング状態とする電位に設定される
    請求項１９から２１のいずれか一に記載の固体撮像装置。
23. 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
    前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
    前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
    前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
    を有する複数の単位画素を駆動するに当たって、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、
    前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送し、
    次いで、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、
    しかる後、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷保持領域に転送し、
    前記露光期間が終了した後、１画素あるいは複数の画素単位で、
    前記信号電荷１を出力信号１として読み出し、
    次いで、前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号１として読み出す
    動作を全ての単位画素に対して順次実行した後、１画素あるいは複数の画素単位で、
    前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号２として読み出す
    固体撮像装置の駆動方法。
24. 前記浮遊拡散領域にリセットレベルをリセット信号２として読み出した後、
    前記第２転送ゲートを導通状態として前記信号電荷２を前記浮遊拡散領域に転送し、
    しかる後、前記信号電荷２を出力信号２として読み出す
    請求項２３記載の固体撮像装置の駆動方法。
25. 前記第１転送ゲートを導通状態とする第１電圧値と非導通状態とする第２電圧値との間の第３電圧値を中間電圧とするとき、
    前記第２転送ゲートを非導通状態として前記第１転送ゲートを前記中間電圧にて１回以上駆動することで、前記第３電圧値に対応した前記所定電荷量を超える電荷を前記信号電荷１として前記光電変換素子から前記電荷保持領域に転送する
    請求項２３または２４記載の固体撮像装置の駆動方法。
26. 前記第１転送ゲートを導通状態とする第１電圧値と非導通状態とする第２電圧値との間の第３電圧値を中間電圧とするとき、
    先ず、前記第２転送ゲートを非導通状態として前記第１転送ゲートを前記中間電圧にて２回以上駆動する際に、最後の第１中間電圧による駆動とその前の第２中間電圧による駆動との間の期間中に前記第２転送ゲートを導通状態として前記電荷保持領域の蓄積電荷を排出し、
    次いで、前記第１中間電圧にて前記第１転送ゲートを駆動することで、前記第３電圧値に対応した電荷量を超える電荷を前記信号電荷１として前記光電変換素子から前記電荷保持領域に転送する
    請求項２３または２４記載の固体撮像装置の駆動方法。
27. 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
    前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
    前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
    前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と
    を有する複数の単位画素と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記光電変換素子で発生し、所定電荷量を超える電荷を信号電荷１として前記電荷保持領域に転送する中間電荷転送部と、
    前記複数の単位画素の全てが同時に撮像動作を行う露光期間において、前記第１転送ゲートを非導通状態とし、前記第２転送ゲートを導通状態として前記信号電荷１を前記電荷保持領域から前記浮遊拡散領域に転送し、前記第２転送ゲートを非導通状態とし、前記第１転送ゲートを導通状態として前記光電変換素子に蓄積される電荷を信号電荷２として前記電荷保持領域に転送する画素駆動部と
    を備え、
    前記画素駆動部は、
    前記露光期間が終了した後、１画素あるいは複数の画素単位で、
    前記信号電荷１を出力信号１として読み出し、
    前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号１として読み出す動作
    を全ての単位画素に対して順次実行した後、１画素あるいは複数の画素単位で、
    前記浮遊拡散領域をリセットして当該浮遊拡散領域のリセットレベルをリセット信号２として読み出す
    固体撮像装置を搭載した電子機器。
28. 前記画素駆動部は、
    前記第２転送ゲートを導通状態として前記信号電荷２を前記浮遊拡散領域に転送し、
    前記信号電荷２を出力信号２として読み出す
    請求項２７記載の固体撮像装置を搭載した電子機器。

Images