[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5563917B2 - 回路装置及びその製造方法 - Google Patents

回路装置及びその製造方法 Download PDF

Info

Publication number
JP5563917B2
JP5563917B2 JP2010164996A JP2010164996A JP5563917B2 JP 5563917 B2 JP5563917 B2 JP 5563917B2 JP 2010164996 A JP2010164996 A JP 2010164996A JP 2010164996 A JP2010164996 A JP 2010164996A JP 5563917 B2 JP5563917 B2 JP 5563917B2
Authority
JP
Japan
Prior art keywords
resin
circuit board
sealing body
resin sealing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010164996A
Other languages
English (en)
Other versions
JP2012028510A (ja
Inventor
勝義 三野
優 金久保
明 岩渕
昌巳 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2010164996A priority Critical patent/JP5563917B2/ja
Priority to KR20110072467A priority patent/KR101316289B1/ko
Priority to CN201110204479.7A priority patent/CN102348332B/zh
Priority to US13/189,121 priority patent/US8624408B2/en
Publication of JP2012028510A publication Critical patent/JP2012028510A/ja
Application granted granted Critical
Publication of JP5563917B2 publication Critical patent/JP5563917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、樹脂パッケージの放熱性を向上させる回路装置及びその製造方法に関する。
従来の回路装置の製造方法の一実施例として、下記の製造方法が知られている。図９（Ａ）に示す如く、Ａｌ基板等の金属基板から成る回路基板７１を準備し、回路基板７１上面に絶縁性の樹脂層７２及び導電パターン７３を形成する。そして、導電パターン７３上に回路素子７４やリード７５を電気的に接続し、回路基板７１上に混成集積回路を形成する。その後、樹脂封止金型７６のキャビティ７７内に回路基板７１を配置し、上金型７８と下金型７９によりリード７５を挟持することで、回路基板７１はキャビティ７７内に固定される。
図９（Ｂ）に示す如く、樹脂封止金型７６のゲート部８０を介してキャビティ７７内へ樹脂を注入する。このとき、矢印８１にて示すように、注入された樹脂は、先ず、回路基板７１の側面にあたる。樹脂は、矢印８１Ａ及び８１Ｂにて示すように、回路基板７１の上面側及び下面側へと流入する。そして、回路基板７１の下面端部には曲面８２が配置されることで、効率的に回路基板７１下面側へと樹脂を流入させる。回路基板７１下面の樹脂封止体の厚みは、例えば、０、５ｍｍ程度であるが、前述した樹脂注入方法により、その狭い隙間への樹脂の充填が実現される（例えば、特許文献１参照。）。
また、従来の回路装置の一実施例として、下記の構造が知られている。図１０に示す如く、回路装置９１では、回路基板９２の上面に、導電パターン９３と回路素子９４とから成る混成集積回路が構築され、回路基板９２の上面、側面及び下面は、樹脂封止体９５により一体に被覆される。そして、樹脂封止体９５は、トランスファーモールドにより形成される第１の樹脂封止体９５Ａと、固形の樹脂シートを溶融して形成される第２の樹脂封止体９５Ｂから構成される。尚、図示したように、樹脂封止体９５の側面からは、回路基板９２上面の導電パターン９３と電気的に接続するリード９６が、樹脂封止体９５の外部へと導出する（例えば、特許文献２参照。）。
特開２００３−１７５１５号公報（第６−９頁、第８−９図） 特開２０１０−６７８５２号公報（第４−１０頁、第１−４図）
先ず、図９（Ａ）及び（Ｂ）を用いて説明した製造方法では、樹脂封止金型７６のゲート部８０から注入された樹脂が、回路基板７１の側面にぶつかり、且つ、回路基板７１に形成された曲面８２を利用することで、回路基板７１の下面の狭い領域に樹脂が充填し易くなる。そして、回路基板７１の下面の狭い領域に未充填領域が発生することを防止するためには、樹脂が流動するための幅が必要であり、回路基板７１下面の樹脂封止体の厚みの薄膜化が実現し難く、樹脂封止体からの放熱性が向上し難いという問題がある。
特に、この放熱性の問題を解決するためには、封止用の樹脂内のフィラーの含有率を増大させることやその粒径を大きくすることが考えられる。しかしながら、フィラーの含有率を増大させることで、また、その粒径を大きくすることで、樹脂の流動性が悪化し、回路基板７１の下面に未充填領域が発生し易くなるという新たな問題がある。更に、使用されるフィラーの材料や形状においても、１種類の樹脂にて回路基板７１の全面を一体に封止する製造方法では、回路素子の損傷や金属細線の断線等の問題もあり、その材料や形状が限定されるという問題がある。
次に、図１０を用いて説明した回路装置９１では、回路基板９２下面の未充填領域を防止し、樹脂封止体の薄型化を実現しているが、更なる放熱性の向上させるための構造に関し、全く開示がなされていない。
また、丸印９７にて示す領域は、第１の樹脂封止体９５Ａと第２の樹脂封止体９５Ｂとの重合領域を示す。図示したように、第２の樹脂封止体９５Ｂは、回路基板９２の下端部を被服する程度に、回路基板９２の側面まで形成される。そして、重合領域は、第１及び第２の樹脂封止体９５Ａ、９５Ｂの単体領域と比較して、耐圧特性が弱くなり易い。そのため、重合領域を回路基板９２の下面や回路基板の側面下方に配置することで、重合領域を介して回路基板９２がショートするという問題がある。
更に、回路装置９１の放熱性を高めるために、第２の樹脂封止体９５Ｂの薄膜化を実現することで、相対的に樹脂封止体９５に占める第１の樹脂封止体９５Ａの膜厚が厚くなる。そのため、樹脂封止金型内にて第１の樹脂封止体９５Ａが加熱硬化する際に、第１の樹脂封止体の収縮力により回路基板９１が反り上がり易くなるという問題がある。
前述した各事情に鑑みて成されたものであり、本発明の回路装置では、回路基板と、前記回路基板の一主面側に設けられた導電パターンと、前記導電パターン上に固着された回路素子と、前記回路基板を被覆する樹脂封止体とを有する回路装置において、前記回路基板は、前記一主面と、前記一主面と対向する他の主面と、前記一主面と前記他の主面との間に配置される側面とを有し、前記樹脂封止体は、少なくとも前記回路基板の一主面側及び側面の一部を被覆する第１の樹脂封止体と、少なくとも前記回路基板の他の主面側及び側面の一部分を被覆する第２の樹脂封止体とを有し、前記第１の樹脂封止体と前記第２の樹脂封止体との重合領域は、前記回路基板の側面の中央よりも上方側の横まで配置され、前記重合領域の頂部は、前記回路基板の上面側よりも低い位置となり、前記第２の樹脂封止体に含まれるフィラーの粒径は、前記第１の樹脂封止体に含まれるフィラーの粒径よりも大きく、結晶形状または破砕形状であることを特徴とする。
また、本発明の回路装置の製造方法では、樹脂封止金型にその一主面側に回路素子が配置された回路基板を配置し、前記樹脂封止金型のキャビティ内に第１の封止樹脂を注入し、樹脂封止体を形成する回路装置の製造方法において、熱硬化性樹脂を含む粉末状の樹脂材料を加圧して形成された樹脂シートを準備し、前記樹脂封止金型のキャビティ内に、前記回路基板が前記樹脂シート上に積層するように配置する工程と、前記樹脂シートが溶融し結晶形状または破砕形状のフィラーが含まれる第２の封止樹脂が前記回路基板の一主面と対向する他の主面側及び前記回路基板の一主面と他の主面との間に配置される側面の中央よりも上方側まで被覆し、前記キャビティ内に注入した前記第１の封止樹脂により前記回路基板の一主面側及び前記側面の一部を被覆しながら、前記側面の中央よりも上方側の横にて前記第１の封止樹脂と前記第２の封止樹脂が重合するように前記樹脂封止体を形成することを特徴とする。
本発明では、２種類の封止樹脂により樹脂封止体が構成され、回路基板の側面に封止樹脂の重合領域が配置されることで、耐圧特性が向上し、回路基板がショートすることが防止される。
また、本発明では、回路基板の下面側及び側面の上方までを被覆する封止樹脂のフィラーの粒径が、回路基板の上面側を被覆する封止樹脂のフィラーの粒径よりも大きくなることで、回路装置外部への放熱性が向上される。
また、本発明では、回路基板下面側には回路素子等を配置しない構造とし、回路基板下面側の樹脂内のフィラーとしてアルミナを用いることで、そのフィラーを含む樹脂の熱抵抗が大幅に低減される。
また、本発明では、回路基板の下面側の樹脂は、樹脂シートを用いて形成されることで、その樹脂内に含まれるフィラーの粒径が大きくなり、回路装置外部への放熱性が向上される。
また、本発明では、回路基板の下面側に配置されるフィラー形状が多角形形状となることで、そのフィラーを含む樹脂の熱抵抗が大幅に低減される。
また、本発明では、耐湿性が重視される回路基板上面側の樹脂内のフィラーとしてシリカを用いることで、材料コストが大幅に低減される。
また、本発明では、回路基板の下面側及び側面の上方までを被覆する封止樹脂を回路基板の上面側を被覆する封止樹脂よりも先に硬化させることで、回路基板の反り上がりを防止できる。
本発明の実施の形態における回路装置を説明する（Ａ）斜視図、（Ｂ）断面図である。 本発明の実施の形態における回路装置を説明する（Ａ）斜視図、（Ｂ）断面図である。 本発明の実施の形態における回路装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の実施の形態における回路装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図である。 従来の実施の形態における回路装置及びその製造方法を説明する（Ａ）断面図、（Ｂ）断面図である。 従来の実施の形態における回路装置を説明する断面図である。
以下に、本発明の第１の実施の形態である回路装置について説明する。図１（Ｂ）は、図１（Ａ）に示す回路装置のＡ−Ａ線方向の断面図である。図２（Ａ）は、樹脂シートを説明する斜視図である。図２（Ｂ）は、樹脂シートを説明する断面図である。
図１（Ａ）は、回路装置１の斜視図を示し、回路装置１では、樹脂封止体２内の回路基板４（図１（Ｂ）参照）上面に導電パターン６（図１（Ｂ）参照）と回路素子から成る混成集積回路が構築され、この回路と接続されたリード３が、樹脂封止体２から外部へと導出する。そして、回路基板４の上面、側面及び下面は、熱硬化性樹脂から成る樹脂封止体２により被覆される。
図１（Ｂ）に示す如く、回路基板４は、アルミニウムや銅等の金属から成る基板であり、例えば、縦×横×厚さ＝６１ｍｍ×４２．５ｍｍ×１．５ｍｍ程度の形状となる。ここで、回路基板４の材料として金属以外が採用されても良く、例えば、セラミックや樹脂材料が採用されても良い。
絶縁層５は、回路基板４の表面全域を覆うように形成される。絶縁層５は、フィラーが高充填されたエポキシ樹脂から成る。そして、導電パターン６が、絶縁層５上面に所定の回路が実現されるように形成される。導電パターン６は、例えば、銅等の金属膜から成り、その厚みが５０μｍ程度と成る。
回路素子を構成する半導体素子７やチップ素子８は、半田等の接着材９を介して、導電パターン６の所定の箇所に固着される。そして、半導体素子７と導電パターン６とは、金属細線１０を介して接続される。ここで、半導体素子７としては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。チップ素子８としては、チップ抵抗やチップコンデンサ等が採用される。尚、図示したように、半導体素子７と導電パターン６との間にヒートシンクが配置される場合でも良い。
リード３は、回路基板４の周辺部に設けられたパッド１１に固着され、入力信号や出力信号が通過する外部接続端子として機能する。そして、図１（Ａ）に示すように、多数のリード３は、回路基板４の長手方向の対向する２つの側辺に沿って配置される。尚、パッド１１は、導電パターン６の一領域である。
樹脂封止体２は、第１の樹脂封止体２Ａと、第２の樹脂封止体２Ｂとから成る。丸印１２にて示す領域は、第１の樹脂封止体２Ａと第２の樹脂封止体２Ｂとの重合領域（樹脂同士が混合し、十分な接合強度が得られる領域）であり、この領域にて両者２Ａ、２Ｂは一体化している。この重合領域は、第１の樹脂封止体２Ａや第２の樹脂封止体２Ｂが単体にて形成される領域と比較して、耐圧特性が、若干、劣り易い領域となる。そして、この重合領域が、回路基板４の下面側や側面の下端部近傍に配置され、回路装置１がヒートシンク上面に実装される場合、この重合領域を介して回路基板４とヒートシンクとがショートする恐れがある。
そこで、本実施の形態では、この重合領域が、回路基板４の側面の中央よりも上方側に配置されることで、この重合領域を介して回路基板４が外部部材とショートすることが防止される。また、丸印１２にて示すように、回路基板４の側面の第２の樹脂封止体２Ｂは、回路基板４の上面側に凸部となるように硬化する。そして、第２の樹脂封止体２Ｂの頂部１２Ａが、回路基板４の上面（絶縁層５の表面を含む）よりも低くなるように樹脂シート１３の大きさや厚さが調整される。詳細は後述するが、この構造により、第２の樹脂封止体２Ｂを構成する樹脂が、回路基板４の上面側へと廻り込むことが防止され、その樹脂内に含まれるアルミナにより回路基板４の上面側の耐湿特性が悪化することが防止される。また、アルミナの大きさや形状により、回路素子が損傷し、金属細線が断線等することが防止される。
そして、第１の樹脂封止体２Ａは、樹脂封止金型のキャビティ内に溶融した樹脂を注入し形成される。第１の樹脂封止体２Ａは、半導体素子７等の回路素子、リード３の接続部分、回路基板４の上面及び側面の一部（回路基板４の上方側）を被覆する。
一方、第２の樹脂封止体２Ｂは、回路基板４の下面に配置された樹脂シート１３（図２（Ａ）参照）を溶融し形成される。第２の樹脂封止体２Ｂは、回路基板４の下面を被覆し、更に、丸印１２にて示す回路基板４の側面の上方側まで被服する。そして、回路基板４の下面での第２の樹脂封止体２Ｂの厚みＴ１は、例えば、０．１ｍｍ以上０．３ｍｍ以下であり非常に薄膜となる。また、回路基板４の側面での厚みＴ２も、例えば、１．０ｍｍ以下であり、薄膜となる。詳細は後述するが、第２の樹脂封止体２Ｂには、熱伝導率に優れたアルミナが含まれており、その厚みＴ１、Ｔ２が薄膜となることで、第２の樹脂封止体２Ｂでの熱抵抗が低減される。そして、半導体素子７等の回路素子から放出された熱は、回路基板４および第２の樹脂封止体２Ｂを経由して良好に回路装置１の外部へと放出される。
図２（Ａ）に示す如く、樹脂シート１３は、熱硬化性樹脂を主成分とする粒状の粉末樹脂を加圧加工（打錠加工）して成形され、シート形状となる。粉末樹脂としては、エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等が採用される。そして、粉末樹脂にはフィラーが混入され、フィラーの種類としては、アルミナが採用され、アルミナと混在するように、結晶シリカ、破砕シリカ、溶融シリカや窒化ケイ素が採用される場合でも良い。
樹脂シート１３の平面的な大きさ（Ｌ１×Ｌ２）は、樹脂シート１３が使用される回路装置１の種類により異なるが、使用される回路基板４と同等の大きさ、または、回路基板４よりも大きくなる。一方、樹脂シート１３の厚みＴ３は、例えば０．１ｍｍ以上０．８ｍｍ以下である。
図２（Ｂ）に示す如く、樹脂シート１３は、多数の粒状の粉末樹脂１４から構成される。この粉末樹脂１４は、フィラー等の添加剤が添加されたエポキシ樹脂等の熱硬化性樹脂から成り、各粉末樹脂１４の直径は、例えば、１．０ｍｍ以下である。そして、樹脂シート１３では、粉末樹脂１４の充填率（樹脂シート１３全体の容積に対して粉末樹脂１４が占める割合）は９９％以上である。この様に樹脂シート１３の充填率を高くすることで、樹脂シート１３が溶融して形成される第２の樹脂封止体２Ｂへのボイドの発生が抑制される。
前述したように、先ず、第１の樹脂封止体２Ａは、樹脂封止金型のキャビティに溶融した樹脂を注入し形成される。そして、樹脂内に含まれる硬いフィラーが、樹脂注入の際に回路素子や金属細線に衝突し、回路素子が損傷し、金属細線が倒れたり、断線することを抑止する必要がある。そのため、第１の樹脂封止体２Ａを形成する樹脂に含まれるフィラーの形状は、球状のものが使用され、その粒径も最大で７５μｍ程度のものが使用される。
更に、第１の樹脂封止体２Ａは、主に、回路基板４の上面側を被覆し、放熱性よりも金属細線の腐食防止等の耐湿性の方が要求される。そのため、フィラーとしては、耐湿性に優れるシリカが用いられる。シリカの材料コストは、アルミナと比較して安価なため、第１の樹脂封止体２Ａの耐湿性を維持しつつ、材料コストも低減される。尚、第１の樹脂封止体２Ａでは、耐湿性が重視されるため、フィラーの含有量を低減することも可能であり、この場合には、樹脂注入の際に硬いフィラーが回路素子や金属細線に衝突する頻度が少なくなり、回路素子の損傷等が抑制される。
次に、第２の樹脂封止体２Ｂは、樹脂シート１３を溶融することで形成される。詳細は後述するが、回路基板４が溶融した樹脂シート１３の樹脂内へと沈み込むことで、第２の樹脂封止体２Ｂは、回路基板４の下面側を被覆する。つまり、第１の樹脂封止体２Ａとは異なり、第２の樹脂封止体２Ｂを形成する樹脂は、回路基板４の下面と下金型２２の内壁との間の、例えば、０．３ｍｍ程度の隙間を流動する必要はない。そのため、第２の樹脂封止体２Ｂを形成する樹脂に含まれるフィラーの粒径は、最大で１５０μｍ程度のものが使用される。つまり、第２の樹脂封止体２Ｂでは、第１の樹脂封止体２Ａよりも粒径の大きいフィラーを使用することで、第２の樹脂封止体２Ｂでの熱抵抗が大幅に低減され、回路基板４の下面側からの放熱性が大幅に向上される。尚、前述したように、第２の樹脂封止体２Ｂを形成する樹脂は、殆ど流動しないため、第２の樹脂封止体２Ｂ全域に渡り比較的均一にフィラーが充填される。この構造により、第２の樹脂封止体２Ｂの熱抵抗が全体に渡り均一となる。
更に、第２の樹脂封止体２Ｂは、主に、回路基板４の下面側及び側面の上方までを被覆することを目的とし、回路基板４の上面側には廻り込まないように形成される。そのため、前述したように、回路素子の損傷や金属細線の断線等の問題を考慮する必要はなく、フィラーの形状として、結晶系や破砕系のように多角形形状のものが使用される。フィラー形状が多角形形状となることで、フィラーの表面積が増大し、フィラーと樹脂との接触面積が増大し、フィラーを経由した熱の伝導が良好とり、第２の樹脂封止体２Ｂでの熱抵抗が大幅に低減される。この構造より、回路装置１では、回路基板４の下面側だけでなく、その側面側からも優れた放熱が実現され、回路装置１全体としての放熱性が大幅に向上される。尚、第２の樹脂封止体２Ｂに含まれるフィラー量が、第１の樹脂封止体２Ａに含まれるフィラー量よりも増大することでも、第２の樹脂封止体２Ｂでの熱抵抗が低減される。
更に、第２の樹脂封止体２Ｂでは、耐湿性よりも放熱性が要求され、第２の樹脂封止体２Ｂに含まれるフィラーとしては、熱伝導率が２．１Ｗ／ｍ・Ｋと優れるアルミナが用いられる。第２の樹脂封止体２Ｂにアルミナが含まれることで、第２の樹脂封止体２Ｂ内にポーラスが発生し、吸湿性が高まるが、回路基板４の下面側及び側面側には、回路素子や金属細線等は配置されず、特に、問題とはならない。尚、前述したように、第２の樹脂封止体２Ｂに含まれるフィラーとしては、アルミナと混在するように、結晶シリカ、破砕シリカ、溶融シリカや窒化ケイ素が用いられる場合でも良い。
前述したように、第２の樹脂封止体２Ｂには、熱伝導率に優れるアルミナが用いられ、結晶系や破砕系のように多角形形状のものが用いられる。そのため、第２の樹脂封止体２Ｂが、回路基板４の上面側には廻り込まない条件にて、出来る限り回路基板４の側面上方まで被服すように配置されることで、前述したショートの問題を解決し、回路装置１の放熱性が向上される。つまり、回路基板４の上面側の耐湿性を維持出来る範囲において、第２の樹脂封止体２Ｂが、回路基板４の側面を被服する範囲が調整される。
尚、本実施の形態では、回路基板４の下面に配置された樹脂シート１３を溶融し、加熱硬化させることで、第２の樹脂封止体２Ｂが形成される場合について説明したが、この場合に限定するものではない。例えば、第１の樹脂封止体２Ａと同様に樹脂封止金型への樹脂の注入やポッティング等のその他の製造方法により第２の樹脂封止体２Ｂが形成される場合でも良い。つまり、前述したように、第２の樹脂封止体２Ｂの熱抵抗が低減し、回路基板４の下面側や側面側からの放熱性が向上されれば良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の第２の実施の形態である回路装置の製造方法について説明する。図３（Ａ）〜（Ｃ）は、回路基板が樹脂封止金型内に配置される状況を説明する断面図である。図４（Ａ）及び（Ｂ）は、樹脂封止金型内に樹脂を注入する状況を説明する断面図である。尚、本実施の形態では、図１〜図２を用いて説明した回路装置の製造方法を説明するため、同一の構成部材には同一の符番を付し、また、適宜、図１〜図２を参照する。
図３（Ａ）に示す如く、先ず、回路基板４を準備し、回路基板４上に絶縁層５を形成する。絶縁層５上面に、例えば、銅の金属膜を貼りあわせ、その金属膜を所望のパターンにエッチングすることで、回路基板４上に導電パターン６やパッド１１を形成する。そして、導電パターン６上の所望の箇所に多数の半導体素子７やチップ素子８を固着し、また、パッド１１上にリード３を固着する。
次に、樹脂封止金型２１の下金型２２の内壁上面に樹脂シート１３を載置した後、この樹脂シート１３上面に回路基板４を載置する。そして、上金型２３と下金型２２とを当接させ、上下金型２３、２２によりリード３が狭持されるで、キャビティ２４内に回路基板４が位置固定される。尚、樹脂封止金型２１内に配置され、熱処理が加わる前段階では、前述したように、樹脂シート１３は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。
図３（Ｂ）に示す如く、樹脂シート１３の厚みＴ３は、例えば、０．８ｍｍ程度であり、回路装置１の回路基板４の下面側を被覆する樹脂封止体２の厚みＴ１（図１（Ｂ）参照）よりも厚く形成される。
一方、前述したように、キャビティ２４内の回路基板４は、上下金型２３、２２によりリード３が狭持され、回路基板４の下面が、下金型２２の内壁上面からＴ１離れた箇所に位置固定される状態となる。このことから、樹脂シート１３上面に回路基板４を載置した状態にて、樹脂封止金型２１によりリード３を狭持すると、丸印２５にて示すように、リード３は弾性変形する。そして、回路基板４は、樹脂シート１３を下金型２２側へと押し付けることで、樹脂シート１３は固定された状態となる。
図３（Ｃ）に示す如く、樹脂封止金型２１にはヒータ機構（図示せず）が装備され、樹脂封止金型２１は、そのヒータ機構により、樹脂シート１３が溶融して加熱硬化する温度（例えば１７０℃以上）まで加熱される。そして、キャビティ２４内に樹脂シート１３及び回路基板４を位置固定した後、樹脂封止金型２１を加熱することで、時間の経過と共に樹脂シート１３は溶融して軟化する。
前述したように、リード３は弾性変形した状態にて樹脂封止金型２１に狭持されるため、樹脂シート１３が溶融すると、丸印２６にて示すように、リード３の形状が元に戻り、回路基板４が、溶融した樹脂内へと沈み込む。そして、回路基板４の沈み込みと共に、溶融した樹脂は回路基板４の下方から側方へ移動し、硬化することで、回路基板４の下面や側面の上方近傍までは、第２の樹脂封止体２Ｂにより被覆される。このとき、樹脂シート１３の平面的な大きさは、回路基板４よりも大きく形成されることで、第２の樹脂封止体２Ｂは、確実に回路基板４の下面まで被覆する。また、溶融した樹脂を回路基板４の下方から側方へ移動させることで、回路基板４下面へのボイドの発生が抑止される。
図４（Ａ）に示す如く、下金型２２に設けたポッド２７に、タブレット２８を投入して加熱溶融した後に、プランジャー２９にてタブレット２８を加圧する。タブレット２８は、フィラー等の添加物が混入された粉状の熱硬化性樹脂（エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等）を円柱状に加圧成型したものである。前述したように、樹脂封止金型２１は、１７０℃程度以上に加熱されているので、ポッド２７にタブレット２８を投入すると、タブレット２８は徐々に溶融する。そして、タブレット２８が、溶融して液状または半固形状の状態となると、ランナー３０を流通してゲート３１を通過し、キャビティ２４内に供給される。
図４（Ｂ）に示す如く、キャビティ２４内は、タブレット２８が溶融した樹脂により充填される。このとき、樹脂封止金型２１の温度は、その溶融した樹脂が加熱硬化する温度よりも高温となっているので、キャビティ２６に充填された樹脂は時間の経過と共に重合して硬化する。
ここで、本工程では、例えば、工程作業順序や樹脂配合を調整し、第２の樹脂封止体２Ｂを第１の樹脂封止体２Ａよりも先に加熱硬化させる。この工程により、先ず、回路基板４と第２の樹脂封止体２Ｂとが一体に硬化することで、第１の樹脂封止体２Ａが硬化する際の収縮力により回路基板４が反り上がることが防止される。また、第１の樹脂封止体２Ａは、液状状態にてキャビティ２４内に供給されるため、第１の樹脂封止体２Ａは、プランジャー２９からの圧力が加わった状態にて加熱硬化が進行する。その結果、丸印１２にて示すように、第１の樹脂封止体２Ａと第２の樹脂封止体２Ｂとの境界面では、第１の樹脂封止体２Ａから第２の樹脂封止体２Ｂ側へと圧力が加わることで、両者２Ａ、２Ｂが重合し易く、その一体化が高められ、この重合領域での耐湿性が確保される。
最後に、樹脂封止金型２１内にて、第１の樹脂封止体２Ａと第２の樹脂封止体２Ｂとが十分に重合して加熱硬化したら、上金型２３と下金型２２とを離間させ、成型品である回路装置１を取り出す。その後、エアベント３２及びランナー３０等に充填された部分の硬化樹脂を樹脂封止体２から切断し、リードのアウターリード部を加工することで、図１に示す回路装置が完成する。
次に、本発明の第３の実施の形態である半導体装置について説明する。図５（Ｂ）は、図５（Ａ）に示す半導体装置のＢ−Ｂ線方向の断面図である。尚、図５（Ａ）では、樹脂封止体により見えない部分も図示し、説明する。また、その説明の際に、適宜、図１〜図２の説明を参酌するものとする。
図５（Ａ）に示す如く、半導体装置４１は、主に、アイランド４２と、アイランド４２上に半田等の接着材により固着された半導体素子４３と、半導体素子４３の電極パッド４４と金属細線４５により電気的に接続されるリード４６と、これらを一体に被覆する樹脂封止体４７とから構成される。図示したように、吊りリード４８が、アイランド４２の４隅から外側に向かって延在し、この吊りリード４８によりアイランド４２は、フレームへと機械的に支持される。
図５（Ｂ）に示す如く、樹脂封止体４７は、第１の樹脂封止体４７Ａと、第２の樹脂封止体４７Ｂとから成る。紙面では、第１の樹脂封止体４７Ａと第２の樹脂封止体４７Ｂとの境界が描かれているが、実際の半導体装置４１では両者４７Ａ、４７Ｂは重合し、一体化している。そして、第１の樹脂封止体４７Ａは、樹脂封止金型のキャビティ内に溶融した樹脂を注入し形成され、第２の樹脂封止体４７Ｂは、アイランド４２の下面に配置された樹脂シート１３（図２（Ａ）参照）を溶融し形成される。第２の樹脂封止体４７Ｂの厚みＴ４は、例えば、０．１ｍｍ以上０．３ｍｍ以下であり、非常に薄膜となり、第２の樹脂封止体４７Ｂでの熱抵抗は低減される。
そして、第１の樹脂封止体４７Ａを構成する樹脂の組成は、第１の樹脂封止体２Ａと同じであり、第２の樹脂封止体４７Ｂを構成する樹脂の組成は、第２の樹脂封止体２Ｂと同じであり、それらの説明は、第１の実施の形態の図１及び図２の説明を参酌し、ここではその説明を割愛する。そして、丸印４８にて示すように、半導体装置４１においても、第２の樹脂封止体４７Ｂが、アイランド４２の下面及び側面の上方まで被覆する。そして、アイランド４２の下面の第２の樹脂封止体４７Ｂが、薄膜となることで、第２の樹脂封止体４７Ｂの熱抵抗が低減され、半導体素子４３から放出された熱は、アイランド４２及び第２の樹脂封止体４７Ｂを経由して良好に半導体装置４１外部へと放出される。
尚、本実施の形態では、アイランド４２の下面に配置された樹脂シート１３を溶融し、加熱硬化させることで、第２の樹脂封止体４７Ｂが形成される場合について説明したが、この場合に限定するものではない。例えば、第１の樹脂封止体４７Ａと同様に樹脂封止金型への樹脂の注入やポッティング等のその他の製造方法により第２の樹脂封止体４７Ｂが形成される場合でも良い。つまり、前述したように、第２の樹脂封止体４７Ｂの熱抵抗が低減し、アイランド４２の下面側からの放熱性が向上されれば良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の第４の実施の形態である半導体装置の製造方法について説明する。図６（Ａ）及び（Ｂ）は、ダイボンディング工程及びワイヤーボンディング工程を説明する平面図である。図７（Ａ）〜（Ｃ）は、フレームが樹脂封止金型内に配置される状況を説明する断面図である。図８（Ａ）及び（Ｂ）は、樹脂封止金型内に樹脂を注入する状況を説明する断面図である。尚、本実施の形態では、図５（Ａ）及び（Ｂ）を用いて説明した半導体装置の製造方法を説明するため、同一の構成部材には同一の符番を付す。また、その説明の際に、適宜、図３〜図４の説明を参酌するものとする。
図６（Ａ）に示す如く、先ず、所定形状のリードフレーム５１を準備する。リードフレーム５１は、例えば、０．３ｍｍ程度の厚みを有する銅等の金属板から成り、エッチング加工又はプレス加工を施すことにより、所定形状に成形される。そして、リードフレーム５１は、全体として短冊形形状となり、リードフレーム５１の長手方向には、点線にて示す複数の集合ブロック５２が配置される。１つの集合ブロック５２には、複数個の搭載部５３が形成される。
図６（Ｂ）に示す如く、集合ブロック５２内には、縦方向および横方向に連結部５４、５５が格子状に延在し、点線にて示すように、連結部５４、５５により囲まれる領域内に搭載部５３が形成される。そして、搭載部５３毎に、アイランド４２上に接着材により半導体素子４３が固着され、半導体素子４３の電極パッド４４とリード４６とを金属細線４５により電気的に接続する。
図７（Ａ）に示す如く、樹脂封止金型５６の下金型５７の内壁上面に樹脂シート１３を載置した後、この樹脂シート１３上面にアイランド４２を載置する。そして、上金型５８と下金型５７とを当接させることで、キャビティ５９内にはアイランド４２を含む搭載部５３（図６（Ｂ）参照）が収納される。図示したように、上下金型５８、５７により吊りリード４８が狭持されることで、キャビティ５９内のアイランド４２が位置固定される。尚、樹脂封止金型５６内に配置され、熱処理が加わる前段階では、前述したように、樹脂シート１３は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。
図７（Ｂ）に示す如く、樹脂シート１３の厚みＴ３は、例えば、０．８ｍｍ程度であり、アイランド４２の下面側を被覆する樹脂封止体４７の厚みＴ４（図７（Ｃ）参照）よりも厚く形成される。
一方、前述したように、キャビティ５９内のアイランド４２は、上下金型５８、５７により吊りリード４８が狭持され、アイランド４２の下面が、下金型５７の内壁上面からＴ３離れた箇所に位置固定される状態となる。このことから、樹脂シート１３上面にアイランド４２を載置した状態にて、樹脂封止金型５６により吊りリード４８を狭持すると、吊りリード４８は弾性変形し、樹脂シート１３は、アイランド４２により下金型５７に押しつけられた状態にて固定される。尚、点線は、吊りリード４８が変形しない状態を示す。
図７（Ｃ）に示す如く、樹脂封止金型５６にはヒータ機構（図示せず）が装備され、樹脂封止金型５６は、そのヒータ機構により樹脂シート１３が溶融して加熱硬化する温度（例えば１７０℃以上）まで加熱される。そして、キャビティ５９内に樹脂シート１３及びアイランド４２を位置固定した後、樹脂封止金型５６を加熱することで、時間の経過と共に樹脂シート１３は溶融して軟化し、アイランド４２の下面は溶融した樹脂により被覆される。尚、第２の樹脂封止体４７Ｂの厚みＴ４は、例えば、０．１ｍｍ以上０．３ｍｍ以下であり、非常に薄膜となり、第２の樹脂封止体４７Ｂでの熱抵抗は低減される。
図示したように、樹脂シート１３が溶融すると、吊りリード４８の形状が元に戻り、アイランド４２が下方へと沈み込む。そして、アイランド４２の沈み込みと共に、溶融した樹脂の一部はアイランド４２の下方から側方へ移動し、第２の樹脂封止体４７Ｂは、アイランド４２の下面及び側面の上方まで被覆する。
図８（Ａ）に示す如く、下金型５７に設けたポッド６０に、タブレット６１を投入して加熱溶融した後に、プランジャー６２にてタブレット６１を加圧する。タブレット６１は、フィラー等の添加物が混入された粉状の熱硬化性樹脂（エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等）を円柱状に加圧成型したものである。前述したように、樹脂封止金型５６は、１７０℃程度以上に加熱されているので、ポッド６０にタブレット６１を投入すると、タブレット６１は徐々に溶融する。そして、タブレット６１が、溶融して液状または半固形状の状態となると、ランナー６３を流通してゲート６４を通過し、キャビティ５９内に供給される。
図８（Ｂ）に示す如く、キャビティ５９内は、タブレット６１が溶融した樹脂により充填される。このとき、樹脂封止金型５６の温度は、その溶融した樹脂が加熱硬化する温度よりも高温となっているので、キャビティ５９に充填された樹脂は時間の経過と共に重合して硬化する。尚、図４（Ｂ）を用いて前述したように、第１の樹脂封止体４７Ａと第２の樹脂封止体４７Ｂとの境界面は、重合し、一体化して硬化する。
最後に、樹脂封止金型５６内にて、第１の樹脂封止体４７Ａと第２の樹脂封止体４７Ｂとが十分に重合して加熱硬化したら、上金型５８と下金型５７とを離間させ、成型品である半導体装置４１を取り出す。その後、エアベント６５及びランナー６３等に充填された部分の硬化樹脂を樹脂封止体４７から切断し、リードのアウターリード部を加工することで、図５（Ａ）に示す半導体装置が完成する。
１ 回路装置
２ 樹脂封止体
２Ａ 第１の樹脂封止体
２Ｂ 第２の樹脂封止体
３ リード
４ 回路基板
６ 導電パターン
１３ 樹脂シート
２１ 樹脂封止金型

Claims (8)

  1. 回路基板と、前記回路基板の一主面側に設けられた導電パターンと、前記導電パターン上に固着された回路素子と、前記回路基板を被覆する樹脂封止体とを有する回路装置において、
    前記回路基板は、前記一主面と、前記一主面と対向する他の主面と、前記一主面と前記他の主面との間に配置される側面とを有し、
    前記樹脂封止体は、少なくとも前記回路基板の一主面側及び側面の一部を被覆する第１の樹脂封止体と、少なくとも前記回路基板の他の主面側及び側面の一部分を被覆する第２の樹脂封止体とを有し、
    前記第１の樹脂封止体と前記第２の樹脂封止体との重合領域は、前記回路基板の側面の中央よりも上方側の横まで配置され、前記重合領域の頂部は、前記回路基板の上面側よりも低い位置となり、
    前記第２の樹脂封止体に含まれるフィラーの粒径は、前記第１の樹脂封止体に含まれるフィラーの粒径よりも大きく、結晶形状または破砕形状であることを特徴とする回路装置。
  2. 前記第２の樹脂封止体に含まれるフィラーの材質は、前記第１の樹脂封止体に含まれるフィラーの材質とは異なり、前記第２の樹脂封止体に含まれるフィラーの熱伝導率は、前記第１の樹脂封止体に含まれるフィラーの熱伝導率よりも大きいことを特徴とする請求項１に記載の回路装置。
  3. 前記第２の樹脂封止体は、前記回路基板の他の主面の下面に配置され、粉末樹脂を加圧した樹脂シートを溶融した後、硬化した樹脂から成ることを特徴とする請求項１または請求項２に記載の回路装置。
  4. 前記第１の樹脂封止体に含まれるフィラーは、球状のシリカであり、前記第２の樹脂封止体に含まれるフィラーは、アルミナであることを特徴とする請求項１から請求項３のいずれか１項に記載の回路装置。
  5. 樹脂封止金型にその一主面側に回路素子が配置された回路基板を配置し、前記樹脂封止金型のキャビティ内に第１の封止樹脂を注入し、樹脂封止体を形成する回路装置の製造方法において、
    熱硬化性樹脂を含む粉末状の樹脂材料を加圧して形成された樹脂シートを準備し、前記樹脂封止金型のキャビティ内に、前記回路基板が前記樹脂シート上に積層するように配置する工程と、
    前記樹脂シートが溶融し結晶形状または破砕形状のフィラーが含まれる第２の封止樹脂が前記回路基板の一主面と対向する他の主面側及び前記回路基板の一主面と他の主面との間に配置される側面の中央よりも上方側まで被覆し、前記キャビティ内に注入した前記第１の封止樹脂により前記回路基板の一主面側及び前記側面の一部を被覆しながら、前記側面の中央よりも上方側の横にて前記第１の封止樹脂と前記第２の封止樹脂が重合するように前記樹脂封止体を形成することを特徴とする回路装置の製造方法。
  6. 前記第１の封止樹脂に含まれるフィラーは、球状のシリカであり、前記第２の封止樹脂に含まれるフィラーは、アルミナであることを特徴とする請求項５に記載の回路装置の製造方法。
  7. 前記第２の封止樹脂に含まれるフィラーの粒径は、前記第１の封止樹脂に含まれるフィラーの粒径よりも大きく、前記回路基板が、前記第２の封止樹脂内へと沈み込むことで、前記第２の封止樹脂は前記回路基板の側面の中央よりも上方側まで被覆することを特徴とする請求項６に記載の回路装置の製造方法。
  8. 少なくとも前記樹脂シートが溶融し始めた後に、前記キャビティ内に第１の封止樹脂を注入し、前記第２の封止樹脂を前記第１の封止樹脂よりも先に加熱硬化させることを特徴とする請求項５から請求項７のいずれか１項に記載の回路装置の製造方法。
JP2010164996A 2010-07-22 2010-07-22 回路装置及びその製造方法 Active JP5563917B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010164996A JP5563917B2 (ja) 2010-07-22 2010-07-22 回路装置及びその製造方法
KR20110072467A KR101316289B1 (ko) 2010-07-22 2011-07-21 회로 장치 및 그 제조 방법
CN201110204479.7A CN102348332B (zh) 2010-07-22 2011-07-21 电路装置及其制造方法
US13/189,121 US8624408B2 (en) 2010-07-22 2011-07-22 Circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164996A JP5563917B2 (ja) 2010-07-22 2010-07-22 回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012028510A JP2012028510A (ja) 2012-02-09
JP5563917B2 true JP5563917B2 (ja) 2014-07-30

Family

ID=45492942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164996A Active JP5563917B2 (ja) 2010-07-22 2010-07-22 回路装置及びその製造方法

Country Status (4)

Country Link
US (1) US8624408B2 (ja)
JP (1) JP5563917B2 (ja)
KR (1) KR101316289B1 (ja)
CN (1) CN102348332B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376844A (zh) * 2010-08-16 2012-03-14 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
KR20160042984A (ko) * 2013-10-10 2016-04-20 인텔 코포레이션 소형 폼팩터 디바이스에서의 구조적 강도 증가, 사이즈 감소, 안전성 개선, 열성능 향상 및 충전 가속화를 위한 재료의 사용
WO2015173906A1 (ja) 2014-05-14 2015-11-19 三菱電機株式会社 半導体装置の製造方法
EP2966934B1 (de) * 2014-07-08 2016-09-14 Eberspächer catem GmbH & Co. KG Steuervorrichtung für eine elektrische Heizvorrichtung und Verfahren zu deren Herstellung
EP3176543B1 (en) * 2014-07-30 2020-11-18 Hitachi Automotive Systems, Ltd. Circuit board mounting structure and sensor using same
JP6283379B2 (ja) * 2016-01-29 2018-02-21 本田技研工業株式会社 コンデンサの配置構造
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
EP3428962B1 (en) * 2016-03-07 2022-03-30 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
US12127362B2 (en) * 2016-06-20 2024-10-22 Black & Decker Inc. Encapsulated printed circuit board and a method of encapsulating a printed circuit board
US10439586B2 (en) 2017-07-19 2019-10-08 Murata Manufacturing Co., Ltd. Electronic module having a filler in a sealing resin
US11387400B2 (en) 2017-07-19 2022-07-12 Murata Manufacturing Co., Ltd. Electronic module with sealing resin
US20220293434A1 (en) * 2019-10-07 2022-09-15 Mitsubishi Electric Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same, and semiconductor device
JP7470983B2 (ja) * 2020-11-17 2024-04-19 アピックヤマダ株式会社 樹脂供給装置、樹脂封止装置、及び樹脂封止品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614585B2 (ja) 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005311321A (ja) 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JP4383257B2 (ja) * 2004-05-31 2009-12-16 三洋電機株式会社 回路装置およびその製造方法
JP4607531B2 (ja) * 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
JP5542318B2 (ja) * 2008-09-29 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂シートおよびそれを用いた回路装置の製造方法
JP5308108B2 (ja) 2008-09-11 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP2010086996A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN102348332A (zh) 2012-02-08
KR20120010185A (ko) 2012-02-02
KR101316289B1 (ko) 2013-10-08
US8624408B2 (en) 2014-01-07
CN102348332B (zh) 2014-11-05
US20120018906A1 (en) 2012-01-26
JP2012028510A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5563917B2 (ja) 回路装置及びその製造方法
US9087924B2 (en) Semiconductor device with resin mold
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP5563918B2 (ja) 回路装置の製造方法
CN107078127B (zh) 电力用半导体装置及其制造方法
JP2005109100A (ja) 半導体装置およびその製造方法
JP6266168B2 (ja) 半導体装置
JP2013058606A (ja) 半導体装置の製造方法
JP5542318B2 (ja) 樹脂シートおよびそれを用いた回路装置の製造方法
JP5308108B2 (ja) 回路装置の製造方法
JP5607447B2 (ja) 回路装置
JP5308107B2 (ja) 回路装置の製造方法
JP2010086996A (ja) 回路装置の製造方法
JP6012531B2 (ja) 半導体装置
JP2011114134A (ja) 回路装置の製造方法
WO2013061603A1 (ja) 回路装置の製造方法
KR101535404B1 (ko) 반도체 패키지 및 그 제조방법
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
WO2013076932A1 (ja) 回路装置の製造方法
JP2010086991A (ja) 回路装置およびその製造方法
JP2013105758A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140613

R150 Certificate of patent or registration of utility model

Ref document number: 5563917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250