[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5323604B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP5323604B2
JP5323604B2 JP2009177954A JP2009177954A JP5323604B2 JP 5323604 B2 JP5323604 B2 JP 5323604B2 JP 2009177954 A JP2009177954 A JP 2009177954A JP 2009177954 A JP2009177954 A JP 2009177954A JP 5323604 B2 JP5323604 B2 JP 5323604B2
Authority
JP
Japan
Prior art keywords
region
layer
insulating film
semiconductor layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009177954A
Other languages
English (en)
Other versions
JP2011033703A (ja
Inventor
剛史 野田
敏夫 宮沢
拓生 海東
大介 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009177954A priority Critical patent/JP5323604B2/ja
Priority to US12/844,887 priority patent/US8148726B2/en
Publication of JP2011033703A publication Critical patent/JP2011033703A/ja
Application granted granted Critical
Publication of JP5323604B2 publication Critical patent/JP5323604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置及びその製造方法に係わり、特に、基板に薄膜トランジスタが形成されている表示装置及びその製造方法に関する。
アクティブ・マトリックス型の表示装置は、マトリックス状に配置された各画素において、行方向に配列された各画素に共通の信号線（ゲート信号線）に走査信号を供給することにより、同じ行に配列された画素群を選択し、更に走査信号を供給する信号線を列方向（例えば表示領域の上から下へ）順次走査し、その選択及び走査のタイミングに合わせ、列方向に配列された各画素に共通の信号線（ドレイン信号線）を通して映像信号を供給するように構成されている。
このため、各画素には、走査信号の供給によって、ドレイン信号線からの映像信号を当該画素（画素電極）に供給するためのスイッチング素子である薄膜トランジスタを備える。
また、画素が形成された基板の同一の基板に、ゲート信号線に走査信号を供給し、また、ドレイン信号線に映像信号を供給するための駆動回路を備え、この駆動回路においても複数の薄膜トランジスタを含む回路によって構成されている。
ここで、薄膜トランジスタは、例えば、ゲート電極を被って形成されるゲート絶縁膜の上面に該ゲート電極を跨いで半導体層が形成され、この半導体層の上面において前記ゲート電極の上方の領域（チャネル領域）を間にして互いに対向配置される一対の電極（ドレイン電極、ソース電極）を備える、いわゆるＭＩＳ（Metal Insulator Semiconductor）型トランジスタとして構成されている。
そして、半導体層と各電極と接続される部分はコンタクト層として高濃度不純物層（ｎ＋層）を備え、高濃度不純物層のチャネル領域側に高濃度不純物層と同じ導電型の低濃度不純物層（ｎ−層）を形成したものが知られている。低濃度不純物層はいわゆるＬＤＤ（Lightly Doped Drain）層と称され、例えば、コンタクト層とゲート電極との間の電界集中の緩和を図る効果を奏する。
このような薄膜トランジスタを備える表示装置は、例えば、特許文献１に開示がなされている。
特開平１０−９６９５６号公報
しかしながら、特許文献１に記載の薄膜トランジスタは、ＬＤＤ層を形成するのに特別の工程を必要とすると共に、薄膜トランジスタがオフ状態であっても、ゲート電極の上層に形成される低濃度不純物層（ｎ−層）であるＬＤＤ層における濃度がゲート電極の電界によって薄くなってしまい、薄膜トランジスタのオフ電流が増加してしまうということが懸念されている。
また、表示装置がバックライトを有する液晶表示装置の場合、バックライトの光が薄膜トランジスタのＬＤＤ層に照射され、光リーク電流が発生するという課題も有している。
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、ＬＤＤ層を有する薄膜トランジスタにおけるオフ電流を低減させることと光リーク電流を低減させることが可能な表示装置及びその製造方法を提供することにある。
（１）前記課題を解決すべく、基板上に薄膜トランジスタを備える表示装置であって、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層と接続する一対の電極と、前記半導体層の上層に形成される層間絶縁膜とを有し、前記半導体層は、第１の層と一対の第２の層と一対の第３の層とを有し、前記第１の層の一部は、前記薄膜トランジスタのチャネル領域であり、前記一対の第２の層は、所定の不純物イオンが注入された不純物層であり、前記一対の第３の層は、前記第２の層よりも不純物濃度が低い低濃度不純物層であり、前記第２の層の夫々は、前記一対の電極の夫々と接続する接続箇所を有し、前記第３の層の夫々は、前記一対の第２の層の夫々を環状に囲んで形成され、平面的に見て、前記第３の層の端部のうち、前記チャネル領域側の端部は前記第１の層と接しており、前記チャネル領域側以外の端部は前記層間絶縁膜と接しており、
前記第２の層の夫々は、前記ゲート電極と平面的に重畳する第１の領域と、前記ゲート電極と平面的に重畳しない第２の領域とを有し、前記接続箇所は前記第２の領域に形成されている表示装置である。
（２）（１）において、前記一対の電極の一方が画素電極に接続されていることを特徴とする。
（３）（１）または（２）において、前記一対の電極の夫々と前記ゲート電極とは、平面的に見て１μｍ以上離間して形成されることを特徴とする。
（４）（１）から（３）の何れかにおいて、前記層間絶縁膜にはコンタクトホールが形成され、前記一対の電極は、前記コンタクトホールを介して前記第２の層と接続され、前記コンタクトホールは、前記一対の電極の一つと、前記層間絶縁膜とは異なる絶縁膜とで充填されていることを特徴とする。
（５）（１）から（４）の何れかにおいて、前記一対の電極の内、少なくとも一方の電極はアルミニウム薄膜を有することを特徴とする。
（６）（１）から（５）の何れかにおいて、前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする。
（７）前記課題を解決すべく、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層の上層に形成される層間絶縁膜と、を有する薄膜トランジスタを備えてなる表示装置の製造方法であって、前記層間絶縁膜の上層に所定の膜厚を有するフォトレジスト膜を形成するフォトレジスト膜形成工程と、前記フォトレジスト膜に、一対の開口と、前記開口の夫々の周囲に設けられ、前記所定の膜厚よりも薄い第１の膜厚を有する第１の領域と、前記第１の領域の周囲に設けられ、第１の膜厚よりも厚い第２の膜厚を有する第２の領域とを形成する膜厚整形工程と、前記フォトレジスト膜をマスクとして、前記層間絶縁膜に前記半導体層の一部を露出させる一対のコンタクトホールを形成するコンタクトホール形成工程と、前記フォトレジスト膜をアッシングし、前記第１の膜厚及び前記第２の膜厚を減少させ、前記層間絶縁膜のうち前記第１の領域と重畳する部分を露出させるアッシング工程と、不純物イオンを打ち込み、前記コンタクトホールによって露出された前記半導体層の前記一部を高濃度不純物層にする第１の不純物イオン打ち込み工程と、
前記不純物イオンを打ち込み、前記半導体層のうち前記第１の領域と重畳する部分を低濃度不純物層にする第２の不純物イオン打ち込み工程と、前記コンタクトホールの夫々を介して、前記高濃度不純物層と接続するソース電極及びドレイン電極を形成する電極形成工程とを有し、前記不純物イオンが打ち込まれるピーク位置は、前記前記第１の不純物イオン打ち込み工程よりも前記第２の不純物イオン打ち込み工程の方が深く、前記高濃度不純物領域は、前記ゲート電極と平面的に重畳する第３の領域と、前記ゲート電極と平面的に重畳しない第４の領域とを有し、前記ソース電極及び前記ドレイン電極は、前記第４の領域で前記高濃度不純物層と接続すること特徴とする表示装置の製造方法である。
（８）（７）において、前記膜厚整形工程は、前記開口に相当する位置を第１の光量で露光し、前記第１の領域に相当する位置を前記第１の光量よりも少ない第２の光量で露光し、前記第２の領域に相当する位置は遮光する露光工程を含むことを特徴とする。
（９）（８）において、前記露光工程は、前記開口に相当する位置を全照射し、前記第１の領域に相当する位置を部分照射し、前記第２の領域に相当する位置を遮光する露光マスクを用いることを特徴とする。
（１０）（７）から（９）の何れかにおいて、前記ソース電極及び前記ドレイン電極の夫々と、前記ゲート電極とは、平面的に見て１μｍ以上離間して形成されることを特徴とする。
（１１）（７）から（１０）の何れかにおいて、前記層間絶縁膜の上層に保護膜を形成する工程を有し、前記コンタクトホールの夫々は、前記ソース電極及び前記ドレイン電極の一つと、前記保護膜とで充填されていることを特徴とする。
（１２）（７）から（１１）の何れかにおいて、前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする。
本発明による液晶表示装置及びその製造方法によれば、ＬＤＤ層を有する薄膜トランジスタを備えていても、オフ電流を低減させることと光リーク電流を低減させることができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施形態の表示装置における画素構成の一例を説明するための平面図である。 図１の点線枠Ａにおける拡大図である。 図２のＢ−Ｂ線における断面図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。 本発明の実施形態である表示装置の製造方法の一例を示す工程図である。
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
〈実施形態１〉
（画素の構成）
図１は本発明の実施形態の表示装置における画素構成の一例を説明するための平面図であり、図２は図１の点線枠Ａにおける拡大図である。また、図３は図２のＢ−Ｂ線における断面図である。ただし、図１は液晶を介して対向配置される一対の基板のうち、一方の基板（第１基板ＳＵＢ１）の液晶側の面（主表面）に形成された画素の構成を示している。また、図１〜３のＸ、Ｙ、ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。
図１に示すように、本実施形態の表示装置では、第１基板ＳＵＢ１（図３参照）の主表面に形成された下地層ＧＲＬ（図３参照）の上面に、図中Ｘ軸方向に伸張しＹ軸方向に並設されるゲート信号線ＧＬと、図中Ｙ軸方向に伸張しＸ軸方向に並設されるドレイン信号線ＤＬが形成されている。ゲート信号線ＧＬとドレイン信号線ＤＬとに囲まれる矩形状の領域が画素領域となっている。
ゲート信号線ＧＬは、たとえばその一部において当該画素領域側に突出するゲート電極ＧＴが形成されている。このゲート電極ＧＴは薄膜トランジスタＴＦＴのゲート電極である。薄膜トランジスタＴＦＴは、ソース電極ＳＴ、ドレイン電極ＤＴの内、一方の電極がドレイン信号線ＤＬと接続され、他方の電極が画素領域に形成された画素電極ＰＸに接続されている。以降は、ドレイン信号線ＤＬと接続される電極をドレイン電極ＤＴ、画素電極ＰＸに接続される電極をソース電極ＳＴと称する。
図３に示すように、第１基板ＳＵＢ１の上面には、ゲート信号線ＧＬを被う絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においては、ゲート絶縁膜として機能するようになっている。
絶縁膜ＧＩの表面には、たとえばアモルファスシリコン（非晶質半導体）をレーザ照射によってポリシリコン（多結晶半導体）に変質させた島状のｉ層からなる半導体層ＰＳが形成されている。半導体層ＰＳの内、薄膜トランジスタＴＦＴのチャネル領域になる領域は、真性半導体層又はしきい値制御に必要となる微量の不純物（たとえばボロンイオン）が含まれる半導体層（Ｐ−層）からなる。半導体層ＰＳは、ポリシリコンの他に、微結晶シリコン、ポリシリコンとアモルファスシリコンの積層体、微結晶シリコンとアモルファスシリコンの積層体で形成してもよい。この半導体層ＰＳは、ゲート電極ＧＴを跨ぐようにして当該ゲート電極ＧＴと交差して配置されている。
また、図２及び図３に示すように、このゲート電極ＧＴを跨ぐようにして配置されている半導体層ＰＳは、ソース電極ＳＴ或いはドレイン電極ＤＴと接続されるコンタクト層ＣＮＬを有している。コンタクト層ＣＮＬは、高濃度のｎ型不純物がドープされた高濃度不純物層（ｎ＋層）である。コンタクト層ＣＮＬは、ソース電極ＳＴ或いはドレイン電極ＤＴとチャネル領域との接続抵抗を下げる効果を奏する。更に、コンタクト層ＣＮＬを囲むようにして低濃度のｎ型不純物がドープされた環状の低濃度不純物層（ＬＤＤ層、ｎ−層）ＬＤＤを有している。この低濃度不純物層ＬＤＤは、半導体層ＰＳとゲート電極ＧＴとの間の電界集中の緩和を図る効果を奏する。
図２及び図３に示すように、この低濃度不純物層ＬＤＤは、半導体層ＰＳの両端部に形成されている。即ち、低濃度不純物層ＬＤＤの外側に、チャネル領域と同様な真性半導体層又はＰ−層の領域は形成されていない。
真性半導体層又はＰ−層の領域が、チャネル領域から低濃度不純物層ＬＤＤの外側に延在して形成されると（即ち、低濃度不純物層ＬＤＤを囲うように形成されると）、光リーク電流が発生してしまう。なぜなら、低濃度不純物層ＬＤＤの外側に位置する真性半導体層又はＰ−層の領域は、平面的に見てゲート電極と重畳しておらず、バックライト光がゲート電極で遮光されること無く照射されるからである。
本実施形態では、低濃度不純物層ＬＤＤの外側に、チャネル領域と同様な真性半導体層又はＰ−層の領域は形成されていないので、上記光リーク電流の発生を抑制することができる。
第１基板ＳＵＢ１の上面には、半導体層ＰＳを被う層間絶縁膜ＩＮが形成され、この層間絶縁膜ＩＮの上面にはアルミニウム薄膜からなるドレイン信号線ＤＬとソース電極ＳＴとがそれぞれ形成されている。
層間絶縁膜ＩＮに形成され、半導体層ＰＳの一方の側のコンタクト層ＣＮＬを露出させたコンタクトホールＴＨ１を通して、ドレイン信号線ＤＬの一部がドレイン電極ＤＴとして、コンタクト層ＣＮＬに接続されている。このとき、本実施形態では、コンタクトホールＴＨ１を介して露出されるコンタクト層ＣＮＬの表面領域の一部がドレイン電極ＤＴを形成するアルミニウム薄膜と接続される。このとき、薄膜トランジスタＴＦＴを形成するゲート電極ＧＴを間にして形成される一対の電極であるドレイン電極ＤＴとソース電極ＳＴとの形成方向即ちＸ軸方向に対して、コンタクト層ＣＮＬとドレイン電極ＤＴとの接続位置が、ゲート電極ＧＴから離れるようになっている。即ち、薄膜トランジスタＴＦＴのチャネル領域から離れた位置で、コンタクト層ＣＮＬとドレイン電極ＤＴとの接続がなされるようになっている。従って、本実施形態では、コンタクトホールＴＨ１内には、コンタクト層ＣＮＬに接続されるドレイン電極ＤＴと後述する保護膜ＰＡＳが形成され、その結果、コンタクト層ＣＮＬの内、コンタクトホールＴＨ１が形成されている領域の上層にはドレイン電極ＤＴと保護膜ＰＡＳとが接して形成される。
また、ソース電極ＳＴは、層間絶縁膜ＩＮに形成され、半導体層ＰＳの他方の側のコンタクト層ＣＮＬを露出させたコンタクトホールＴＨ２を通して、該コンタクト層ＣＮＬに接続されている。このときのソース電極ＳＴも前述するドレイン電極ＤＴと同様に、コンタクト層ＣＮＬとソース電極ＳＴとの接続位置が、ゲート電極ＧＴから離れるようになっている。即ち、薄膜トランジスタＴＦＴのチャネル領域から離れた位置で、コンタクト層ＣＮＬとソース電極ＳＴとの接続がなされるようになっている。
言い換えると、ソース電極ＳＴ及びドレイン電極ＤＴは、ゲート電極ＧＴと平面的に見て重畳していないと共に、チャネル領域側に位置する低濃度不純物層ＬＤＤと接していない。
ソース電極ＳＴ及びドレイン電極ＤＴとゲート電極ＧＴとが平面的に見て重畳していると、低濃度不純物層ＬＤＤが形成されていてもソース電極ＳＴ及びドレイン電極ＤＴとゲート電極ＧＴとの間に強い電界がかかり、低濃度不純物層ＬＤＤの電界集中緩和効果が薄れてしまう。また、ソース電極ＳＴ及びドレイン電極ＤＴがチャネル領域側に位置する低濃度不純物層ＬＤＤと接していると、接している箇所からホールが流れ出すポテンシャルが増加する。従って、薄膜トランジスタのオフ電流が増加する。
本実施形態の構造では、ソース電極ＳＴ及びドレイン電極ＤＴがゲート電極ＧＴと平面的に見て重畳していないので、ソース電極ＳＴ及びドレイン電極ＤＴとゲート電極ＧＴとの間に強い電界がかかることを防止できる。また、ソース電極ＳＴ及びドレイン電極ＤＴがチャネル領域側に位置する低濃度不純物層ＬＤＤと接することなく、確実に高濃度不純物層（ｎ＋層）と接続されるので、ホールが流れ出すポテンシャルを抑制することができる。高濃度不純物層（ｎ＋層）には電子が多いため、ホールが流れ出すポテンシャルが小さいからである。上記理由により、本実施形態の構造ではオフ電流を低減することができる。
尚、ソース電極ＳＴ及びドレイン電極ＤＴの夫々と、ゲート電極ＧＴとは、平面的に見て１μｍ以上離間して形成されることが望ましい。
第１基板ＳＵＢ１の上面には、ドレイン信号線ＤＬ及びソース電極ＳＴを被う保護膜ＰＡＳが形成され、さらに、たとえば樹脂材からなる平坦化膜ＯＣが順次形成されている。
平坦化膜ＯＣの上面には、たとえばＩＴＯ（Indium Tin Oxide）からなる画素電極ＰＸが画素領域のほぼ全域にわたって形成され、画素電極ＰＸは平坦化膜ＯＣ及び保護膜ＰＡＳにソース電極ＳＴと同軸に形成されたコンタクトホールＴＨ３を通して、当該ソース電極ＳＴに接続されている。
画素電極ＰＸは、第１基板ＳＵＢ１と液晶を介して対向配置される図示しない他の基板（第２基板）の該液晶側の面にたとえばＩＴＯ等の透明導電膜からなる対向電極との間に電界を発生せしめるようになっており、該電界によって液晶を駆動させるようになっている。
また、本実施形態では、ボトムゲート構造となっているので、低濃度不純物層ＬＤＤの内、ドレイン電極ＤＴとソース電極ＳＴとの間に形成されている領域は、ゲート電極ＧＴにより第１基板ＳＵＢ１の下地層ＧＲＬとは反対側から照射されるバックライト光を遮光できるので、ドレイン電極ＤＴ端で強電界が生じた場合であっても、薄膜トランジスタＴＦＴの光リーク電流の発生を防止できる。
なお、本発明が適用される画素は、上述したものに限らず、たとえば、第１基板ＳＵＢ１上に複数の線状の画素電極と共に複数の線状の対向電極を配置させた構成からなるＩＰＳ（In Plane Switching）方式や、第１基板ＳＵＢ１上に対向電極を平面状に形成し、絶縁膜を介して該対向電極に重畳して複数の線状の画素電極を配置させた構成からなるＩＰＳ−Ｐｒｏ方式等の、いわゆる横電界方式の表示装置であってもよい。
（製造方法）
図４から図１９は本発明の実施形態である表示装置の製造方法の一例を示す工程図であり、図２に示した箇所における製造工程即ち図３に対応する断面における製造工程を示している。以下、工程順に説明する。
工程１．（図４）
ガラスからなる第１基板ＳＵＢ１の液晶側の面に、たとえば、周知のＣＶＤ（Chemical Vapor Deposition）法によって、シリコン窒化膜からなる下地層ＧＲＬを形成する。この下地層ＧＲＬは、第１基板ＳＵＢ１内の不純物が薄膜トランジスタＴＦＴの半導体層ＰＳへ侵入するのを回避させるために設けられる。
工程２．（図５）
下地層ＧＲＬの上面にゲート電極ＧＴを形成する。このゲート電極ＧＴは、たとえば、ＭｏあるいはＷ等の高融点金属で形成される。後述するように、本実施形態では薄膜トランジスタＴＦＴの半導体層を、アモルファスシリコンを溶融、最結晶化して形成されるポリシリコンで構成されるので、その際に高温にさらされるからである。
工程３．（図６）
第１基板ＳＵＢ１の上面に、たとえば、ＣＶＤ法によって、ゲート電極ＧＴを被うシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜ＧＩを形成し、さらに、その上面（上層）に、アモルファスシリコンからなる非晶質半導体層ＡＳを形成する。絶縁膜ＧＩはシリコン酸化膜あとシリコン窒化膜との積層構造にしてもよい。
工程４．（図７）
まず、非晶質半導体層ＡＳに脱水素処理を行い、脱水素処理の後、たとえばエキシマレーザを照射（エキシマレーザアニール）することにより、非晶質半導体層ＡＳをポリシリコンからなる多結晶質の半導体層ＰＳに変質させる。
工程５．（図８）
半導体層ＰＳに周知のフォトリソグラフィ技術によるエッチングをすることにより、半導体層ＰＳを薄膜トランジスタＴＦＴの形成領域に残存させ、他の領域における半導体層ＰＳを除去する。
工程６．（図９）
第１基板ＳＵＢ１の上面（上層）に、たとえばＣＶＤ法によって、半導体層ＰＳと絶縁膜ＧＩを被う、たとえばシリコン酸化膜からなる層間絶縁膜ＩＮを形成する。この層間絶縁膜ＩＮは、ゲート信号線ＧＬとドレイン信号線ＤＬとの間の容量形成、さらには、後述で明らかとなるように、不純物打ち込みの際のスルー膜の役割を果たす。よって、これらのことを考慮し、層間絶縁膜ＩＮの膜厚はたとえば２００ｎｍ以下にすることが望ましい。
そして、薄膜トランジスタＴＦＴのしきいち電圧（Ｖｔｈ）制御のため、半導体層ＰＳにたとえばボロンイオンから成る不純物の打ち込みを行う。
工程７．（図１０）
層間絶縁膜ＩＮの上面（上層）にフォトレジスト膜ＲＳＴを塗布する。その後、周知のハーフ露光（ハーフトーン露光）とハーフエッチング技術を用いて、後述する孔ＲＳＴ０、及び孔ＲＳＴ０の周囲に形成された、他の領域ＲＳＴ２のフォトレジスト膜厚よりも薄い膜厚の領域ＲＳＴ１を形成するための露光（紫外光ＵＶ照射）を行う。
本実施形態ではポジレジストを用いており、ハーフ露光の露光マスクＭＳＫは、孔ＲＳＴ０を形成する箇所には紫外光ＵＶがほぼ全量照射（全照射）し、薄い膜厚の領域ＲＳＴ１を形成する箇所には半分程度の紫外光ＵＶが照射（部分照射）し、それ以外の領域では紫外光ＵＶが遮光する。
工程８．（図１１）
フォトレジスト膜ＲＳＴを現像することにより、フォトレジスト膜ＲＳＴに孔ＲＳＴ０を形成する。このとき、前述するように、ハーフ露光技術を用いてフォトレジスト膜ＲＳＴを露光しているので、他の領域ＲＳＴ２のフォトレジスト膜厚よりも薄い膜厚の領域ＲＳＴ１が、孔ＲＳＴ０の周囲に形成される。ここで、孔ＲＳＴ０は、概ね薄膜トランジスタＴＦＴのドレイン電極ＤＴ及びソース電極ＳＴと半導体層ＰＳとの接続部に相当する。領域ＲＳＴ１は、概ね後述する工程で半導体層ＰＳに形成するＬＤＤ層の形成領域に相当する。このような孔ＲＳＴ０、領域ＲＳＴ１、他の領域ＲＳＴ２から成るフォトレジスト膜ＲＳＴを形成することにより、後述するコンタクト層ＣＮＬと低濃度不純物層ＬＤＤの形成に伴う工程の増加を抑えている。
工程９．（図１２）
フォトレジスト膜ＲＳＴをエッチングマスクとし、層間絶縁膜ＩＮをエッチングし、該保護膜ＰＡＳと層間絶縁膜ＩＮにコンタクトホールＴＨ１、ＴＨ２を形成する。このコンタクトホールＴＨ１、ＴＨ２の形成は、半導体層ＰＳの表面が露出されるまで行う。尚、コンタクトホールＴＨ１、ＴＨ２はサイドエッチングされ、図１２の断面図において、孔ＲＳＴ０よりも幅が大きく形成されている。
工程１０．（図１３）
フォトレジスト膜ＲＳＴをアッシング処理（ハーフアッシング処理）する。フォトレジスト膜ＲＳＴのアッシング処理によって、該フォトレジスト膜ＲＳＴの孔ＲＳＴ０の周囲に形成した領域ＲＳＴ１の箇所が除去される。
工程１１．（図１４）
フォトレジスト膜ＲＳＴ膜をマスクとして、たとえばリンイオン（Ｐ＋）からなる高濃度の不純物をイオン打ち込みする。この時、コンタクトホールＴＨ１、ＴＨ２により半導体層ＰＳが露出された部分では、打ち込まれる不純物のピーク位置を半導体層ＰＳの厚さ方向の途中部（たとえば半導体層ＰＳの厚さ方向の中心位置）に設定する。よって、層間絶縁膜ＩＮが存在する領域では、打ち込まれる不純物のピーク位置が該層間絶縁膜ＩＮの厚さ方向の途中部になる。
この不純物の打ち込みにより、半導体層ＰＳにコンタクト層ＣＮＬが形成される。
一方、層間絶縁膜ＩＮが存在する領域では、不純物の大部分が層間絶縁膜ＩＮ内に留まり、半導体層ＰＳにはほとんど不純物が打ち込まれない。
工程１２．（図１５）
フォトレジスト膜ＲＳＴをマスクとして、たとえばリンイオン（Ｐ＋）からなる低濃度の不純物をイオン打ち込みする。この時、層間絶縁膜ＩＮが存在する領域では、打ち込まれる不純物のピーク位置を半導体層ＰＳの厚さ方向の途中部（たとえば半導体層ＰＳの厚さ方向の中心位置）に設定する。よって、コンタクトホールＴＨ１、ＴＨ２により半導体層ＰＳが露出された部分では、打ち込まれる不純物のピーク位置が半導体層ＰＳよりも下層になる。
この不純物の打ち込みにより、半導体層ＰＳに低濃度不純物層ＬＤＤが形成される。
ただし、層間絶縁膜ＩＮが存在する領域では、不純物の大部分が半導体層ＰＳよりも下層まで至って留まり、半導体層ＰＳにはほとんど不純物が打ち込まれない。
その後、フォトレジスト膜ＲＳＴを除去した後に、半導体層ＰＳに打ち込まれた不純物を活性化させるためのアニール処理を行う。
工程１３．（図１６）
第１基板ＳＵＢ１の上面に、アルミニウム（Ａｌ）からなる金属層を形成し、フォトリソグラフィ技術によるエッチングをすることにより、層間絶縁膜ＩＮに形成された一方のコンタクトホールＴＨ１を通してコンタクト層ＣＮＬと接続されたドレイン電極ＤＴ及び他方のコンタクトホールＴＨ２を通してコンタクト層ＣＮＬと接続されたソース電極ＳＴを形成する。このとき、アルミニウム（Ａｌ）からなる金属層をエッチングしてドレイン電極ＤＴ及びソース電極ＳＴを形成する際に、コンタクトホールＴＨ１、ＴＨ２におけるコンタクト層ＣＮＬの露出領域よりもドレイン電極ＤＴ及びソース電極ＳＴとの接続箇所が小さくなるようにすると共に、接続箇所を平面的に見てゲート電極ＧＴと重畳しない箇所となるように、金属層をエッチングする。本実施形態では、平面的に見てゲート電極ＧＴと重畳しない箇所となるように、コンタクトホールＨＬ１、ＨＬ２の側壁面に沿った領域の内で、ゲート電極ＧＴから遠い側の半分の領域にドレイン電極ＤＴ、ソース電極ＳＴをそれぞれ形成している。このとき、平面的に見たドレイン電極ＤＴとゲート電極ＧＴとの離間距離、及びソース電極ＳＴとゲート電極ＧＴとの離間距離が１μｍ以上となるようにドレイン電極ＤＴ、ソース電極ＳＴをそれぞれ形成することが望ましい。ドレイン電極ＤＴ及びソース電極ＳＴの形成位置は上記位置に限定されることはなく、上記離間距離となるように形成すればよい。
このとき、ドレイン信号線ＤＬも同時に形成する。
工程１４．（図１７）
第１基板ＳＵＢ１の上面に、たとえばシリコン窒化膜からなる保護膜ＰＡＳを形成する。このとき、コンタクトホールＨＬ１、ＨＬ２にはコンタクト層ＣＮＬが露出する領域が形成されているので、この領域にも保護膜ＰＡＳが形成され、保護膜ＰＡＳとコンタクト層ＣＮＬとが接する。保護膜ＰＡＳはドレイン電極ＤＴ、ドレイン信号線ＤＬ、及びソース電極等の表面を保護するための膜である。
工程１５．（図１８）
第１基板ＳＵＢ１の上面に、たとえば樹脂膜からなる平坦化膜ＯＣを形成し、第１基板ＳＵＢ１の液晶側の面を平坦化する。
工程１６．（図１９）
平坦化膜ＯＣ及び保護膜ＰＡＳに、該ソース電極ＳＴの一部を露出させるコンタクトホールＴＨ３を形成する。この後に、平坦化膜ＯＣの上面（上層）に、たとえばＩＴＯの透明導電膜からなる画素電極ＰＸを形成し、この画素電極ＰＸの一部はコンタクトホールＴＨ３を通してソース電極ＳＴに接続されるようにする。
この後に、図示しない配向膜を形成し配向処理を行い、図示しない対向基板との間に液晶を封入し固着した後に、偏光板を形成することにより、液晶表示パネルが形成される。この液晶表示パネルにドレイン信号線ＤＬ、ゲート信号線ＧＴ及びコモン信号線等を駆動する半導体素子やバックライト光源等を取り付けることにより、表示装置が形成される。
以上説明したように、本発明の実施形態の表示装置では、表示領域内にマトリクス状に画素が形成され、ゲート電極と、該ゲート電極を被って形成されるゲート絶縁膜と、該ゲート絶縁膜上にゲート電極を跨いで形成される半導体層と、該半導体層を被って形成される層間絶縁膜と、この層間絶縁膜に形成したコンタクトホールを通して半導体層のゲート電極を間にしたドレイン電極とソース電極とを有する薄膜トランジスタを画素毎に備える構成となっている。
このとき、ソース電極ＳＴ及びドレイン電極ＤＴは、ゲート電極ＧＴと平面的に見て重畳していないと共に、チャネル領域側に位置する低濃度不純物層ＬＤＤと接していないので、ソース電極ＳＴ及びドレイン電極ＤＴとゲート電極ＧＴとの間に強い電界がかかり低濃度不純物層ＬＤＤの電界集中緩和効果が薄れてしまうこと、低濃度不純物層ＬＤＤと接している箇所からホールが流れ出すことを抑制することができる。その結果、薄膜トランジスタのオフ電流を低減させることが可能となる。
また、低濃度不純物層ＬＤＤの外側に、チャネル領域と同様な真性半導体層又はＰ−層の領域は形成されていないので、薄膜トランジスタの光リーク電流を低減させることが可能となる。更に、低濃度不純物層ＬＤＤの内、ドレイン電極ＤＴとソース電極ＳＴとの間に形成されている領域は平面的に見てゲート電極ＧＴと重畳するので、薄膜トランジスタの光リーク電流を低減させることが可能となる。
また、本発明の表示装置の製造方法では、フォトレジスト膜をハーフ露光により膜厚整形し、且つハーフアッシング処理によりパターニングすることで、コンタクトホールの形成、低濃度不純物層ＬＤＤ形成位置に相当する開口部の形成を行っている。更に、打ち込まれる不純物イオンのピーク位置を異ならせた不純物イオン打ち込みを行っている。これにより、低濃度不純物層ＬＤＤの形成と高濃度不純物層の形成とで、別々のマスクを用いて夫々フォトリソグラフィを行う従来の製造方法と比べ、製造工程を増加させる必要がないという格別の効果を得ることができる。
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
ＳＵＢ１……第１基板、ＧＬ……ゲート信号線、ＧＴ……ゲート電極
ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＳ……半導体層
ＣＮＬ……コンタクト層、ＬＤＤ……ＬＤＤ層、ＧＲＬ……下地層
ＧＩ……絶縁膜（ゲート絶縁膜）、ＩＮ……層間絶縁膜、ＤＴ……ドレイン電極
ＳＴ……ソース電極、ＰＡＳ……保護膜、ＯＣ……平坦化膜、ＰＸ……画素電極
ＲＳＴ……フォトレジスト膜、ＲＳＴ０……フォトレジスト膜の孔
ＲＳＴ１……フォトレジスト膜の薄い領域、ＲＳＴ２……フォトレジスト膜の厚い領域

Claims (12)

  1. 基板上に薄膜トランジスタを備える表示装置であって、
    前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層と接続する一対の電極と、前記半導体層の上層に形成される層間絶縁膜とを有し、
    前記半導体層は、第１の層と一対の第２の層と一対の第３の層とを有し、
    前記第１の層の一部は、前記薄膜トランジスタのチャネル領域であり、
    前記一対の第２の層は、所定の不純物イオンが注入された不純物層であり、
    前記一対の第３の層は、前記第２の層よりも不純物濃度が低い低濃度不純物層であり、
    前記第２の層の夫々は、前記一対の電極の夫々と接続する接続箇所を有し、
    前記第３の層の夫々は、前記一対の第２の層の夫々を環状に囲んで形成され、
    平面的に見て、前記第３の層の端部のうち、前記チャネル領域側の端部は前記第１の層と接しており、
    前記チャネル領域側以外の端部は前記層間絶縁膜と接しており、
    前記第２の層の夫々は、前記ゲート電極と平面的に重畳する第１の領域と、前記ゲート電極と平面的に重畳しない第２の領域とを有し、
    前記接続箇所は前記第２の領域に形成されていることを特徴とする表示装置。
  2. 前記一対の電極の一方が画素電極に接続されていることを特徴とする請求項１に記載の表示装置。
  3. 前記一対の電極の夫々と前記ゲート電極とは、平面的に見て１μｍ以上離間して形成されることを特徴とする請求項１または２に記載の表示装置。
  4. 前記層間絶縁膜にはコンタクトホールが形成され、
    前記一対の電極は、前記コンタクトホールを介して前記第２の層と接続され、
    前記コンタクトホールは、前記一対の電極の一つと、前記層間絶縁膜とは異なる絶縁膜とで充填されていることを特徴とする請求項１乃至３の何れかに記載の表示装置。
  5. 前記一対の電極の内、少なくとも一方の電極はアルミニウム薄膜を有することを特徴とする請求項１乃至４の内の何れかに記載の表示装置。
  6. 前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする請求項１乃至５の内の何れかに記載の表示装置。
  7. ゲート電極と、前記ゲート電極を被って形成されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を跨いで形成される半導体層と、前記半導体層の上層に形成される層間絶縁膜と、を有する薄膜トランジスタを備えてなる表示装置の製造方法であって、
    前記層間絶縁膜の上層に所定の膜厚を有するフォトレジスト膜を形成するフォトレジスト膜形成工程と、
    前記フォトレジスト膜に、一対の開口と、前記開口の夫々の周囲に設けられ、前記所定の膜厚よりも薄い第１の膜厚を有する第１の領域と、前記第１の領域の周囲に設けられ、第１の膜厚よりも厚い第２の膜厚を有する第２の領域とを形成する膜厚整形工程と、
    前記フォトレジスト膜をマスクとして、前記層間絶縁膜に前記半導体層の一部を露出させる一対のコンタクトホールを形成するコンタクトホール形成工程と、
    前記フォトレジスト膜をアッシングし、前記第１の膜厚及び前記第２の膜厚を減少させ、前記層間絶縁膜のうち前記第１の領域と重畳する部分を露出させるアッシング工程と、
    不純物イオンを打ち込み、前記コンタクトホールによって露出された前記半導体層の前記一部を高濃度不純物層にする第１の不純物イオン打ち込み工程と、
    前記不純物イオンを打ち込み、前記半導体層のうち前記第１の領域と重畳する部分を低濃度不純物層にする第２の不純物イオン打ち込み工程と、
    前記コンタクトホールの夫々を介して、前記高濃度不純物層と接続するソース電極及びドレイン電極を形成する電極形成工程とを有し、
    前記不純物イオンが打ち込まれるピーク位置は、前記前記第１の不純物イオン打ち込み工程よりも前記第２の不純物イオン打ち込み工程の方が深く、
    前記高濃度不純物領域は、前記ゲート電極と平面的に重畳する第３の領域と、前記ゲート電極と平面的に重畳しない第４の領域とを有し、
    前記ソース電極及び前記ドレイン電極は、前記第４の領域で前記高濃度不純物層と接続すること特徴とする表示装置の製造方法。
  8. 前記膜厚整形工程は、前記開口に相当する位置を第１の光量で露光し、前記第１の領域に相当する位置を前記第１の光量よりも少ない第２の光量で露光し、前記第２の領域に相当する位置は遮光する露光工程を含むことを特徴とする請求項７に記載の表示装置の製造方法。
  9. 前記露光工程は、前記開口に相当する位置を全照射し、前記第１の領域に相当する位置を部分照射し、前記第２の領域に相当する位置を遮光する露光マスクを用いることを特徴とする請求項８に記載の表示装置の製造方法。
  10. 前記ソース電極及び前記ドレイン電極の夫々と、前記ゲート電極とは、平面的に見て１μｍ以上離間して形成されることを特徴とする請求項７乃至９の内の何れかに記載の表示装置の製造方法。
  11. 前記層間絶縁膜の上層に保護膜を形成する工程を有し、
    前記コンタクトホールの夫々は、前記ソース電極及び前記ドレイン電極の一つと、前記保護膜とで充填されていることを特徴とする請求項７乃至１０の内の何れかに記載の表示装置の製造方法。
  12. 前記半導体層はポリシリコン又は微結晶シリコンを有することを特徴とする請求項７乃至１１の内の何れかに記載の表示装置の製造方法。
JP2009177954A 2009-07-30 2009-07-30 表示装置及びその製造方法 Active JP5323604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009177954A JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法
US12/844,887 US8148726B2 (en) 2009-07-30 2010-07-28 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009177954A JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011033703A JP2011033703A (ja) 2011-02-17
JP5323604B2 true JP5323604B2 (ja) 2013-10-23

Family

ID=43526150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009177954A Active JP5323604B2 (ja) 2009-07-30 2009-07-30 表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US8148726B2 (ja)
JP (1) JP5323604B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514976B2 (en) * 2010-09-27 2013-08-20 Qualcomm Incorporated Method and apparatus for coding and interleaving for very high throughput wireless communications
JP5691678B2 (ja) * 2011-03-10 2015-04-01 セイコーエプソン株式会社 電気光学装置、投射型表示装置
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
JP6433169B2 (ja) 2014-06-23 2018-12-05 株式会社ジャパンディスプレイ 薄膜半導体装置
CN104134699A (zh) * 2014-07-15 2014-11-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN104362125B (zh) * 2014-09-25 2017-10-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10038098B2 (en) 2014-11-07 2018-07-31 Sakai Display Products Corporation Method for manufacturing thin film transistor, thin film transistor and display panel
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
JP2016206462A (ja) * 2015-04-24 2016-12-08 京セラディスプレイ株式会社 ドットマトリクス型表示装置
CN105679772B (zh) * 2016-01-29 2018-11-09 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN114784113A (zh) * 2022-04-02 2022-07-22 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345756B2 (ja) * 1991-08-28 2002-11-18 セイコーエプソン株式会社 半導体装置の製造方法
JPH05136414A (ja) * 1991-11-11 1993-06-01 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP3423108B2 (ja) * 1994-05-20 2003-07-07 三洋電機株式会社 表示装置及び表示装置の製造方法
JP3486993B2 (ja) * 1994-12-28 2004-01-13 セイコーエプソン株式会社 アクティブマトリクス基板、及び液晶表示装置
JPH1096956A (ja) 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
JPH11112002A (ja) * 1997-10-07 1999-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその製造方法
JP4357672B2 (ja) * 1998-11-11 2009-11-04 株式会社半導体エネルギー研究所 露光装置および露光方法および半導体装置の作製方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP2002009296A (ja) * 2000-06-26 2002-01-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ及び薄膜トランジスタアレイの製造方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP2007141992A (ja) * 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置とその製造方法
JP4298768B2 (ja) * 2007-08-09 2009-07-22 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2011033703A (ja) 2011-02-17
US8148726B2 (en) 2012-04-03
US20110024763A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5323604B2 (ja) 表示装置及びその製造方法
TWI434419B (zh) 薄膜電晶體基板及其製造方法
JP2008096962A (ja) 表示装置及びその製造方法
WO2016175086A1 (ja) 半導体装置及びその製造方法
JP2007011351A (ja) 漏洩電流を減少させる液晶表示素子及びその製造方法
TWI447916B (zh) 顯示裝置
JP2005079283A (ja) 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2010039413A (ja) 表示装置及びその製造方法
TWI575577B (zh) 畫素結構及畫素結構的製造方法
TW201022814A (en) Display device
JP2010113253A (ja) 表示装置及び表示装置の製造方法
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
CN113568230B (zh) 阵列基板及制作方法、显示面板
JP2010039393A (ja) 表示装置及び表示装置の製造方法
KR100924493B1 (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법
JP2008311545A (ja) 表示装置
JP4991277B2 (ja) 液晶表示装置の製造方法
JP2009130016A (ja) 半導体装置の製造方法及び電子機器
US20090218574A1 (en) Display device and manufacturing method therefor
JP5405770B2 (ja) 表示装置およびその製造方法
CN106298951B (zh) 薄膜晶体管的制作方法
JP2010039394A (ja) 表示装置及び表示装置の製造方法
JP5337414B2 (ja) 表示装置およびその製造方法
CN112582342A (zh) 阵列基板的制作方法
JP2011096860A (ja) 表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250