JP5234547B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP5234547B2 JP5234547B2 JP2009078082A JP2009078082A JP5234547B2 JP 5234547 B2 JP5234547 B2 JP 5234547B2 JP 2009078082 A JP2009078082 A JP 2009078082A JP 2009078082 A JP2009078082 A JP 2009078082A JP 5234547 B2 JP5234547 B2 JP 5234547B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- variable resistance
- data
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims description 17
- 230000000295 complement effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 34
- 238000007726 management method Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 101000685982 Homo sapiens NAD(+) hydrolase SARM1 Proteins 0.000 description 1
- 102100023356 NAD(+) hydrolase SARM1 Human genes 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000000849 selective androgen receptor modulator Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
データを記憶する双安定回路と、を具備し、前記電界効果トランジスタのドレインは前記双安定回路内の互いに相補的なノードのうち少なくとも一方と接続し、
前記抵抗変化素子の他端は制御線に接続され、前記抵抗変化素子は、前記抵抗値に応じ前記データを不揮発的にストアし、ストアされたデータを前記双安定回路にリストアし、前記電界効果トランジスタは、前記抵抗変化素子を流れる電流が、前記双安定回路にデータをストアする際に前記抵抗変化素子にストアされているデータを消去する際より小さくなるように、前記抵抗変化素子を流れる電流を制御する電子回路である。本発明によれば、電流駆動能力を不揮発的に設定することが可能となる。また、双安定回路に記憶されたデータを、抵抗変化素子が不揮発的にストアする。よって、高速動作可能で、かつデータを不揮発的にストア可能な電子回路を提供することができる。さらに、電界効果トランジスタにより、双安定回路と抵抗変化素子とが互いに影響することを抑制することができる。さらに、電界効果トランジスタにより、ストアおよびリセットの際の抵抗変化素子を流れる電流を制御することができる。
20 第2回路群
30 双安定回路
41、42 FET
50、52 パスゲート
Q、QB ノード
Re1、Re2 抵抗変化素子
CTRL 制御線
DIN、DINB 入出力線
Claims (13)
- 電界効果トランジスタと、
一端が前記電界効果トランジスタのソースに接続され、抵抗値を不揮発的に設定可能なノンポーラ型の抵抗変化素子と、
データを記憶する双安定回路と、
を具備し、
前記電界効果トランジスタのドレインは前記双安定回路内の互いに相補的なノードのうち少なくとも一方と接続し、
前記抵抗変化素子の他端は制御線に接続され、
前記抵抗変化素子は、前記抵抗値に応じ前記データを不揮発的にストアし、ストアされたデータを前記双安定回路にリストアし、
前記電界効果トランジスタは、前記抵抗変化素子を流れる電流が、前記双安定回路にデータをストアする際に前記抵抗変化素子にストアされているデータを消去する際より小さくなるように、前記抵抗変化素子を流れる電流を制御することを特徴とする電子回路。 - 前記抵抗変化素子にストアされているデータを消去する際に、前記制御線に、前記ノードのローレベルの電圧より高く、かつ前記双安定回路から前記抵抗変化素子にデータをストアする際に、前記制御線に印加される電圧より低い電圧が印加されることを特徴とする請求項1記載の電子回路。
- 前記双安定回路から前記抵抗変化素子にデータをストアする際に前記制御線に印加される電圧は、前記ノードのハイレベルより高い電圧であることを特徴とする請求項1または2記載の電子回路。
- 前記電界効果トランジスタは、前記双安定回路から前記抵抗変化素子にデータをストアする際および前記抵抗変化素子から前記双安定回路にデータをリストアする際に導通し、前記双安定回路に入出力線からデータを入出力する際に非導通となることを特徴とする請求項1から3のいずれか一項記載の電子回路。
- 前記抵抗変化素子から前記双安定回路にデータをリストアする際に前記制御線に前記双安定回路に印加される電源電圧より低い電圧が印加されることを特徴とする請求項1から4のいずれか一項記載の電子回路。
- 前記双安定回路から前記抵抗変化素子にデータをストアする際に前記電界効果トランジスタのゲートに印加される電圧に応じ、前記抵抗変化素子の前記抵抗値が設定されることを特徴とする請求項1から5のいずれか一項記載の電子回路。
- 前記ノードは、互いに相補的な第1ノードおよび第2ノードを含み、
前記抵抗変化素子は、前記第1ノードと前記制御線との間に接続された第1抵抗変化素子と、前記第2ノードと前記制御線との間に接続された第2抵抗変化素子とを含むことを特徴とする請求項1から6のいずれか一項記載の電子回路。 - 前記第1抵抗変化素子は、前記第1ノードがハイレベルのデータをストアする際、前記第2抵抗変化素子より抵抗値が高く設定され、前記第1ノードがローレベルのデータをストアする際、前記第2抵抗変化素子より抵抗値が低く設定されることを特徴とする請求項7記載の電子回路。
- 前記双安定回路内の前記ノードとは相補的な別のノードと、前記制御線と、の間に接続された固定抵抗を具備することを特徴とする請求項1から6のいずれか一項記載記載の電子回路。
- 前記抵抗変化素子は、前記ノードがハイレベルのデータをストアする際、前記固定抵抗の抵抗値より高く設定され、前記ノードがローレベルのデータをストアする際、前記固定抵抗の抵抗値より低く設定されることを特徴とする請求項9記載の電子回路。
- 前記双安定回路に前記データを書き込むための第1スイッチと、
前記第1スイッチと相補的に動作し、前記双安定回路のデータを保持する第2スイッチとを具備することを特徴とする請求項1から10のいずれか一項記載の電子回路。 - 前記双安定回路は、1以上の入力と1以上の出力とを有する第1回路群と、1以上の入力と1以上の出力とを有する第2回路群と、が接続され、
前記ノードは、前記第1回路群の出力のうち1つと前記第2回路群の入力のうち1つとが接続されたノード、または、前記第2回路群の出力のうち1つと前記第1回路群の入力のうち1つとが接続されたノードであることを特徴とする請求項1から10のいずれか一項記載の電子回路。 - 前記双安定回路は、インバータである第1回路群とインバータである第2回路群とがリング状に接続されており、
前記ノードは、前記第1回路群と前記第2回路群とが接続するノードであることを特徴とする請求項1から10のいずれか一項記載の電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078082A JP5234547B2 (ja) | 2009-03-27 | 2009-03-27 | 電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078082A JP5234547B2 (ja) | 2009-03-27 | 2009-03-27 | 電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010232959A JP2010232959A (ja) | 2010-10-14 |
JP5234547B2 true JP5234547B2 (ja) | 2013-07-10 |
Family
ID=43048357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078082A Active JP5234547B2 (ja) | 2009-03-27 | 2009-03-27 | 電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5234547B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013034040A (ja) * | 2011-07-29 | 2013-02-14 | Toppan Printing Co Ltd | 不揮発性フリップフロップおよび不揮発性ラッチ |
JP2013114731A (ja) | 2011-11-30 | 2013-06-10 | Toshiba Corp | 半導体記憶装置 |
US9087573B2 (en) * | 2012-03-13 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method thereof |
KR101666528B1 (ko) * | 2012-05-18 | 2016-10-14 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 쌍안정 회로와 불휘발성 소자를 구비하는 기억 회로 |
EP2840575B1 (en) | 2012-05-18 | 2016-09-28 | Japan Science and Technology Agency | Memory circuit |
JP5312715B1 (ja) * | 2012-05-18 | 2013-10-09 | 独立行政法人科学技術振興機構 | 双安定回路と不揮発性素子とを備える記憶回路 |
JP6107472B2 (ja) * | 2012-06-28 | 2017-04-05 | 凸版印刷株式会社 | 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ |
JP6252934B2 (ja) * | 2013-11-18 | 2017-12-27 | 国立大学法人東北大学 | 省電力機能を備える論理回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002216482A (ja) * | 2000-11-17 | 2002-08-02 | Toshiba Corp | 半導体メモリ集積回路 |
WO2004040582A1 (ja) * | 2002-11-01 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子を用いた不揮発性フリップフロップ回路の駆動方法 |
JP5170706B2 (ja) * | 2007-08-31 | 2013-03-27 | 国立大学法人東京工業大学 | スピン注入磁化反転mtjを用いた不揮発性sram/ラッチ回路 |
JP2009059884A (ja) * | 2007-08-31 | 2009-03-19 | Tokyo Institute Of Technology | 電子回路 |
-
2009
- 2009-03-27 JP JP2009078082A patent/JP5234547B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010232959A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5234547B2 (ja) | 電子回路 | |
JP5170706B2 (ja) | スピン注入磁化反転mtjを用いた不揮発性sram/ラッチ回路 | |
JP3711459B2 (ja) | 不揮発性メモリ回路の駆動方法 | |
TWI625939B (zh) | electronic circuit | |
US9601198B2 (en) | Memory circuit provided with bistable circuit and non-volatile element | |
JP5075294B2 (ja) | 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置 | |
US9543957B2 (en) | Reconfigurable logic circuit device | |
WO2012098897A1 (ja) | 不揮発性ラッチ回路および不揮発性フリップフロップ回路 | |
JP2011081896A (ja) | Cmosプロセスに相変化メモリを組み入れた不揮発性sramセル | |
US10014861B2 (en) | Level shifters, memory systems, and level shifting methods | |
Baghel et al. | Low power memristor based 7T SRAM using MTCMOS technique | |
JP7073060B2 (ja) | 半導体装置の電源制御方法 | |
JP4909705B2 (ja) | 半導体集積回路装置 | |
US8437187B2 (en) | Semiconductor integrated circuit including memory cells having non-volatile memories and switching elements | |
WO2018105719A1 (ja) | 読み出し装置、及びロジックデバイス | |
KR200464994Y1 (ko) | 멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀 | |
JP6795103B2 (ja) | 不揮発性抵抗スイッチを用いる再構成可能回路 | |
Makosiej et al. | Operation and stability analysis of bipolar OxRRAM-based non-volatile 8T2R SRAM as solution for information back-up | |
KR20110020973A (ko) | 멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀 | |
JP5312715B1 (ja) | 双安定回路と不揮発性素子とを備える記憶回路 | |
JP2007273065A (ja) | Cmis型半導体不揮発記憶回路 | |
JP2006065920A (ja) | メモリセル及びそれを具備する半導体集積回路 | |
JP2014212551A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5234547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |