KR20110020973A

KR20110020973A - 멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀

Info

Publication number: KR20110020973A
Application number: KR1020090078478A
Authority: KR
Inventors: 유영갑; 전수철
Original assignee: 충북대학교 산학협력단
Priority date: 2009-08-25
Filing date: 2009-08-25
Publication date: 2011-03-04

Abstract

멤리스터 소자를 이용하여 전원의 공급이 차단되더라도 SRAM 메모리 셀(cell)에 저장되어 있던 데이터들을 다시 복원할 수 있도록 하기 위한 비휘발성의 특성을 갖는 정적 랜덤 액세스 메모리 셀이 개시된다. 본 발명은 SRAM 메모리 셀에 있어서, 전원전압(Vdd)과 부하 소자 사이에 한 쌍의 멤리스터(memristor)소자를 추가하여 SRAM 메모리 셀에 공급되는 전원전압(Vdd)이 차단되면 SRAM 메모리 셀의 래치에 존재하는 데이터를 읽어들여 멤리스터 소자에 저장하고, 전원전압(Vdd)의 공급이 재개되면 한 쌍의 멤리스터 소자 내부의 저항차에 의하여 SRAM 메모리 셀의 래치에 저장되었던 값을 복원시키도록 동작하는 것을 특징으로 한다.

Description

멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀{Non-volatile Static Random Access Memory cell comprising memristor element}

본 발명은 반도체 메모리중 정적 랜덤 액서스 메모리 셀(Static Random Access Memory cell; 이하 SRAM 메모리 셀)에 관한 것으로, 멤리스터 소자를 이용하여 전원의 공급이 차단되더라도 SRAM 메모리 셀(cell)에 저장되어 있던 데이터들을 다시 복원할 수 있도록 하기 위한 비휘발성의 특성을 갖는 정적 랜덤 액세스 메모리 셀에 관한 것이다.

일반적으로, 정적 랜덤 액세스 메모리인 SRAM 메모리 셀은 플립 플롭과 액세스 트랜지스터로 메모리 셀이 구성되어 동작 시간이 빠르고, 액세스 시간도 짧은 등의 점에서 정보기기 전반에 널리 사용되어 오고 있다.

도 1은 종래의 SRAM 메모리 셀의 구조를 보여주기 위한 회로도이다. SRAM 메모리 셀은 인버터를 구성하도록 저항(3)과 n MOS트랜지스터(1) 및 저항(4)와 n MOS 트랜지스터(2)가 각각 조를 이루며 접속되고, 각각의 조는 전원 전압 Vcc와 접지 전압(GND)사이에 직렬로 접속 된다. 한 쌍의 저항(3, 4) 및 한 쌍의 n MOS 트랜지스터(1, 2)에 의해 플립 플롭이 구성된다.

각각의 n MOS 트랜지스터(1, 2)의 게이트는 교차되어 서로의 드레인에 결합되고 소스는 접지된다. n MOS 트랜지스터(1)의 드레인은 액세스 트래인지스터인 n MOS 트랜지스터(5)를 통해 비트선 BL에 접속되고, n MOS 트랜지스터(2)의 드레인이 액세스 트랜지스터 n MOS 트랜지스터(6)을 통해 비트선 BLb에 접속된다.

액세스 트랜지스터인 한 쌍의 n MOS 트랜지스터(5, 6)의 각각 게이트는 워드라인(WL)이 연결된다.

이와 같이 구성된 SRAM 메모리 셀은 통상 두 개의 엑세스 트랜지스터(Access transistor)와 두 개의 구동 트랜지스터(Drive transistor), 그리고 두 개의 부하 저항로 이루어지는 플립플롭(Flip Flop) 회로로 구성되며, 기억정보는 플립플롭의 입, 출력 단자간의 전압차, 즉 셀 노드(Cell node)에 축적된 전하로서 보존된다.셀 노드의 전하는 일정전원(Vdd)으로부터 부하소자인 부하 저항이나 PMOS 트랜지스터를 통하여 항상 보충된다.

이러한 SRAM 메모리 셀은 전원이 공급되면 플립플롭의 입, 출력 단자간의 전압차, 즉 셀 노드(Cell node)에 축적된 전하가 보존되어 데이터가 기억되고, 전원의 공급이 차단되면 셀 노드(Cell node)에 축적된 전하가 상실되어 기억된 데이터들이 다 지워지는 휘발성의 소자이다.

그러나, 종래의 SRAM 메모리 셀은 전원이 공급되는 한 기억된 데이터가 지워지지 않지만, 전원의 공급이 차단되면 셀에 저장되었던 데이터들이 지워져 데이터를 다시 복원하기가 어려운 휘발성의 소자라는 문제점이 있었다. 휘발성의 특성을 갖는 SRAM 메모리 셀은 전원의 공급이 차단되면 데이터가 지워져 복원하는데 어려 움이 있기 때문에 비휘발성의 SRAM 메모리 셀을 제조하기 위하여 멤리스터를 종래의 SRAM 메모리 셀에 적용시킨다.

레지스터, 커패시터, 인덕터와 함께 전기회로의 기본 구성 요소의 하나로 인정받고 있는 멤리스터(Memristor)는 전하의 양을 기억하고 기억된 전하량에 따라 저항이 변화하는 특성을 가지고 있다. 이러한 멤리스터의 특성을 컴퓨터 시스템 메모리등으로 이용할 경우, 컴퓨터를 껐다가 다시 켜는데 소요되는 에너지 소모 및 부팅시간을 획기적으로 줄일 수 있을 것으로 기대된다. 즉, 멤리스터는 전류가 꺼진 상태에서도 일련의 사건을 기억하고 저장하는 능력을 이용하여 테라 비트 메모리, 신경망 회로구성에 의한 결함 인정 소자 등, 새로운 논리회로 구성을 가능하게 하는 신 개념 소자다. 멤리스터 소자는 2008년 5월 휴렛 패커드사 연구진이 RRAM 형태의 멤리스터 박막 소자를 만들어 이를 발표하면서 전 세계 관심이 집중한 바 있다.

본 발명에 따른 멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀은 SRAM 메모리 셀 메모리의 휘발성 문제를 해결하기 위하여 멤리스터 소자를 적용하여 전원을 차단하여도 SRAM 메모리 셀에 기록된 정보가 지워지지 않는 비휘발성의 SRAM 메모리 셀을 제조하는 데 그 목적이 있다.

이와 같은 목적을 수행하기 위한 본 발명은

SRAM 메모리 셀에 있어서, 전원전압(Vdd)과 부하 소자 사이에 한 쌍의 멤리스터(memristor)소자를 추가하여 SRAM 메모리 셀에 공급되는 전원전압(Vdd)이 차단되면 SRAM 메모리 셀의 래치에 존재하는 데이터를 읽어들여 멤리스터 소자에 저장하고, 전원전압(Vdd)의 공급이 재개되면 한 쌍의 멤리스터 소자 내부의 저항차에 의하여 SRAM 메모리 셀의 래치에 저장되었던 값을 복원시키도록 동작하는 것을 특징으로 한다.

본 발명의 SRAM 메모리 셀은 전원전압과 부하 소자 사이에 멤리스터(memristor)소자를 추가함으로써 래치회로에 저장되어 있는 데이터를 전원이 꺼졌을 때 멤리스터 소자에 저장하고, 전원이 온 되면 멤리스터 소자에 저장되어있던 데이터를 래치회로로 복원하여 비휘발성으로 동작할 수 있는 효과가 있다.

본 발명은 휘발성 SRAM 메모리 셀에 멤리스터(Memristor)소자를 사용하여 전원의 공급이 차단되어도 기억된 데이터가 저장되는 비휘발성 SRAM 메모리 셀을 제조하는 것이다.

본 발명한 멤리스터 소자를 적용한 비휘발성 SRAM 메모리 셀은 도 2에서 보는 바와 같이 SRAM 메모리 셀의 풀업 저항(Pull-up resistor)(30,40)의 전단에 멤리스터(Memristor)소자(50, 60)를 직렬로 연결한다.

그러므로, 멤리스터 소자(70), 풀업 저항(30) 및 n MOS트랜지스터(10)가 한조를 이루며 직렬로 접속되고, 또 다른 조는 멤리스터 소자(80), 풀업 저항(40) 및 n MOS 트랜지스터(20)가 직렬 접속된다. 각각의 조는 전원 전압 Vcc와 접지 전압(GND)사이에 접속되며, 한 쌍의 풀업 저항(30, 40) 및 한 쌍의 n MOS 트랜지스터(10, 20)에 의해 플립 플롭이 구성된다.

각각의 n MOS 트랜지스터(10, 20)의 게이트는 교차되어 서로의 드레인에 결합되고 소스는 접지된다. n MOS 트랜지스터(10)의 드레인은 액세스 트래인지스터인 n MOS 트랜지스터(50)를 통해 비트선 BL에 접속되고, n MOS 트랜지스터(20)의 드레인이 액세스 트랜지스터 n MOS 트랜지스터(60)을 통해 비트선 BLb에 접속되며, 액세스 트랜지스터인 한 쌍의 n MOS 트랜지스터(50, 60)의 각각 게이트는 워드라인(WL)이 연결된다.

도 2에서 보는 바와 같이, 본 발명에 따른 SRAM 메모리 셀은 전원이 꺼졌을 때 SRAM 메모리 셀의 래치(latch)에 있던 데이터를 저장하는 두개의 멤리스터 소자(70,80)와 두 개의 풀 다운 트랜지스터(pull-down transistor)소자(10, 20)와 두 개의 패스 트랜지스터(pass transistor)소자(50,60)로 구성된다.

도 3은 전원전압(Vdd)이 꺼졌을 때 데이터가 저장되는 동작의 예를 보여주는 회로도이다. 본 발명에 따른 SRAM 메모리 셀 래치에 공급되는 전원이 Vdd에서 0으로 변환할 때 SRAM 메모리 셀의 래치에 쓰여진 데이터를 읽어들여 멤리스터(Memristor) 소자에 저장한다. 멤리스터(Memristor)는 전하의 양을 기억하고 기억된 전하량에 따라 저항이 변화하는 특성을 가지고 있다.

도 3에서 보는 바와 같이 전원전압(Vdd)이 꺼졌을 때(Vdd=>0 일 경우) SRAM 메모리 셀에 데이터가 있는 경우에는 전하가 저항(30)을 통하여 맴리스터 소자(70) 에 유기되어 맴리스터소자(70)의 저항값은 변하게 되고,(100KΩ =>50Ω) 데이터가 없는 경우에는 저항(40)을 통하여 맴리스터 소자(70)에 유기되는 전하가 없어 맴리스터 소자(70)의 저항값은 변하지 않는다.

이 상태에서 도 4에서 보는 바와 같이 전원전압(Vdd)이 온 되면(0=>Vdd 일 경우) 쌍을 이루는 맴리스터 소자(70,80)내부의 저항 차에 의해 전원전압(Vdd)은 맴리스터 소자(50)와 저항(30)을 통하여 n MOS 트랜지스터(20)의 게이트단에 인가된다. 그러므로 SRAM 메모리 셀의 래치에 저장되었던 값이 저절로 복원된다.

도 5는 전원전압(Vdd)이 계속적으로 공급되고 있을 때의 동작을 보여주는 회로도이다. 전원전압(Vdd)이 지속적으로 공급되면 맴리스터 소자(70)는 저항값이 변화하여 다시 초기화되고, 본 발명에 따른 SRAM 메모리 셀은 종래의 SRAM 메모리 셀과 동일할 동작을 수행한다. 본 발명은 풀업 저항(Pull-up resistor)을 대신하여 PMOS 트랜지스터를 사용하는 방식인 풀 CMOS SRAM 메모리 셀에도 적용가능하며 동작은 상술한 바와 같다.

이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위내에서 당업자에 의해 그 개량이나 변형이 가능하다.

도 1은 종래의 SRAM 메모리 셀의 회로도이다.

도 2는 본 발명에 따른 멤리스터가 적용된 SRAM 메모리 셀의 회로도이다.

도 3은 본 발명에 따른 SRAM 메모리 셀에서 데이터의 저장동작을 보여주기 위한 회로도이다.

도 4는 본 발명에 따른 SRAM 메모리 셀에서 저장된 데이터의 복원동작을 보여주기 위한 회로도이다.

도 5는 본 발명에 따른 멤리스터(Memristor) 소자의 초기화 및 SRAM 메모리 셀의 기본동작을 보여주기 위한 회로도이다.

도 6은 본 발명의 다른 실시 예로서 멤리스터(Memristor) 소자를 적용한 풀 CMOS SRAM 메모리 셀의 회로도이다.

Claims

SRAM 메모리 셀에 있어서,

전원전압(Vdd)과 부하 소자 사이에 한 쌍의 멤리스터(memristor)소자를 추가하여 SRAM 메모리 셀에 공급되는 상기 전원전압(Vdd)이 차단되면 SRAM 메모리 셀의 래치회로에 존재하는 데이터를 읽어들어 상기 멤리스터 소자에 저장하고, 상기 전원전압(Vdd)의 공급이 재개되면 상기 한 쌍의 멤리스터 소자 내부의 저항차에 의하여 상기 SRAM 메모리 셀의 래치회로에 저장되었던 값을 복원시키도록 동작하는 것을 특징으로 하는 멤리스터 소자를 적용한 비휘발성 정적 랜덤 액세스 메모리 셀.