JP5222046B2

JP5222046B2 - フライバックコンバータ

Info

Publication number: JP5222046B2
Application number: JP2008173035A
Authority: JP
Inventors: 隆雄村松
Original assignee: Koito Manufacturing Co Ltd
Current assignee: Koito Manufacturing Co Ltd
Priority date: 2008-07-02
Filing date: 2008-07-02
Publication date: 2013-06-26
Anticipated expiration: 2028-07-02
Also published as: JP2010016938A

Description

本発明は、直流電圧をフライバック方式で昇降圧するフライバックコンバータに関する。

直流電圧を直流電圧に変換するＤＣ−ＤＣコンバータとして、昇圧型、降圧型等のスイッチングレギュレータが知られている。この種スイッチングレギュレータとしては、例えば、一次コイルと二次コイルの位相が逆の関係を有するフライバックトランスを用いたフライバック式スイッチングレギュレータが提案されている（特許文献１参照）。

特開２００４−１２７７２４号公報（第４頁から第５頁、図１参照）

フライバック式スイッチングレギュレータ（フライバックコンバータ）は、トランスの一次コイルに直列接続されたスイッチ素子のオン時に、電源からのエネルギーを一次コイルに蓄積し、スイッチ素子のオフ時に、一次コイルに蓄積されたエネルギーを二次コイルからダイオードとコンデンサを介して放出する動作を繰り返すことで、電源からの電圧を昇圧または降圧して、負荷に供給することができる。

しかし、従来のフライバック式スイッチングレギュレータ（フライバックコンバータ）では、スイッチ素子がオンからオフに移行するときに、スイッチ素子の出力端子間に大きなリンギングが発生する。これは、トランスの漏れインダクタンスと寄生容量の共振によるものであり、リンギングによる電圧は、スイッチ素子のオフ時におけるスイッチング損失となる。このスイッチング損失は、スイッチングレギュレータ全体の損失に対して大きな割合を占めるので、これが電力損失による発熱の一因となっている。

本発明は、前記従来技術に鑑みて為されたものであり、その目的は、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができるフライバックコンバータを提供することにある。

前記目的を達成するために、請求項１に係るフライバックコンバータは、電源より直流電圧を受ける一次コイルと、前記一次コイルに直列接続されたスイッチ素子と、前記一次コイルとトランスを形成するように設けられた二次コイルと、前記二次コイルに直列接続された整流素子を備えているフライバックコンバータにおいて、容量素子を備え、前記容量素子の一端は、前記一次コイルと前記スイッチ素子との接続点に接続され、前記容量素子の他端は、前記整流素子のカソードに接続されている構成とした。

（作用）容量素子の一端を、一次コイルとスイッチ素子との接続点に接続し、容量素子の他端を、整流素子のカソードに接続すると、スイッチ素子がオンからオフに移行する過渡時に、容量素子がスイッチ素子の両端間に等価的に並列接続され、リンギングに伴ってスイッチ素子の両端に生じる電圧を容量素子によって吸収することができる。

一方、スイッチ素子がオフからオンに移行する過渡時には、整流素子の両端に容量素子が等価的に並列接続され、整流素子の逆回復時間の遅れに伴って、整流素子の両端に生じる電圧を容量素子によって吸収することがきる。

従って、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項２に係るフライバックコンバータにおいては、請求項１に記載のフライバックコンバータにおいて、前記整流素子は、カソードが前記容量素子の他端と前記二次コイルの一端に接続され、アノードが接地され、前記二次コイルの他端は、正出力端子に接続されているとともに、平滑コンデンサを介して接地され、前記正出力端子からは、接地点の基準電位に対して、正の直流電圧が出力されてなる構成とした。

（作用）整流素子のカソードを容量素子の他端と二次コイルの一端に接続し、整流素子のアノードを接地し、二次コイルの他端を正出力端子に接続するとともに、平滑コンデンサを介して接地することで、スイッチ素子がオンオフする毎に、正出力端子から、接地点の基準電位（接地電位）に対して、正の直流電圧を出力することができる。

この際、スイッチ素子がオンからオフに移行する過渡時に、容量素子がスイッチ素子の両端間に等価的に並列接続され、リンギングに伴ってスイッチ素子の両端に生じる電圧を容量素子によって吸収することができる。

従って、正出力端子から、接地点の基準電位（接地電位）に対して、正の直流電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項３に係るフライバックコンバータにおいては、請求項１に記載のフライバックコンバータにおいて、前記整流素子は、カソードが前記容量素子の他端と前記二次コイルの一端に接続され、アノードが負出力端子に接続されているとともに、平滑コンデンサを介して接地され、前記二次コイルの他端は、接地され、前記負出力端子からは、接地点の基準電位に対して、負の直流電圧が出力されてなる構成とした。

（作用）整流素子のカソードを容量素子の他端と二次コイルの一端に接続し、整流素子のアノードを負出力端子に接続し、二次コイルの他端と整流素子のアノードを平滑コンデンサを介して接続し、二次コイルの他端を接地することで、スイッチ素子がオンオフする毎に、負出力端子から、接地点の基準電位（接地電位）に対して、負の直流電圧を出力することができる。

従って、負出力端子から、接地点の基準電位（接地電位）に対して、負の直流電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項４に係るフライバックコンバータにおいては、請求項１に記載のフライバックコンバータにおいて、前記二次コイルの一端は、一対のフローティング端子の一方に接続され、前記二次コイルの他端は、接地され、前記整流素子は、カソードが前記容量素子の他端と前記フローティング端子の他方に接続され、アノードが接地され、前記フローティング端子間に平滑コンデンサが接続され、前記フローティング端子間からは、接地点の基準電位から独立したフローティング電圧が出力されてなる構成とした。

（作用）二次コイルの一端を一対のフローティング端子の一方に接続し、二次コイルの他端を接地し、整流素子のカソードを容量素子の他端とフローティング端子の他方に接続し、整流素子のアノードを接地し、フローティング端子間に平滑コンデンサを接続することで、スイッチ素子がオンオフする毎に、フローティング端子間から、接地点の基準電位（接地電位）から独立したフローティング電圧を出力することができる。

従って、一対のフローティング端子から、接地点の基準電位（接地電位）から独立したフローティング電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項１に係るフライバックコンバータによれば、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項２に係るフライバックコンバータによれば、正出力端子から、接地点の基準電位に対して、正の直流電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項３に係るフライバックコンバータによれば、負出力端子から、接地点の基準電位に対して、負の直流電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

請求項４に係るフライバックコンバータによれば、一対のフローティング端子から、接地点の基準電位から独立したフローティング電圧を出力する構成において、スイッチ素子のスイッチング動作に伴うスイッチング損失を低減することができる。

以下、本発明の一実施形態を図面に基づいて説明する。図１は、本発明の第１実施例を示すフライバックコンバータの回路構成図、図２（ａ）〜（ｃ）は、スイッチ素子のオンオフ状態とスイッチ素子およびダイオードの電圧波形図、図３（ａ）〜（ｃ）は、スイッチ素子がオンからオフに移行するときに、トランスに流れる電流の経路を説明するための図、図４は、本発明の第２実施例を示すフライバックコンバータの回路構成図、図５は、本発明の第３実施例を示すフライバックコンバータの回路構成図である。

図１において、フライバックコンバータ１０は、トランスＴ１と、ＮＭＯＳトランジスタ１２と、整流素子としてのダイオードＤ１と、容量素子としてのコンデンサＣ１を備えている。

トランスＴ１は、一次コイルＬ１と二次コイルＬ２を備えたフライバックトランスとして構成されている。一次コイルＬ１と二次コイルＬ２は、フライバックトランスのコイルとして、トランスＴ１の入出力の位相が互いに逆となるように、各コイル巻線がコアに巻かれている。

一次コイルＬ１は、その一端（巻き始め側）が、コイルＬ３を介して入力端子１４に接続され、他端（巻き終わり側）が、ＮＭＯＳトランジスタ１２を介して、接地されているとともに、入力端子１６に接続されている。コイルＬ３は、コンデンサＣ２、Ｃ３とともに、ラインフィルタを構成し、コイルＬ３の両端にコンデンサＣ２、Ｃ３が接続されている。コンデンサＣ２は、入力端子１４、１６に並列接続されており、入力端子１４、１６間には、直流電源から直流電圧が印加される。

二次コイルＬ２は、その一端（巻き始め側）が、ダイオードＤ１を介して接地され、他端（巻き終わり側）が、出力端子１８に接続されている。出力端子１８は、平滑コンデンサＣ４を介して出力端子２０に接続され、出力端子２０は、平滑コンデンサＣ４の一端とともに接地されている。平滑コンデンサＣ４が並列接続された出力端子１８、２０は、光源（ランプ）などの負荷が接続される端子として構成されている。

ＮＭＯＳトランジスタ１２は、一次コイルＬ１に直列接続されて、ドレインが一次コイルＬ１の一端に接続され、ソースが接地され、ゲートがパルス発生回路（図示せず）に接続されている。このＮＭＯＳトランジスタ１２は、パルス発生回路からのパルス信号（オンオフ信号）に応答してスイッチング動作するスイッチ素子として構成されている。

コンデンサＣ１は、その一端が、一次コイルＬ１とＮＭＯＳトランジスタ１２との接続点２２に接続され、その他端が、ダイオードＤ１のカソードに接続されている。コンデンサＣ１の他端とダイオードＤ１のカソードとの接続点２４が二次コイルＬ２の一端（巻き始め側）に接続されている。すなわち、コンデンサＣ１は、接続点２２と接続点２４とを結ぶ容量素子として構成されている。

ダイオードＤ１は、カソードがコンデンサＣ１の他端（接続点２４）と二次コイルＬ２の一端（巻き始め側）に接続され、アノードが接地されている。ダイオードＤ１は、ＮＭＯＳトランジスタ１２のオン時に、二次コイルＬ２に二次電流が流れるのを阻止し、ＮＭＯＳトランジスタ１２のオフ時には、二次コイルＬ２に二次電流が流れるように機能する整流素子として構成されている。

この際、出力端子１８は、正出力端子として機能し、出力端子２０は、接地点として機能し、出力端子１８からは、接地点の基準電位（接地電位）に対して、昇降圧された正の直流電圧が出力される。

上記構成によるフライバックコンバータ１０において、入力端子１４、１６に直流電圧が印加されたときに、パルス発生回路からのパルス信号に応答して、ＮＭＯＳトランジスタ１２がオンすると、一次コイルＬ１に一次電流が流れ、一次コイルＬ１にエネルギーが蓄積される。このとき、ダイオードＤ１は、二次コイルＬ２に二次電流が流れるのを阻止する。

一次コイルＬ１にエネルギーが蓄積された後、ＮＭＯＳトランジスタ１２がオンからオフに移行すると、二次コイルＬ２の両端電圧の位相が反転し、一次コイルＬ１に蓄積されていたエネルギーが二次コイルＬ２から放出され、二次コイルＬ２にダイオードＤ１を介して二次電流が流れる。この二次電流が平滑コンデンサＣ４で平滑されると、出力端子１８からは、接地点の基準電位（接地電位）に対して、昇降圧された正の直流電圧が出力される。

ここで、コンデンサＣ１を取り除いた状態で、ＮＭＯＳトランジスタ１２をオンにした後、ＮＭＯＳトランジスタ１２をオンからオフにすると、図２（ａ）に示すように、ＮＭＯＳトランジスタ１２のドレイン・ソース間の電圧Ｖ_ＤＳに対して、リンギングによる電圧Ｖ１が重畳する。

また、ＮＭＯＳトランジスタ１２をオフにした後、ＮＭＯＳトランジスタ１２をオフからオンにすると、図２（ｂ）に示すように、ダイオードＤ１のカソード・アノード間の電圧Ｖ_ＫＡに対して、ダイオードＤ１の逆回復時間の遅れに伴う、電圧Ｖ２が発生する。電圧Ｖ１、Ｖ２は、ＮＭＯＳトランジスタ１２のスイッチング動作に伴うスイッチング損失となる。

そこで、本実施例では、電圧Ｖ１、Ｖ２を低減するために、一次コイルＬ１とＮＭＯＳトランジスタ１２との接続点２２にコンデンサＣ１の一端を接続し、ダイオードＤ１のカソードと二次コイルＬ２の一端（巻き始め側）との接続点２４にコンデンサＣ１の他端を、接続する構成を採用している。

以下、接続点２２と接続点２４とをコンデンサＣ１を介して接続することで、電圧Ｖ１を低減できる理由を図３に基づいて説明する。

まず、ＮＭＯＳトランジスタ１２がオンになったときには、図３（ａ）に示すように、一次コイルＬ１に一次電流Ｉ１が流れる。このとき、ダイオードＤ１には、逆方向に電圧が印加されているので、ダイオードＤ１はオフ状態にあって、二次コイルＬ２に二次電流は流れない。この場合、コンデンサＣ１の充電電圧の極性は、ダイオードＤ１側（接続点２４側）がプラスとなり、ＮＭＯＳトランジスタ１２側（接続点２２側）がマイナスとなる。

この後、図３（ｂ）に示すように、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時には、二次コイルＬ２の両端電圧の位相が反転するに伴って、コンデンサＣ１のダイオード側（接続点２４側）の電位が低下するとともに、コンデンサＣ１のＮＭＯＳトランジスタ１２側（接続点２２側）の電位も低下し、電圧Ｖ１の発生に伴う、リンギング分の電流Ｉｒは、コンデンサＣ１を介して二次コイルＬ２に流れる。

この際、二次コイルＬ２は、コンデンサＣ１からの電流Ｉｒを出力端子１８の方向に流すように作用する。このため、コンデンサＣ１のダイオードＤ１側（接続点２４側）の電位が接地電位に低下するまでは、二次コイルＬ２に流れる電流Ｉｒは、コンデンサＣ１から供給される。すなわち、リンギング分の電流Ｉｒは、コンデンサＣ１を介してトランスＴ１の二次側（二次コイルＬ２）に流れる。

次に、図３（ｃ）に示すように、ＮＭＯＳトランジスタ１２がオンからオフに移行する過程で、二次コイルＬ２の両端電圧が高くなるとともに、ダイオードＤ１に印加される順方向電圧が高くなり、コンデンサＣ１のダイオードＤ１側（接続点２４側）の電位がほぼ接地電位（実際にはダイオードＤ１の順方向電位になるが、出力電位に比べ十分に小さいためダイオードＤ１のオン時の接続点２４の電位はほぼ接地と考えてよい）になったときに、ダイオードＤ１がオンになると、一次コイルＬ１に蓄積されたエネルギーを二次コイルＬ２から放出するための電流が、二次電流Ｉ２として、ダイオードＤ１を経由して二次コイルＬ２に流れる。

このように、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時に、リンギングによる電圧Ｖ１が発生しても、電圧Ｖ１の発生に伴う、リンギング分の電流Ｉｒは、コンデンサＣ１を介してトランスＴ１の二次側に流れるので、電圧Ｖ１の発生を抑制することができる。

この際、コンデンサＣ１は、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時には、等価的に、ＮＭＯＳトランジスタ１２のドレイン・ソース間に並列接続され、電圧Ｖ１の発生に伴う、リンギング分の電流Ｉｒを、接地電位にバイパスするように機能する。

次に、接続点２２と接続点２４とをコンデンサＣ１を介して接続することで、電圧Ｖ２を低減できる理由について説明する。

ＮＭＯＳトランジスタ１２がオフからオンに移行する過渡時には、ＮＭＯＳトランジスタ１２がオンになると、ＮＭＯＳトランジスタ１２のドレインが略接地電位となり、等価的に、ダイオードＤ１の両端に、コンデンサＣ１が並列接続される。

このため、ＮＭＯＳトランジスタ１２がオフからオンに移行する過渡時に、ダイオードＤ１の逆回復時間の遅れに伴う、負の電圧Ｖ２が発生しても、この電圧Ｖ２は、コンデンサＣ１によって吸収される。

本実施例によれば、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時に、コンデンサＣ１をＮＭＯＳトランジスタ１２のドレイン・ソース間に等価的に並列接続し、ＮＭＯＳトランジスタ１２がオフからオンに移行する過渡時には、コンデンサＣ１をダイオードＤ１の両端に等価的に並列接続したため、出力端子１８から、接地点（出力端子２０）の基準電位（接地電位）に対して、正の直流電圧を出力する構成において、ＮＭＯＳトランジスタ１２のスイッチング動作に伴うスイッチング損失を低減することができる。

次に、本発明の第２実施例を図４に基づいて説明する。本実施例は、ダイオードＤ１のアノードを、接地する代わりに、出力端子２０に接続し、出力端子１８を接地し、出力端子２０から、接地点（出力端子１８）の基準電位（接地電位）に対して、負の直流電圧を出力するようにしたものであり、他の構成は第１実施例と同様である。

具体的には、ダイオードＤ１は、カソードがコンデンサＣ１の他端（接続点２４）と二次コイルＬ２の一端（巻き始め側）に接続され、アノードが出力端子２０に接続されている。二次コイルＬ２の他端（巻き終わり側）は、出力端子１８に接続されているとともに、接地され、かつ平滑コンデンサＣ４を介してダイオードＤ１のアノードに接続されている。そして、出力端子２０は、負出力端子として構成され、出力端子２０からは、ＮＭＯＳトランジスタ１２がオンオフする毎に、接地点（出力端子１８）の基準電位（接地電位）に対して、昇降圧された負の直流電圧が出力される。

本実施例によれば、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時に、コンデンサＣ１をＮＭＯＳトランジスタ１２のドレイン・ソース間に等価的に並列接続し、ＮＭＯＳトランジスタ１２がオフからオンに移行する過渡時には、コンデンサＣ１をダイオードＤ１の両端に等価的に並列接続したため、出力端子２０から、接地点（出力端子１８）の基準電位（接地電位）に対して、負の直流電圧を出力する構成において、ＮＭＯＳトランジスタ１２のスイッチング動作に伴うスイッチング損失を低減することができる。

次に、本発明の第３実施例を図５に基づいて説明する。本実施例は、出力端子１８、２０をフローティング端子とし、出力端子１８、２０から、接地点の基準電位（接地電位）から独立したフローティング電圧を出力するようにしたものであり、他の構成は第１実施例と同様である。

具体的には、二次コイルＬ２は、一端（巻き始め側）が出力端子２０に接続され、他端（巻き終わり側）が接地されているとともに、ダイオードＤ１のアノードに接続されている。ダイオードＤ１は、カソードが出力端子１８に接続されているとともに、コンデンサＣ１の他端（接続点２４）に接続されている。

すなわち、コンデンサＣ１の他端とダイオードＤ１のカソードとの接続点２４は、二次コイルＬ２の一端（巻き始め側）の代わりに、出力端子１８に接続されている。出力端子１８、２０には、平滑コンデンサＣ４が並列接続されている。

出力端子１８、２０は、いずれも直接接地されることなく、接地点の基準電位（接地電位）からフローティングされた状態にある。このため、ＮＭＯＳトランジスタ１２がオンオフする毎に、出力端子１８、２０からは、ダイオードＤ１のアノードを接地点として、接地点の基準電位（接地電位）から独立したフローティング電圧が出力される。

本実施例によれば、ＮＭＯＳトランジスタ１２がオンからオフに移行する過渡時に、コンデンサＣ１をＮＭＯＳトランジスタ１２のドレイン・ソース間に等価的に並列接続し、ＮＭＯＳトランジスタ１２がオフからオンに移行する過渡時には、コンデンサＣ１をダイオードＤ１の両端に等価的に並列接続したため、出力端子１８、２０から、接地点の基準電位（接地電位）から独立したフローティング電圧を出力する構成において、ＮＭＯＳトランジスタ１２のスイッチング動作に伴うスイッチング損失を低減することができる。

本発明の第１実施例を示すフライバックコンバータの回路構成図である。（ａ）〜（ｃ）は、スイッチ素子のオンオフ状態とスイッチ素子およびダイオードの電圧波形図である。（ａ）〜（ｃ）は、スイッチ素子がオンからオフに移行するときに、トランスに流れる電流の経路を説明するための図である。本発明の第２実施例を示すフライバックコンバータの回路構成図である。本発明の第３実施例を示すフライバックコンバータの回路構成図である。

１０フライバックコンバータ
１２ＮＭＯＳトランジスタ
１４、１６入力端子
１８、２０出力端子
２２、２４接続点
Ｃ１〜Ｃ４コンデンサ
Ｄ１ダイオード

Claims

電源より直流電圧を受ける一次コイルと、
前記一次コイルに直列接続されたスイッチ素子と、
前記一次コイルとトランスを形成するように設けられた二次コイルと、
前記二次コイルに直列接続された整流素子を備えているフライバックコンバータにおいて、
容量素子を備え、前記容量素子の一端は、前記一次コイルと前記スイッチ素子との接続点に接続され、前記容量素子の他端は、前記整流素子のカソードに接続されていることを特徴とするフライバックコンバータ。
請求項１に記載のフライバックコンバータにおいて、
前記整流素子は、カソードが前記容量素子の他端と前記二次コイルの一端に接続され、アノードが接地され、
前記二次コイルの他端は、正出力端子に接続されているとともに、平滑コンデンサを介して接地され、
前記正出力端子からは、接地点の基準電位に対して、正の直流電圧が出力されてなることを特徴とするフライバックコンバータ。
請求項１に記載のフライバックコンバータにおいて、
前記整流素子は、カソードが前記容量素子の他端と前記二次コイルの一端に接続され、アノードが負出力端子に接続されているとともに、平滑コンデンサを介して接地され、
前記二次コイルの他端は、接地され、
前記負出力端子からは、接地点の基準電位に対して、負の直流電圧が出力されてなることを特徴とするフライバックコンバータ。
請求項１に記載のフライバックコンバータにおいて、
前記二次コイルの一端は、一対のフローティング端子の一方に接続され、前記二次コイルの他端は、接地され、
前記整流素子は、カソードが前記容量素子の他端と前記フローティング端子の他方に接続され、アノードが接地され、
前記フローティング端子間に平滑コンデンサが接続され、
前記フローティング端子間からは、接地点の基準電位から独立したフローティング電圧が出力されてなることを特徴とするフライバックコンバータ。