[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5280079B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5280079B2
JP5280079B2 JP2008078396A JP2008078396A JP5280079B2 JP 5280079 B2 JP5280079 B2 JP 5280079B2 JP 2008078396 A JP2008078396 A JP 2008078396A JP 2008078396 A JP2008078396 A JP 2008078396A JP 5280079 B2 JP5280079 B2 JP 5280079B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
wiring board
manufacturing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008078396A
Other languages
English (en)
Other versions
JP2009231752A5 (ja
JP2009231752A (ja
Inventor
昌宏 春原
啓 村山
光敏 東
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008078396A priority Critical patent/JP5280079B2/ja
Priority to US12/409,873 priority patent/US8137497B2/en
Publication of JP2009231752A publication Critical patent/JP2009231752A/ja
Publication of JP2009231752A5 publication Critical patent/JP2009231752A5/ja
Application granted granted Critical
Publication of JP5280079B2 publication Critical patent/JP5280079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は配線基板の製造方法に係り、特にチップ部品を内蔵する構造の配線基板の製造方法に関する。
近年、電子機器に対する高性能化及び小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。従来では、基板と半導体チップを別箇の工程により製造し、この個別製造された基板に半導体チップをフリップチップ実装する方法が採られていた。
しかしながらこの方法では十分な高密度化及び小型を図ることが困難であるため、基板の製造過程において、基板コア部にチップ部品を搭載した後、基板コア部上にビルドアップ配線層を積層した、いわゆるチップ内蔵基板も提案されている。
このチップ内蔵基板によれば、小型化を図ることができる。しかしながら、ビルドアップ配線層のパッドとチップ部品との電気的接続は、バンプを用いて行われていたため、このバンプの高さ分だけ基板が厚くなってしまう。また、バンプを用いてチップ部品とビルドアップ配線層のパッドとを接続する構成では、この接続部分におけるインダクタンスが高くなり、特に高いクロック周波数における動作が不安定になるという問題点が生じる。
このため、チップ部品に設けられたパッドと基板に設けられた電極を直接接続する方法として、特許文献１に開示された技術や、或いはＢＢＵＬ(Bumpless Build-Up Layer)と称せられるパッケージ技術が提案されている。
図１及び図２は、ＢＢＵＬを用いた配線基板の製造方法の一例を示している。
ＢＢＵＬを用いて配線基板を製造するには、図１（Ａ）に示すように、表面に粘着材４が配設されたテープ基材３を用意する。そして、このテープ基材３の上部に半導体チップ１（チップ部品）を配設する。
半導体チップ１は、予めパッド２が形成されており、このパッド２がフェイスダウンとなるよう向き調整が行われ、半導体チップ１は粘着材４に貼着される。この際、隣接する半導体チップ１のピッチは、最終的に個片化される半導体装置９（図２（Ｄ）参照）のピッチＰ１（図中、矢印で示す）となるよう設定される。
続いて、半導体チップ１が配設されたテープ基材３をモールド金型に装填し、加熱加圧環境下でモールド樹脂５を形成する。これにより、半導体チップ１は、モールド樹脂５により封止された構成となる。
モールド樹脂５が形成されると、図１（Ｃ）に示すように、テープ基材３を半導体チップ１及びモールド樹脂５から剥離する。この状態で、パッド２はモールド樹脂５から露出した状態となる。続いて、図２（Ａ）に示すように、周知のセミアディティブ法を用いてモールド樹脂５上に第１配線層６を形成する。この際、第１配線層６はパッド２と直接電気的に接続される。
第１配線層６が形成されると、ビルドアップ法を用いてモールド樹脂５の上部に絶縁層と配線層を交互に積層すると共に層間接合用のビアを形成し、図２（Ｂ）に示すように、第１配線層６を含むビルドアップ配線層７を形成する。これにより、半導体チップ１を内蔵した配線基板９が製造される。
次に、図２（Ｃ）に示すように、ビルドアップ配線層７の最上層に形成された絶縁層に形成された開口にボール８を配設する。その後、配線基板９にダイシング処理を行うことにより個片化を行い、図２（Ｄ）に示すように半導体チップ１が内蔵された半導体装置９Ａが製造される
特開２００２−１７０８４０号公報
しかしながら、図１及び図２に示したＢＢＵＬを用いた配線基板の製造方法では、半導体チップ１をモールド樹脂５の内部に埋め込むため、モールド樹脂５の形成時における熱収縮により半導体チップ１の配設位置にずれが発生する可能性がある。これにより、図１（Ａ）に示すテープ基材３への配設時には正規であった半導体チップ１のピッチＰ１が、モールド樹脂５の形成後にはずれてＰ２（Ｐ１≠Ｐ２）となるおそれがある。この場合、半導体チップ１のパッド２と第１配線層６との接続不良が発生するおそれがある。
また、図１及び図２に示したＢＢＵＬを用いた配線基板の製造方法では、モールド樹脂５の上面に第１配線層６を含むビルドアップ配線層７を形成する。この際、モールド樹脂５の上面は粗度が大きいため、ビルドアップ配線層７を高精度に形成することができず、微細配線の形成が困難となる。
本発明は上記の点に鑑みてなされたものであり、微細配線の形成を可能とすると共に接続不良の発生を抑制し信頼性の向上を図った配線基板の製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、補強基板の一面側にテープ部材を配設する第１の工程と、前記補強基板にチップ部品を収納する貫通開口を形成し、該貫通開口から前記テープ部材を露出させる第２の工程と、前記チップ部品を前記貫通開口内に挿入し、前記テープ部材上に配設する第３の工程と、前記チップ部品を樹脂により封止すると共に、前記補強基板の他面側を前記樹脂で覆う第４の工程と、前記テープ部材を除去すると共に、該テープ部材が除去された面に、絶縁層と配線層が積層されたビルドアップ層を形成する第５の工程とをその順に有する配線基板の製造方法により解決することができる。
また上記発明において、前記補強基板は前記チップ部品と熱膨張率が等しい材料とすることが望ましい。この際、前記補強基板及び前記チップ部品の材料をシリコンとすることがより好ましい。
また上記発明において、第４の工程ではトランスファーモールド法を用いて前記樹脂を形成することが望ましい。また、前記樹脂の弾性率が100MPa以上、3000MPa以下であることが望ましい。
また上記発明において、前記第５の工程が終了した後、前記補強基板をダイシングする工程（第６の工程）を実施してもよい。
また、前記第２の工程において、前記補強基板に貫通開口と共に貫通孔を形成し、かつ、前記第２の工程の終了後、前記第３の工程の実施前に、前記貫通孔内に貫通電極を形成する貫通電極形成工程を実施してもよい。
この際、前記貫通電極形成工程は、前記貫通開口及び前記貫通孔が形成された補強基板に銅板を配設する工程と、該銅板を用いて給電することにより、前記貫通開口及び前記貫通孔内に電解メッキにより銅層を形成する工程と、前記銅板を除去する工程と、前記貫通開口内に形成された銅層を除去する工程とを有することが望ましい。
また、前記第１の工程において、前記テープ部材を補強基板の片面に貼り付ける工程の実施前に、前記補強基板に貫通孔を形成すると共に、前記貫通孔内に貫通電極を形成する貫通電極形成工程を実施してもよい。
本発明によれば、チップ部品は補強基板に形成された貫通開口内に配設されるため、チップ部品を補強基板に固定するための樹脂は貫通開口内に形成されるチップ部品と補強基板との間のクリアランス部分にのみ配設される。よって、樹脂の硬化時に収縮が発生しても、これがチップ部品に与える影響は小さく、チップ部品と配線（ビルドアップ層）とを確実に電気的に接続することが可能となる。また、ビルドアップ層は主に補強基板及びチップ部品の上面に形成され、この上面の表面粗度は従来の樹脂の表面粗度よりも低いため、微細配線の形成が可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図３乃至図９は、本発明の第１の実施形態である配線基板の製造方法を製造手順に沿って示す図である。尚、以下の説明においては、配線基板の内部に配設される（内蔵される）チップ部品として半導体チップ２０（シリコンよりなる）を用いた例について説明するものとする。
配線基板を製造するには、先ず図３（Ａ）に示すスティフナー用基板３０（請求項に記載の補強基板に相当する）を用意する。このスティフナー用基板３０は、本実施形態ではシリコンウェハを用いている。
尚、スティフナー用基板３０の材質はシリコンに限定されるものではなく、製造される配線基板６０を構成するビルドアップ配線層４８を支持（補強）でき、かつ搭載される半導体チップ２０との熱膨張差が小さいものであれば、他の材質（樹脂、金属、これらの複合材）を用いることも可能である。また、スティフナー用基板３０は必ずしもウェハである必要はなく、ウェハ以外の形状（例えば短冊状等）のものをスティフナー用基板３０として用いてもよい。
スティフナー用基板３０には、続いて所定の厚さＬ１となるよう研磨処理が実施される。このスティフナー用基板３０の厚さＬ１は、ビルドアップ配線層４８を支持（補強）でき、かつ内部に半導体チップ２０を配設できる厚さとなるよう設定される。本実施形態では、スティフナー用基板３０の厚さＬ１は、200〜725μｍの範囲で設定されている。
続いて、研磨処理が終了したスティフナー用基板３０の片面（図における下面）に、図３（Ｂ）に示すように、粘着材３２を介して第１のテープ基材３１を配設する（請求項に記載の第１の工程に相当する）。粘着材３２は、本実施形態では紫外線（ＵＶ）の照射により硬化するＵＶ硬化性樹脂を用いている。しかしながら、例えば熱やＸ線等の照射により硬化する樹脂（熱硬化性樹脂、Ｘ線硬化性樹脂等）を用いることも可能である。
また、第１のテープ基材３１の材質としては、例えばポリエチレンテレフタレート（PET：PolyEthilene Terephthalate）を用いることができる。尚、第１のテープ基材３１の厚さは約100μｍであり、粘着材３２の厚さは約20μｍである。
次に、スティフナー用基板３０の上部にレジスト３３を形成すると共に、図５（Ｃ）に示すように、このレジスト３３に開口パターン３４をパターン形成する。この開口パターン３４の形成位置は、半導体チップ１の配設位置に対応しており、またその大きさは半導体チップ２０の形状よりも若干大きく設定されている（これについては後述する）。
また、レジスト３３としては、フォトレジストを用いることができ、ポジ型或いはネガ型のいずれのタイプを用いることも可能である。また、レジスト１１のパターニングに用いる光源としては、紫外光を用いることができる。
続いて、レジスト１１を加熱して固化した後、これをマスクとしてスティフナー用基板３０に対してドライエッチング処理を実施する。このドライエッチング法に用いるエッチングガスとしては、例えば四フッ化炭素（ＣＦ４）を用いることができる。また、エッチング方法としては、プラズマエッチ或いは反応性イオンエッチ(RIE)を用いることができる。
このドライエッチング処理を実施することにより、スティフナー用基板３０にはキャビティ３５が形成される（請求項に記載の第２の工程に相当する）。図３（Ｄ）は、スティフナー用基板３０にキャビティ３５が形成された状態を示している。このキャビティ３５はスティフナー用基板３０を貫通して形成されており、よってキャビティ３５の底部には第１のテープ基材３１が露出した状態となっている。
スティフナー用基板３０に形成されるキャビティ３５は、その内部に半導体チップ１を収納する機能を奏する。このため、キャビティ３５の大きさは、半導体チップ１がキャビティ３５内に確実に収納できる大きさに設定されている。
しかしながら、スティフナー用基板３０は補強材として機能するものであり、開口パターン３４の形状が大きくなると機械的な強度が低下する。更に、後述するようにキャビティ３５内には封止樹脂３７が配設される。このため、キャビティ３５の大きさは、半導体チップ２０を装着した状態で、半導体チップ２０の外壁とキャビティ３５の内壁との間に5〜10μｍ程度のクリアランス（図５（Ａ）に矢印で示すΔＷ）が形成される大きさに設定されている。
このようにスティフナー用基板３０にキャビティ３５が形成されると、図４に示すように、アッシング等によりレジスト３３が除去される。尚、図４（Ａ）はスティフナー用基板３０の平面図であり、図４（Ｂ）はスティフナー用基板３０のキャビティ３５の形成位置での断面図である。尚、このアッシング処理は、例えは酸素プラズマを用いたプラズマアッシング装置を用いることができる。
続いて、半導体チップ２０をスティフナー用基板３０に形成されたキャビティ３５に挿入し、図５（Ａ）に示すように、粘着材３２を介して第１のテープ基材３１に貼着する（請求項に記載の第３の工程に相当する）。
この際、半導体チップ２０は、フェイスダウンでキャビティ３５内に装着される。よって、半導体チップ２０の主面に形成されたパッド２２が第１のテープ基材３１と対峙するよう、半導体チップ２０は第１のテープ基材３１に貼着される。
この際、前記のようにキャビティ３５の大きさは半導体チップ２０よりも若干大きな形状に設定されている。よって、半導体チップ２０のキャビティ３５内への装着を容易に行うことができる。また、キャビティ３５の形成位置以上に半導体チップ２０の配設位置に位置ずれが発生することを抑制できる。
上記のように、半導体チップ２０をキャビティ３５内に配設したした状態で、半導体チップ２０の外壁とキャビティ３５の内壁との間には図６（Ａ）に矢印ΔＷで示すクリアランスが形成される。また、スティフナー用基板３０に形成されたキャビティ３５のピッチは、製造しようとする配線基板６０Ａのピッチで形成されている。更に、キャビティ３５内に配設される半導体チップ２０の配設位置も、製造しようとする配線基板６０Ａのピッチに対応するよう設定されている。
上記のように半導体チップ２０がキャビティ３５内に配設されると、第１のテープ基材３１に貼着された状態のスティフナー用基板３０及び半導体チップ２０は、モールド金型に装着される。そして、加熱加圧環境下で、封止樹脂３７をモールド成型する（請求項に記載の第４の工程に相当する）。この封止樹脂３７はキャビティ３５内に配設されると共に、半導体チップ２０及びスティフナー用基板３０の上面を覆うように形成される。本実施形態では、封止樹脂３７は半導体チップ２０及びスティフナー用基板３０の上面に対し、約5〜50μｍの厚さ（図５（Ｂ）に矢印ΔＨで示す）を有するよう形成される。
図５（Ｂ）は、封止樹脂３７が形成された状態を示している。封止樹脂３７を形成することにより、半導体チップ２０及びスティフナー用基板３０は、封止樹脂３７の内部に封止された状態となる。また、この封止樹脂３７により、半導体チップ２０とスティフナー用基板３０は封止樹脂３７介して固定された状態となる。即ち、封止樹脂３７は、半導体チップ２０とスティフナー用基板３０とを固定する接着剤としても機能する。
ところで、封止樹脂３７を形成する際、封止樹脂３７には熱収縮が発生することは前述した通りである。しかしながら本実施形態では、半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設され、かつ封止樹脂３７の配設位置は半導体チップ２０の外壁とキャビティ３５の内壁との間の僅かなクリアランス内である。このように本実施形態では、封止樹脂３７の配設領域は少ないため、封止樹脂３７の熱収縮による影響は小さく、半導体チップ２０の配設位置が大きくずれるようなことはない。
また、半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設されるため、半導体チップ２０はスティフナー用基板３０により保護される。また、半導体チップ２０とスティフナー用基板３０は同一材質であるシリコンにより形成されている。よって、加熱が行われたとしても半導体チップ２０とスティフナー用基板３０との間での熱膨張差は発生せず、半導体チップ２０とスティフナー用基板３０との間に応力が発生するようなこともない。
また、本実施形態では、封止樹脂３７の材質として弾性率が100MPa以上、3000MPa以下のものを用いている。これにより、仮に半導体チップ２０，スティフナー用基板３０，及び第１のテープ基材３１との間に応力が発生したとしても、封止樹脂３７が弾性変形することによりこの応力を緩衝させることができる。ここで、封止樹脂３７の弾性率が100MPa以上、3000MPa以下に設定したのは、弾性率が100MPa未満になると弾性が低すぎて上記した応力を有効に緩和させることができなくなるからである。また、弾性率が3000MPaを超えた場合には、弾性が高くなりすぎ、キャビティ３５内で半導体チップ２０が封止樹脂３７の弾性変形により変位し、返って位置ずれが発生するおそれが生じるからである。
更に、本実施形態では、半導体チップ２０を封止樹脂３７で封止するのに、樹脂シートやポッティング法を用いることなく、トランスファーモールド法を用いている。この方法によれば、半導体チップ２０の外壁とキャビティ３５の内壁との間に僅かなクリアランスしか存在しない場合でも、このクリアランス内に確実に封止樹脂３７を充填することができる。
尚、封止樹脂３７の具体的な材質としては、本実施形態ではエポキシ系樹脂を用いているが、封止樹脂３７の材質はこれに限定されるものではなはなく、上記した条件を満たすことができる材料であれば、他の材料（例えば、ポリイミド系樹脂）を選定することも可能である。
上記のように封止樹脂３７が形成されると、紫外光を照射することにより粘着材３２を硬化させて粘着力を低下させる。そして、粘着力が低下した時点で、第１のテープ基材３１を半導体チップ２０及びスティフナー用基板３０から剥離する。
図６（Ａ），（Ｂ）は、第１のテープ基材３１を剥離した状態を示している。尚、図６（Ａ）はスティフナー用基板３０の平面図であり、図６（Ｂ）はスティフナー用基板３０の半導体チップ２０の配設位置での断面図である。
上記のように本実施形態では、トランスファーモールド法を用いて封止樹脂３７を形成することにより、半導体チップ２０の外壁とキャビティ３５の内壁との間に僅かなクリアランス内に確実に封止樹脂３７を充填した構成としている。このため、第１のテープ基材３１を剥離した際、この第１のテープ基材３１を剥離した面（以下、テープ剥離面という）は凹凸の存在しない平滑面とすることができる。
続いて、図７（Ａ）に示すように、周知のセミアディティブ法を用いてテープ剥離面上にCuよりなる第１配線層４５を形成する。具体的には、テープ剥離面上（半導体チップ２０，スティフナー用基板３０，及び封止樹脂３７の図中上面）に触媒処理を行い、続いて無電解Cuメッキを行うことによりシード層を形成する。この際、半導体チップ２０に形成されたパッド２２と第１配線層４５は、バンプ等を介することなく、直接的に接続された状態となる。
次に、テープ剥離面上に第１配線層４５の形状に対応した開口パターンを有するレジストを形成する。そして、前記シード層を給電層として電解Cuメッキを実施し、開口パターン内に第１配線層４５を形成する。
このようにして第１配線層４５が形成されると、レジストの剥離及び不要なシード層の除去が行われ、これにより図７（Ａ）に示す第１配線層４５が形成される。尚、上記の触媒、シード層、レジストの図示は省略している。
第１配線層４５が形成されると、ビルドアップ法を用いて第１絶縁層３８の上部に絶縁層と配線層を交互に積層すると共に層間接合用のビアを形成し、第１配線層４５を含むビルドアップ配線層４８を形成する（請求項に記載の第５の工程に相当する）。図７（Ｂ）は、ビルドアップ配線層４８が形成された状態を示している。
ビルドアップ配線層４８の具体的な形成方法としては、第１配線層４５が形成された第１絶縁層３８の上部に第２絶縁層３９（ビルドアップ絶縁シート）を配設し、レーザ加工等でビア４７の形成位置にビア孔を形成した後、再び上記したと同様のセミアディティブ法を用いて第２配線層４６を形成する。この際、ビア孔内にもCuは析出し、ビア４７が形成される。
上記のビルドアップ配線層４８の形成工程において、各絶縁層３８，３９及び各配線層４５，４６を形成する際、封止樹脂３７により一体化された半導体チップ２０及びスティフナー用基板３０は、支持材として機能する。このため、各絶縁層３８，３９及び各配線層４５，４６を精度よく形成することができ、ビルドアップ配線層４８を高精度に形成することができる。
また、上記のように本実施形態では封止樹脂３７の形成にトランスファーモールド法を用いることにより、テープ剥離面は凹凸の存在しない平滑面となっている。よって、ビルドアップ配線層４８を構成する各絶縁層３８，３９及び各配線層４５，４６を形成する際、レジストのパターン形成時における露光ずれの発生やレーザ光の照射位置の位置ずれの発生を抑制することできる。従って、高精度にビルドアップ配線層４８を形成することが可能となる。
尚、封止樹脂３７の形成はトランスファーモールド法に限定されるものではなく、樹脂シートの貼付や、スピンコート法で封止樹脂３７を形成してもよい。
また、本実施形態では２層の絶縁層３８，３９と２層の配線層４５，４６とにより構成されるビルドアップ配線層４８を例として示したが、ビルドアップ配線層４８の層数はこれに限定されるものではなく、任意に設定することができるものである。また、図示しないが、ビルドアップ配線層４８が形成された後、ビルドアップ配線層４８の上部にソルダーレジストを形成することとしてもよい。
続いて、ビルドアップ配線層４８の最上層に形成された開口部４４にボール５０が配設される。このボール５０は外部接続端子として機能するものであり、例えばはんだボールを用いることができる。図８（Ａ），（Ｂ）は、ボール５０が配設された状態を示している。尚、図８（Ａ）はスティフナー用基板３０の平面図であり、図８（Ｂ）はスティフナー用基板３０の半導体チップ２０の配設位置での断面図である。
ボール５０が形成されると、続いて図９（Ａ），（Ｂ）に示すように、スティフナー用基板３０は個々の配線基板６０Ａの単位で個片化される。この個片化処理は、ダイシングソーを用いダイシングライン５３を切断することにより行われる。このダイシング処理を実施することにより、スティフナー用基板３０の内部に半導体チップ２０が封止樹脂３７により固定され、かつ半導体チップ２０と接続したビルドアップ配線層４８を有する、いわゆるチップ内蔵型の配線基板６０Ａが製造される。
上記のように本実施形態によれば、半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設される。このため、半導体チップ２０をスティフナー用基板３０に固定するための封止樹脂３７は、半導体チップ２０の外壁とキャビティ３５の内壁との間の僅かなクリアランス内のみ配設される。
よって、封止樹脂３７の硬化時に収縮が発生しても、これが半導体チップ２０に与える影響は小さく、半導体チップ２０と第１配線層４５（ビルドアップ配線層４８）とを確実に電気的に接続することが可能となる。
また、ビルドアップ配線層４８は主にスティフナー用基板３０及び半導体チップ２０の上面（テープ剥離面）に形成されるため、従来のようにモールド樹脂５上にビルドアップ配線層７形成する構成（図２参照）に比べ、テープ剥離面の表面粗度は低い。このため、ビルドアップ配線層４８を形成する際、ビルドアップ配線層４８の形成される面の凹凸に起因した露光ずれや位置ずれの発生は抑制され、よって高精度にビルドアップ配線層４８を形成することが可能となる。
続いて、本発明の第２の実施形態について説明する。
図１０乃至図１８は、第２の実施形態である配線基板の製造方法を示している。尚、図１０乃至図１８において、図３乃至図９に示した構成と対応する構成については、同一符号を付して示し、その説明は省略するものとする。
第２の実施形態において配線基板を製造する場合も、先ず図１０（Ａ）に示すように、シリコンウェハよりなるスティフナー用基板３０を用意する。本実施形態においても、スティフナー用基板３０の材質はシリコンに限定されるものではなく、ビルドアップ配線層４８を支持（補強）でき、かつ搭載される半導体チップ２０との熱膨張差が小さいものであれば、他の材質を用いることが可能である。また、必ずしもウェハである必要はなく、ウェハ以外の形状のものを用いることも可能である。
次に、研磨処理が実施され、スティフナー用基板３０は所定の厚さＬ１とされる。本実施形態においても、スティフナー用基板３０の厚さＬ１は200〜725μｍの範囲で設定されている。続いて、研磨処理が終了したスティフナー用基板３０の片面（図における下面）に、図１０（Ｂ）に示すように、粘着材３２を介して第１のテープ基材３１を配設する（請求項に記載の第１の工程に相当する）。
次に、スティフナー用基板３０の上部にレジスト３３を形成すると共に、図１０（Ｃ）に示すように、このレジスト３３に開口パターン３４，４０をパターン形成する。この開口パターン３４の形成位置は、半導体チップ２０の配設位置に対応しており、またその大きさは半導体チップ２０の形状よりも若干大きく設定されている。また、開口パターン４０の直径は、後述する貫通電極６８の直径に対応するよう設定されている。この貫通電極６８の直径は、例えば約50〜100μｍである。
続いて、レジスト３３を加熱して固化した後、これをマスクとしてスティフナー用基板３０に対してドライエッチング処理を実施する。このドライエッチング処理を実施することにより、スティフナー用基板３０にはキャビティ３５及び貫通孔４１が形成される（請求項に記載の第２の工程に相当する）。図１０（Ｄ）は、スティフナー用基板３０にキャビティ３５及び貫通孔４１が形成された状態を示している。このキャビティ３５及び貫通孔４１はスティフナー用基板３０を貫通して形成されており、よってキャビティ３５及び貫通孔４１の底部には第１のテープ基材３１が露出した状態となっている。
上記のドライエッチング法に用いるエッチングガスとしては、例えば四フッ化炭素（ＣＦ４）を用いることができる。また、エッチング方法としては、プラズマエッチ或いは反応性イオンエッチ(RIE)を用いることができるが、本実施形態では小径の貫通孔４１を形成するため、RIEを用いることが望ましい。
スティフナー用基板３０に形成されるキャビティ３５は、その内部に半導体チップ２０を収納する機能を奏する。このため、キャビティ３５の大きさは、半導体チップ２０がキャビティ３５内に確実に収納できる大きさに設定されている。尚、本実施形態においても、前記した第１の工程と第２の工程は、順序を入れ替えてもよい。
このようにスティフナー用基板３０にキャビティ３５及び貫通孔４１が形成されると、図１０（Ｅ）に示すように、アッシング等によりレジスト３３が除去される。続いて、紫外光を照射することにより、粘着材３２を硬化させて粘着力を低下させる。そして、粘着力が低下した時点で、第１のテープ基材３１をスティフナー用基板３０から剥離する。
図１１は、スティフナー用基板３０から第１のテープ基材３１が除去された状態を示している。尚、図１１（Ａ）はスティフナー用基板３０の平面図であり、図１１（Ｂ）はスティフナー用基板３０のキャビティ３５及び貫通孔４１の形成位置での断面図である。
上記のように、スティフナー用基板３０に対するキャビティ３５及び貫通孔４１の形成が終了すると、続いて貫通孔４１内に貫通電極６８（図１４（Ｄ）参照）を形成する処理（請求項に記載の貫通電極形成工程に相当する）が実施される。以下、図１２乃至図１４を用いて貫通電極６８の形成処理について説明する。
貫通電極６８を形成するには、先ずキャビティ３５及び貫通孔４１が形成されたスティフナー用基板３０の表面に酸化膜５４を形成する。この酸化膜５４はシリコン酸化膜（SiO2）であり、スティフナー用基板３０を熱酸化炉に装着して加熱処理することにより形成することができる。
スティフナー用基板３０の表面に酸化膜５４が形成されると、続いて図１２（Ａ）に示すように、キャビティ３５及び貫通孔４１が形成されたスティフナー用基板３０の片面（本実施形態では、図中下面）に接着剤５６が塗布されたCu板５５を貼着する。接着剤５６は、例えば樹脂系の接着剤であり、Cu（金属）よりなるCu板５５とシリコンよりなるスティフナー用基板３０の双方に対して接着性が高い材質が選定されている。
このように、Cu板５５がスティフナー用基板３０に貼着されると、続いてキャビティ３５及び貫通孔４１に露出した接着剤５６に対してアッシング処理が実施される。これにより、図１２（Ｂ）に示すように、キャビティ３５及び貫通孔４１の形成位置においては、Cu板５５が露出した状態となる。尚、このアッシング処理も、例えば酸素プラズマを用いたプラズマアッシング装置を用いることができる。
次に、Cu板５５をシード電極として電解Cuめっき処理が実施される。これにより、キャビティ３５及び貫通孔４１の内部、及びスティフナー用基板３０の上部には電解Cuめっき層６５が形成される。図１２（Ｃ）は、電解Cuめっき層６５が形成された状態を示している。
次に、図１２（Ｄ）に示すように、形成された電解Cuめっき層６５の上面（Cu板５５が配設された側と反対側の面）に第２のテープ基材６６を貼着する。尚、図示していないが、第２のテープ基材６６には接着剤（ＵＶ硬化性樹脂よりなる）が予め塗布されている。
続いて、Cu板５５を除去する処理が実施される。本実施形態では、Cu板５５をウエットエッチング法により除去する方法が採られている。このウエットエッチングに用いるエッチング液としては、例えば塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等の使用が考えられる。
図１３（Ａ）は、ウエットエッチングによりCu板５５が除去された状態を示している。Cu板５５が除去されることにより、接着剤５６及び電解Cuめっき層６５の一部が外部に露出した状態となる。次に、アッシング処理を実施することにより、接着剤５６を除去する処理が行われる。
図１３（Ｂ）は、接着剤５６が除去された状態を示している。同図に示すように、接着剤５６が除去されることにより、スティフナー用基板３０の図中下面には凹凸が形成された状態となっている。このため、続いてスティフナー用基板３０の図中下面を平坦化するため、ＣＭＰ(Chemical Mechanical Polishing)が実施される。これにより、図１３（Ｃ）に示すように、スティフナー用基板３０の図中下面は平坦化される。これにより、スティフナー用基板３０の下面と、電解Cuめっき層６５の下面は、凹凸のない高精度に平滑化された面となる。
次に、第２のテープ基材６６に対して紫外光を照射し、図示しないＵＶ硬化性樹脂よりなる接着剤を硬化させて接着力を低下させる。続いて、第２のテープ基材６６をスティフナー用基板３０から剥離する。図１３（Ｄ）は、第２のテープ基材６６が剥離された状態を示している。
この第２のテープ基材６６が剥離された状態では、スティフナー用基板３０は電解Cuめっき層６５に覆われた状態となっている。このため、スティフナー用基板３０を露出させるため、第２のテープ基材６６が剥離されたCuが露出した面（以下、Cu露出面という）に対してＣＭＰを実施する。このＣＭＰは、スティフナー用基板３０が露出するまで実施される。
図１３（Ｅ）は、ＣＭＰによりスティフナー用基板３０が露出した状態を示している。このように、スティフナー用基板３０が露出することにより、キャビティ３５内の電解Cuめっき層６５と貫通孔４１内の電解Cuめっき層６５は電気的に独立した状態となる。即ち、第１絶縁層３８内には、貫通電極６８が形成された状態となる。以下、第１絶縁層３８内に形成されている電解Cuめっき層６５を貫通電極６８という。
を示している。
上記のように貫通電極６８が形成されると、スティフナー用基板３０、電解Cuめっき層６５、及び貫通電極６８の上面にレジスト６９を形成すると共に、貫通電極６８の上端部がこのレジスト６９により覆われるようにパターニングを行う。図１４（Ａ）は、貫通電極６８の上端部を覆うレジスト６９が形成された状態を示している。
続いて、スティフナー用基板３０のレジスト６９が配設された面と反対側の面（図中の下面）に第３のテープ基材７０を貼着する。この第３のテープ基材７０も表面に図示しないＵＶ硬化性の接着剤が塗布されており、この接着剤により第３のテープ基材７０はスティフナー用基板３０に貼着される。
また、第３のテープ基材７０の材質としては、後述するエッチング処理において使用されるエッチング液に対する耐性の高い材質が選定されている。図１４（Ｂ）は、第３のテープ基材７０がスティフナー用基板３０の下面に貼着された状態を示している。
続いて、電解Cuめっき層６５を除去する処理が実施される。本実施形態では、電解Cuめっき層６５をウエットエッチング法により除去する方法が採られている。このウエットエッチングに用いるエッチング液としては、例えば塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等の使用が考えられる。
図１４（Ｃ）は、電解Cuめっき層６５が除去された状態を示している。電解Cuめっき層６５が除去されることにより、スティフナー用基板３０には再びキャビティ３５が形成された状態となる。また、貫通電極６８はCuよりなるが、上端部がレジスト６９に覆われ、また下端部が第３のテープ基材７０に覆われているため、上記のようにウエットエッチングを実施しても侵食されるようなことない。
このようにしてキャビティ３５が再び形成されると、図１４（Ｄ）に示すように、レジスト６９がアッシングにより除去される。以上の処理を実施することにより、貫通孔４１内に貫通電極６８を形成する処理（貫通電極形成工程）が終了する。
この貫通電極形成工程が終了すると、続いて半導体チップ２０をスティフナー用基板３０に形成されたキャビティ３５に挿入し、図１５（Ａ）に示すように、第３のテープ基材７０に貼着する（請求項に記載の第３の工程に相当する）。
本実施形態においても、半導体チップ２０はフェイスダウンでキャビティ３５内に装着される。よって、半導体チップ２０の主面に形成されたパッド２２は、第３のテープ基材７０と対峙した状態となる。
本実施形態においても、キャビティ３５の大きさは半導体チップ２０よりも若干大きな形状に設定されている。よって、半導体チップ２０のキャビティ３５内への装着を容易に行うことができる。また、キャビティ３５の形成位置以上に半導体チップ２０の配設位置に位置ずれが発生することを抑制できる。
上記のように半導体チップ２０がキャビティ３５内に配設されると、第３のテープ基材７０に貼着された状態のスティフナー用基板３０及び半導体チップ２０は、モールド金型に装着される。そして、加熱加圧環境下で、封止樹脂３７をモールド成型する（請求項に記載の第４の工程に相当する）。
この封止樹脂３７はキャビティ３５内に配設されると共に、半導体チップ２０及びスティフナー用基板３０の上面を覆うように形成される。図１５（Ｂ）は、封止樹脂３７が形成された状態を示している。封止樹脂３７を形成することにより、半導体チップ２０及びスティフナー用基板３０は、封止樹脂３７の内部に封止された状態となる。また、この封止樹脂３７により、半導体チップ２０とスティフナー用基板３０は封止樹脂３７介して固定された状態となる。即ち、封止樹脂３７は、半導体チップ２０とスティフナー用基板３０とを固定する接着剤としても機能する。
ところで、封止樹脂３７を形成する際、封止樹脂３７には熱収縮が発生することは前述した通りである。しかしながら本実施形態においも、第１実施形態と同様に、半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設され、かつ封止樹脂３７の配設位置は半導体チップ２０の外壁とキャビティ３５の内壁との間の僅かなクリアランス内である。このため、封止樹脂３７の熱収縮による影響は小さく、半導体チップ２０の配設位置が大きくずれるようなことはない。
また、半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設されるため、半導体チップ２０はスティフナー用基板３０により保護される。また、半導体チップ２０とスティフナー用基板３０は共に同一材質のシリコンにより形成されているため、熱膨張差は発生せず半導体チップ２０とスティフナー用基板３０との間に応力が発生するようなこともない。
また本実施形態においても、封止樹脂３７の材質として弾性率が100MPa以上、3000MPa以下のものを用いているため、配線基板内に応力が発生しても、この応力を封止樹脂３７で緩衝させることができる。
更に、封止樹脂３７の形成方法として、トランスファーモールド法を用いているため、半導体チップ２０の外壁とキャビティ３５の内壁との間の僅かなクリアランスに対しても封止樹脂３７を確実に充填することができる。よって、後述するテープ剥離面に凹凸が発生することを抑制でき、その上部に形成されるビルドアップ配線層４８の精度を向上させることができる。
上記のように封止樹脂３７が形成されると、この封止樹脂３７の貫通電極６８と対向する位置に開口部７１が形成される。この開口部７１は、レーザ加工により形成しても、またレジストを配設した後にパターニングし、これをマスクとしてアッシングを行うことにより形成してもよい。図１５（ｃ）は、封止樹脂３７に開口部７１が形成された状態を示している。
続いて、開口部７１が形成された封止樹脂３７上に、Cuよりなる背面配線層７２を形成する。この背面配線層７２の形成は、セミアディティブ法を用いて形成される。具体的には、開口部７１内も含めて封止樹脂３７上に触媒処理を行い、続いて無電解Cuメッキを行うことによりシード層を形成する。
次に、封止樹脂３７上に背面配線層７２の形状に対応した開口パターンを有するレジストを形成する。そして、前記シード層を給電層として電解Cuメッキを実施し、開口パターン内に背面配線層７２を形成する。電解Cuメッキは開口部７１内にも行われるため、背面配線層７２は貫通電極６８と電気的に接続された状態となる。図１５（Ｄ）は、背面配線層７２が形成された状態を示す図である。
背面配線層７２が形成されると、背面配線層７２が形成された封止樹脂３７の表面上にパッシベーション膜７３を形成する。図１６（Ａ）は、パッシベーション膜７３が形成された状態を示している。このパッシベーション膜７３は、背面配線層７２と対向する位置に開口部７４が形成されている。よって背面配線層７２の一部は、パッシベーション膜７３に形成された開口部７４から露出した構成となっている。
尚、パッシベーション膜７３の形成方法としては、ＣＶＤ法を用いてシリコン酸化膜又はシリコン窒化膜を形成した後開口部７４を形成する方法が考えられる。また、パッシベーション膜７３に代えて、樹脂製のソルダーレジストを用いることも可能である。
上記のようにパッシベーション膜７３が形成されると、加熱処理を行うことにより第３のテープ基材７０に塗布された粘着材を硬化させて粘着力を低下させる。そして、粘着力が低下した時点で、第３のテープ基材７０を半導体チップ２０及びスティフナー用基板３０から剥離する。図１６（Ｂ）は、第３のテープ基材７０を剥離した状態を示している。
この剥離の際、本実施形態においても、トランスファーモールド法を用いて封止樹脂３７を形成しているため、封止樹脂３７は半導体チップ２０の外壁とキャビティ３５の内壁との間の僅かなクリアランス内に確実に充填されている。このため、第３のテープ基材７０を剥離した際、テープ剥離面を凹凸の存在しない平滑面とすることができる。
続いて、図１６（Ｃ）に示すようにスティフナー用基板３０の上下を反転させることにより半導体チップ２０のパッド２２を上部に位置させ、このパッド２２上に第１配線層４５を形成する。この第１配線層４５の形成は、セミアディティブ法を用いて実施する。
具体的には、テープ剥離面上（半導体チップ２０，スティフナー用基板３０，及び封止樹脂３７の図中上面）に触媒処理を行い、続いて無電解Cuメッキを行うことによりシード層を形成する。
次に、テープ剥離面上に第１配線層４５の形状に対応した開口パターンを有するレジストを形成する。そして、前記シード層を給電層として電解Cuメッキを実施し、開口パターン内に第１配線層４５を形成する。この際、半導体チップ２０のパッド２２と第１配線層４５は、バンプ等を介することなく直接的に接合される。
このようにして第１配線層４５が形成されると、レジストの剥離及び不要なシード層の除去が行われ、これにより図１６（Ｃ）に示す第１配線層４５が形成される。尚、上記の触媒、シード層、レジストの図示は省略している。
第１配線層４５が形成されると、ビルドアップ法を用いて第１絶縁層３８の上部に絶縁層と配線層を交互に積層すると共に層間接合用のビアを形成し、第１配線層４５を含むビルドアップ配線層４８を形成する（請求項に記載の第５の工程に相当する）。図１６（Ｄ）は、ビルドアップ配線層４８が形成された状態を示している。本実施形態のビルドアップ配線層４８は、第１実施形態と同様に、第１絶縁層３８、第２絶縁層３９、第１配線層４５、及び第２配線層４６により構成されている。
上記のビルドアップ配線層４８の形成工程において、各絶縁層３８，３９及び各配線層４５，４６を形成する際、スティフナー用基板３０等は支持材として機能する。このため、各絶縁層３８，３９及び各配線層４５，４６を精度よく形成することができ、ビルドアップ配線層４８を高精度に形成することができる。
また、封止樹脂３７の形成にトランスファーモールド法を用いているため、テープ剥離面は凹凸の存在しない平滑面となっている。よって、第１実施例と同様に、高精度にビルドアップ配線層４８を形成することができる。
尚、本実施形態では２層の絶縁層３８，３９と２層の配線層４５，４６とにより構成されるビルドアップ配線層４８を例として示したが、ビルドアップ配線層４８の層数はこれに限定されるものではなく、任意に設定することができるものである。また、図示しないが、ビルドアップ配線層４８が形成された後、ビルドアップ配線層４８の上部にソルダーレジストを形成することとしてもよい。
続いて、ビルドアップ配線層４８の最上層に形成された開口部４４にボール５０が配設されると共に、下面に形成されたパッシベーション膜７３から背面配線層７２に対してボール５１が配設される。
このボール５０，５１は外部接続端子として機能するものであり、例えばはんだボールを用いることができる。図１７（Ａ），（Ｂ）は、ボール５０，５１が配設された状態を示している。尚、図１７（Ａ）はスティフナー用基板３０の平面図であり、図１７（Ｂ）はスティフナー用基板３０の半導体チップ２０の配設位置での断面図である。
ボール５０，５１が形成されると、続いて図１８（Ａ），（Ｂ）に示すように、スティフナー用基板３０は個々の配線基板６０Ｂの単位で個片化される。この個片化処理は、ダイシングソーを用いダイシングライン５３を切断することにより行われる。このダイシング処理を実施することにより、いわゆるチップ内蔵型の配線基板６０Ｂが製造される。
上記のように本実施形態においても半導体チップ２０はスティフナー用基板３０に形成されたキャビティ３５内に配設される。よって、封止樹脂３７の硬化時に収縮が発生しても、これが半導体チップ２０に与える影響は小さく、半導体チップ２０と第１配線層４５（ビルドアップ配線層４８）とを確実に電気的に接続することが可能となる。また、ビルドアップ配線層４８は表面粗度が低いテープ剥離面上に形成されるため、高精度にビルドアップ配線層４８を形成することが可能となる。
更に本実施形態により製造される配線基板６０Ｂは、スティフナー用基板３０に貫通電極６８が形成される。このため、図１９に示すように、複数の配線基板６０Ｂを容易に積層することができ、より高密度な電子装置８０を容易に実現することができる。
尚、上記した第２の本実施形態では、キャビティ３５と貫通孔４１を同時に形成する方法を例に挙げて説明したが、貫通孔４１のみが予め形成されたスティフナー用基板３０を用意しておき、この貫通孔４１に貫通電極６８を形成した後に、改めてスティフナー用基板３０をエッチングしキャビティ３５を形成する方法としてもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
図１は、従来の配線基板の製造方法の一例を説明するための図である（その１）。 図２は、従来の配線基板の製造方法の一例を説明するための図である（その２）。 図３は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その１）。 図４は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その２）。 図５は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その３）。 図６は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その４）。 図７は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その５）。 図８は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その６）。 図９は、本発明の第１の実施形態である配線基板の製造方法を説明するための図である（その７）。 図１０は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その１）。 図１１は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その２）。 図１２は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その３）。 図１３は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その４）。 図１４は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その５）。 図１５は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その６）。 図１６は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その７）。 図１７は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その８）。 図１８は、本発明の第２の実施形態である配線基板の製造方法を説明するための図である（その９）。 図１９は、第２の実施形態である配線基板の製造方法で製造された配線基板を積層した電子装置を示す図である。
符号の説明
２０ 半導体チップ
２２ パッド
３０ スティフナー用基板
３１ 第１のテープ基材
３２ 粘着材
３３，４０，６９ レジスト
３５ キャビティ
３７，６３ 封止樹脂
３８ 第１絶縁層
３９ 第２絶縁層
４３ ソルダーレジスト
４８ ビルドアップ配線層
５０，５１ ボール
６０Ａ，６０Ｂ 配線基板
５３ ダイシングライン
５４ 酸化膜
５５ Cu板
６５ 電解Cuめっき層
６６ 第２のテープ基材
６８ 貫通電極
７０ 第３のテープ基材
７２ 背面配線層
８０ 電子装置

Claims (9)

  1. 補強基板の一面側にテープ部材を配設する第１の工程と、
    前記補強基板にチップ部品を収納する貫通開口を形成し、該貫通開口から前記テープ部材を露出させる第２の工程と、
    前記チップ部品を前記貫通開口内に挿入し、前記テープ部材上に配設する第３の工程と、
    前記チップ部品を樹脂により封止すると共に、前記補強基板の他面側を前記樹脂で覆う第４の工程と、
    前記テープ部材を除去すると共に、該テープ部材が除去された面に、絶縁層と配線層が積層されたビルドアップ層を形成する第５の工程と、
    をその順に有する配線基板の製造方法。
  2. 前記補強基板は、前記チップ部品と熱膨張率が等しい材料よりなる請求項１記載の配線基板の製造方法。
  3. 前記補強基板及び前記チップ部品は、シリコンよりなる請求項１又は２記載の配線基板の製造方法。
  4. 第４の工程では、トランスファーモールド法を用いて前記樹脂を形成する請求項１乃至３のいずれか一項に記載の配線基板の製造方法。
  5. 前記樹脂の弾性率が100MPa以上、3000MPa以下である請求項１乃至４のいずれか一項に記載の配線基板の製造方法。
  6. 前記第５の工程が終了した後、前記補強基板をダイシングする第６の工程を実施する請求項１乃至５のいずれか一項に記載の配線基板の製造方法。
  7. 前記第２の工程において、前記補強基板に貫通開口と共に貫通孔を形成し、
    かつ、前記第２の工程の終了後、前記第３の工程の実施前に、前記貫通孔内に貫通電極を形成する貫通電極形成工程を有する請求項１乃至６のいずれか一項に記載の配線基板の製造方法。
  8. 前記貫通電極形成工程は、
    前記貫通開口及び前記貫通孔が形成された補強基板に銅板を配設する工程と、
    該銅板を用いて給電することにより、前記貫通開口及び前記貫通孔内に電解メッキにより銅層を形成する工程と、
    前記銅板を除去する工程と、
    前記貫通開口内に形成された銅層を除去する工程とを有する請求項７記載の配線基板の製造方法。
  9. 前記第１の工程において、前記テープ部材を補強基板の片面に貼り付ける工程の実施前に、前記補強基板に貫通孔を形成すると共に、前記貫通孔内に貫通電極を形成する貫通電極形成工程を有する請求項１乃至６のいずれか一項に記載の配線基板の形成方法。
JP2008078396A 2008-03-25 2008-03-25 配線基板の製造方法 Active JP5280079B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008078396A JP5280079B2 (ja) 2008-03-25 2008-03-25 配線基板の製造方法
US12/409,873 US8137497B2 (en) 2008-03-25 2009-03-24 Method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078396A JP5280079B2 (ja) 2008-03-25 2008-03-25 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2009231752A JP2009231752A (ja) 2009-10-08
JP2009231752A5 JP2009231752A5 (ja) 2011-02-24
JP5280079B2 true JP5280079B2 (ja) 2013-09-04

Family

ID=41115331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078396A Active JP5280079B2 (ja) 2008-03-25 2008-03-25 配線基板の製造方法

Country Status (2)

Country Link
US (1) US8137497B2 (ja)
JP (1) JP5280079B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
KR101047485B1 (ko) * 2009-10-29 2011-07-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판
US20130256884A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
US9111847B2 (en) * 2012-06-15 2015-08-18 Infineon Technologies Ag Method for manufacturing a chip package, a method for manufacturing a wafer level package, a chip package and a wafer level package
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
JP6465340B2 (ja) * 2014-11-05 2019-02-06 日立化成株式会社 ケイ素を含む基板を用いた半導体装置の製造方法
US10276424B2 (en) * 2017-06-30 2019-04-30 Applied Materials, Inc. Method and apparatus for wafer level packaging
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN112470554B (zh) * 2018-10-22 2024-03-22 东洋纺株式会社 器件连接体的制造方法及器件连接体
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
CN118266272A (zh) * 2021-12-27 2024-06-28 大和工业株式会社 配线基板或配线基板材料的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575255A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 混成基板とこれを搭載する回路モジユールおよびその製造方法
JP2844558B2 (ja) * 1995-06-29 1999-01-06 信越ポリマー株式会社 チップ状半導体素子装着用の配線回路基板およびその製造方法
JP3779816B2 (ja) * 1998-04-27 2006-05-31 日本特殊陶業株式会社 多層配線基板の製造方法
JP4931283B2 (ja) 2000-09-25 2012-05-16 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4270769B2 (ja) * 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP2005064446A (ja) * 2003-07-25 2005-03-10 Dainippon Printing Co Ltd 積層用モジュールの製造方法
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
JP2009228078A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 電解メッキ液、電解メッキ方法、および半導体装置の製造方法
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US20090242107A1 (en) 2009-10-01
US8137497B2 (en) 2012-03-20
JP2009231752A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5280079B2 (ja) 配線基板の製造方法
JP4828559B2 (ja) 配線基板の製造方法及び電子装置の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
TWI394503B (zh) 佈線板及其製造方法
US7420128B2 (en) Electronic component embedded substrate and method for manufacturing the same
US8609998B2 (en) Wiring board and method of manufacturing the same
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
JP5101451B2 (ja) 配線基板及びその製造方法
JP2009252859A (ja) 半導体装置及びその製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
JP2004256908A (ja) メッキ引込線なしにメッキされるパッケージ基板およびその製造方法
JP2006059992A (ja) 電子部品内蔵基板の製造方法
US9997474B2 (en) Wiring board and semiconductor device
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US20090084585A1 (en) Wiring substrate and method of manufacturing the same
JP2009272512A (ja) 半導体装置の製造方法
JP2008283127A (ja) 半導体装置とその製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2010080528A (ja) 半導体パッケージの製造方法
JP2005150185A (ja) 電子装置
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2005026631A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5280079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150