[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5025399B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5025399B2
JP5025399B2 JP2007250807A JP2007250807A JP5025399B2 JP 5025399 B2 JP5025399 B2 JP 5025399B2 JP 2007250807 A JP2007250807 A JP 2007250807A JP 2007250807 A JP2007250807 A JP 2007250807A JP 5025399 B2 JP5025399 B2 JP 5025399B2
Authority
JP
Japan
Prior art keywords
wiring
reinforcing member
wiring board
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007250807A
Other languages
English (en)
Other versions
JP2009081358A (ja
JP2009081358A5 (ja
Inventor
俊一郎 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007250807A priority Critical patent/JP5025399B2/ja
Priority to KR1020080090916A priority patent/KR20090033004A/ko
Priority to US12/236,118 priority patent/US20090084585A1/en
Priority to TW097137221A priority patent/TW200921874A/zh
Priority to CN2011102042880A priority patent/CN102280435A/zh
Priority to CN2008101488407A priority patent/CN101399248B/zh
Publication of JP2009081358A publication Critical patent/JP2009081358A/ja
Publication of JP2009081358A5 publication Critical patent/JP2009081358A5/ja
Application granted granted Critical
Publication of JP5025399B2 publication Critical patent/JP5025399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は配線基板及びその製造方法に係り、支持体上に配線層と絶縁層を積層した後に支持体を除去することにより形成される配線部材に補強部材を設けてなる配線基板及びその製造方法に関する。
例えば、電子部品が実装される配線基板を製造する方法として、支持体の上に剥離できる状態で所要の配線層を形成した後に、配線層を支持体から分離して配線基板を得る方法がある。この種の配線基板の製造方法では、ビルドアップ配線層の形成時には支持体が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。また、ビルドアップ配線層が形成された後は支持体は除去されるため、製造される配線基板の薄型化及び電気的特性の向上を図ることができる。
図１（Ａ）は、この製造方法により製造された配線基板の一例を示している。同図に示す配線基板１００は、配線層１０２と絶縁層１０３とを積層することにより配線部材１０１を形成し、その上部に上部電極パッド１０７を形成すると共に、下部に下部電極パッド１０８を形成した構成としている。また、上部電極パッド１０７にははんだバンプ１１０が形成され、また下部電極パッド１０８は配線部材１０１の下面に形成されたソルダーレジスト１０９から露出するよう構成されている。
しかしながら、支持体が完全に除去された配線基板１００は、基板自体の機械的な強度が小さい。よって、図１（Ｂ）に示すように外力が印加された場合には、容易に配線基板１００が変形してしまうという問題点があった。
このため特許文献１に開示されるように、配線部材１０１上に上部電極パッド１０７の形成領域を囲繞するように補強部材１０６を接着等により配設し、これにより配線基板１００の機械的強度を高めることが提案されている（補強部材１０６を図１（Ａ）に一点鎖線で示す）。
特開２０００−３２３６１３号公報
上記のように配線部材１０１の表面上に補強部材１０６を積み重ねるように固定する構成では、配線基板１００の全体としての厚さが大きくなり、薄型化の要求に対応することができない。また、配線基板１００の薄型化を図るために補強部材１０６を薄くすると、十分な機械的強度（剛性）を得ることができず、外力印加時に配線基板１００が容易に変形してしまう。
本発明は上記の点に鑑みてなされたものであり、薄型化を図りつつ機械的強度の向上を図りうる配線基板及びその製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
複数の配線層と絶縁層が積層された配線部材と、
前記配線部材に設けられた接続パッドの形成位置と対応する位置に貫通孔が形成されると共に、一側面が前記配線部材の一面側に露出するよう前記絶縁層に配設される補強部材とを有し、
前記補強部材が前記絶縁層内に配設された際、前記接続パッドが前記貫通孔から露出し、かつ前記補強部材の前記絶縁層から露出した面と前記接続パッドとが面一となるよう構成したことを特徴とする配線基板により解決することができる。
また上記の課題は、本発明の他の観点からは、
支持基板に接続パッドを形成する工程と、
前記接続パッドの形成位置に対応した貫通孔が形成された補強部材を、前記接続パッドが前記貫通孔から露出するよう前記支持基板上に配設する工程と、
前記補強部材に絶縁樹脂を配設し、該絶縁樹脂を硬化させて前記補強部材上に絶縁層を形成する工程と、
前記補強部材が配設された前記支持体上に、配線層と絶縁層を積層して配線部材を形成する工程と、
前記配線部材から前記支持体を除去する工程とを有することを特徴とする配線基板の製造方法により解決することができる。


本発明によれば、配線層と絶縁層が積層された配線部材を、開口部を有した枠状形状とされた補強部材の開口部内に配置し、開口部の内壁と配線部材の外周側壁とを接着部材を用いて接着したことにより、配線部材はその一部或いは全部が補強部材内に位置することとなり、よって配線部材上に補強部材を積み重ねる従来構成に比べて配線基板の薄型化を図ることができる。また、配線部材の側面側を樹脂で覆うことにより、配線部材の側面から水分が浸入するのを防止することが可能となり、その結果、配線基板の信頼性を向上させることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２は、本発明の第１実施形態に係る配線基板１Ａを模式的に示す図である。図２（Ａ）は配線基板１Ａの断面図であり、図２（Ｂ）は配線基板１Ａの平面図である。
本実施形態に係る配線基板１Ａは、大略すると配線部材３０と補強部材５０とにより構成されている。配線部材３０は、後に配線基板１Ａの製造工程において詳述するように、絶縁層２０，２０ａ，２０ｂ及び配線層１８，１８ａ，１８ｂ，１８ｃが積層された構成とされている（図５（Ｃ）参照）。
この配線部材３０の表面３０ａには、第１の接続端子Ｃ１となる第１の配線層１８（説明において、接続パッド１８ということもある）に接続されたはんだバンプ２９が配設されている。また、配線部材３０の裏面にはソルダーレジスト２２が形成されており、このソルダーレジスト２２には開口部２２Ｘが設けられている。この開口部２２Ｘからは、第２の接続端子Ｃ２となる第４配線層１８ｃが露出した構成とされている。
補強部材５０は、配線部材３０の補強材（スティフナー）として機能するものである。この補強部材５０の材料としては、例えば金属（銅或いはアルミニウム等）、ガラス、セラミック、硬質樹脂、及び銅張り積層板（ＦＲグレードがＦＲ−４のもの）等を適用することができる。
また、補強部材５０は、その中央部に開口部５０Ｘが形成された枠状形状を有している。この開口部５０Ｘの形状は配線部材３０の外形に対応して形成されており、具体的には配線部材３０の外形よりも若干大きな形状とされている。
配線部材３０と補強部材５０との接合は、熱硬化型接着剤を用いて接合する。前記のように、開口部５０Ｘの内壁と配線部材３０の外周側壁との間には若干の間隙があり、接着部材３６はこの間隙内に配設される（図では理解を容易とするため、接着部材３６の配設領域を誇張して示している）。尚、接着部材３６の種類としては熱硬化型に限定されるものではなく、紫外線硬化型等の他の接着剤を用いることも可能である。
ここで、配線部材３０の厚さＷ１と補強部材５０の厚さＷ２に注目する。本実施形態に係る配線基板１Ａは、配線部材３０が補強部材５０の開口部５０Ｘ内に配置された構成である。また、配線部材３０の厚さＷ１は補強部材５０の厚さＷ２より小さい（Ｗ２>Ｗ１）。よって、配線基板１Ａ全体の厚さは、補強部材５０の厚さであるＷ１となる。
これに対して従来の配線基板１００は、図１を用いて説明したように、配線部材１０１に補強部材１０６を積層した構成であったため、仮に本実施形態に対応させて配線部材１０１の厚さがＷ１で補強部材１０６の厚さがＷ２であるとすると、配線基板１００の厚さは（Ｗ１＋Ｗ２）となる。
よって、本実施形態に係る配線基板１Ａによれば、従来構成に比べて配線部材３０と補強部材５０が厚さ方向に重なり合う寸法分だけ薄型化を図ることができる。本実施形態の場合、配線部材３０が補強部材５０に完全に入り込んだ構成であるため、配線部材３０と補強部材５０とを積み重ねた構成に比べ、配線部材３０の厚さＷ１だけ薄型化を図ることができる。
次に、上記した配線基板１Ａの製造方法について説明する。図３〜図６は、本発明の第１実施形態の配線基板１Ａの製造方法を説明するための図である。
配線基板１Ａを製造するには、先ず図３（Ａ）に示すように、支持体１０を用意する。本実施例では支持体１０として銅箔を用いている。この銅箔の厚さは、例えば３５〜１００μｍである。この支持体１０には、図３（Ｂ）に示すように、レジスト膜１６が形成される。このレジスト膜１６としては、例えばドライフィルムを利用することができる。
次に、このレジスト膜１６に対してパターニング処理を行い、図３（Ｃ）に示すように、所要部（後述する接続パッド１８の形成位置に対応する位置）に開口部１６Ｘを形成する。尚、ドライフィルム状のレジスト膜１６に対して予め開口部１６Ｘを形成しておき、この開口部１６Ｘが形成されたレジスト膜１６を支持体１０に配設することとしてもよい。
次に、支持体１０をめっき給電層に利用する電解めっきにより、図４（Ａ）に示すように支持体１０上に第１配線層となる接続パッド１８を形成する。この接続パッド１８は、レジスト膜１６に形成された開口部１６Ｘ内に形成されており、パッド表面めっき層２５とパッド本体２６とにより構成されている。
パッド表面めっき層２５は、Ａｕ膜，Ｐｄ膜，Ｎｉ膜を積層した構造を有している。よって、接続パッド１８を形成するには、先ずＡｕ膜，Ｐｄ膜，Ｎｉ膜を順にめっきすることによりパッド表面めっき層２５を形成し、続いてこのパッド表面めっき層２５上にＣｕからなるパッド本体２６をめっきにより形成する。
このように接続パッド１８が形成されると、その後に図４（Ｂ）に示すように、レジスト膜１６が除去される。尚、接続パッド１８は、後に説明するように第１の接続端子Ｃ１として機能する。
続いて、図４（Ｃ）に示すように、支持体１０に接続パッド１８を被覆する第１絶縁層２０を形成する。第１絶縁層２０の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第１絶縁層２０の形成方法の一例としては、支持体１０に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２０を得ることができる。
次いで、図４（Ｄ）に示すように、支持体１０に形成された第１絶縁層２０に、接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｘを形成する。尚、第１絶縁層２０は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。
続いて、図４（Ｅ）に示すように、支持体１０上に形成された接続パッド１８（第１配線層を構成する）に第１ビアホール２０Ｘを介して接続される第２配線層１８ａを形成する。この第２配線層１８ａは銅（Ｃｕ）からなり、第１絶縁層２０上に形成される。この第２配線層１８ａは、例えばセミアディティブ法により形成される。
詳しく説明すると、先ず、無電解めっき又はスパッタ法により、第１ビアホール２０Ｘ内及び第１絶縁層２０の上にＣｕシード層（不図示）を形成した後に、第２配線層１８ａに対応する開口部を備えたレジスト膜（不図示）を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にＣｕ層パターン（不図示）を形成する。
続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第２配線層１８ａを得る。尚、第２配線層１８ａの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図５（Ａ）に示すように、上記と同様な工程を繰り返すことにより、支持体１０に第２配線層１８ａを被覆する第２絶縁層２０ａを形成した後に、第２配線層１８ａ上の第２絶縁層２０ａの部分に第２ビアホール２０Ｙを形成する。さらに、第２ビアホール２０Ｙを介して第２配線層１８ａに接続される第３配線層１８ｂを支持体１０の第２絶縁層２０ａ上に形成する。
更に、支持体１０に第３配線層１８ｂを被覆する第３絶縁層２０ｂを形成した後に、第３配線層１８ｂ上の第３絶縁層２０ｂの部分に第３ビアホール２０Ｚを形成する。更に、第３ビアホール２０Ｚを介して第３配線層１８ｂに接続される第４配線層１８ｃを、支持体１０の第３絶縁層２０ｂ上に形成する。
続いて、支持体１０の第４配線層１８ｃ上には、開口部２２Ｘが設けられたソルダーレジスト膜２２が形成される。これにより、ソルダーレジスト膜２２の開口部２２Ｘ内に露出する第４配線層１８ｃが第２の接続端子Ｃ２となる。尚、必要に応じてソルダーレジスト膜２２の開口部２２Ｘ内の第４配線層１８ｃにＮｉ／Ａｕめっき層などのコンタクト層４３（図１０参照）を形成してもよい。
このようにして、支持体１０上の接続パッド１８（第１の接続端子Ｃ１）の上に所要のビルドアップ配線層が形成される。上記した例では、４層のビルドアップ配線層（第１〜第４配線層１８〜１８ｃ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次に、図５（Ｂ）に示すように、支持体として機能してきた支持体１０を除去する。この支持体１０の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより行うことができる。この際、接続パッド１８は最表面にパッド表面めっき層２５が形成されているため、第１配線層１８及び第１絶縁層２０に対し、支持体１０を選択的にエッチングして除去することができる。これにより、第１の接続端子Ｃ１として機能する接続パッド１８は第１絶縁層２０から露出され、各配線層１８，１８ａ，１８ｂ，１８ｃ及び各絶縁層２０，２０ａ，２０ｂが積層された構造の配線部材３０が形成される。
尚、図５（Ｃ）に示すように、接続パッド１８にはんだバンプ２９（接合金属）を形成した構成としてもよい。このはんだバンプ２９は、第１絶縁層２０から露出した接続パッド１８にはんだを印刷し、このはんだ印刷がされた配線部材３０をリフロー炉に装着してリフロー処理することにより得られる。
上記のように配線部材３０が形成されると、続いて配線部材３０と補強部材５０とを接合する処理が行われる。ところで、支持体１０が除去された配線部材３０は、配線部材３０の内部で発生する応力や自重により、図６（Ａ）に模式的に示すように反ってしまうことがある。以下の説明では、配線部材３０に反りが発生しているものとして説明するものとする。尚、図６〜図８においては、図示の便宜上、各配線層及び絶縁層の図示は省略して配線部材３０を簡易的に図示するものとする。
配線部材３０と補強部材５０を接合するには、先ず配線部材３０或いは補強部材５０の少なくとも一方に接着部材３６を配設すると共に、配線部材３０を補強部材５０の開口部５０Ｘ内に配置する。本実施形態では、図６（Ｂ）に示すように、接着部材３６を補強部材５０に形成された開口部５０Ｘの内壁に配設した例を示している。この際、接着部材３６は硬化前の状態であり、よって配線部材３０は補強部材５０に接着部材３６により仮固定された状態となる。
尚、補強部材５０は、上記した配線部材３０の製造工程とは別工程として実施される補強部材製造工程を経ることにより形成される。この補強部材５０の形成は、例えば金属板（銅板等）を適用する場合には、銅板をプレス打ち抜き加工することにより得ることができる。
上記のように仮固定された配線部材３０及び補強部材５０は、図６（Ｃ）に示すように金型１９に装着される。金型１９は、上型１９ａ、下型１９ｂ、及び図示しない加熱装置により構成されている。上型１９ａには配線部材３０と補強部材５０との間に形成される段差部と対応した凸部１９ｃが形成されており、また凸部１９ｃの先端部にははんだバンプ２９の配設位置に対応したキャビティ部１９ｄが形成されている。これに対して本実施形態では、下型１９ｂは平板形状とされている。
金型１９は、仮固定された配線部材３０及び補強部材５０が下型１９ｂに載置された後、上型１９ａを下動させる。これにより、配線部材３０に反りが発生していたとしても、上型１９ａの凸部１９ｃに押圧されることにより、配線部材３０の反りは是正されて平らになる。この際、凸部１９ｃの先端にはキャビティ部１９ｄが形成されているため、はんだバンプ２９が変形してしまうようなことはない。
図６（Ｃ）は、配線部材３０及び補強部材５０が金型１９に装着され、かつ上型１９ａにより配線部材３０の反りが是正された状態を示している。このように配線部材３０及び補強部材５０が金型１９に装着されると、続いて加熱装置により接着部材３６に対して加熱処理が行われ接着部材３６は熱硬化する。これにより配線部材３０と補強部材５０は本固定され、配線基板１Ａが製造される。
図６（Ｄ）は、金型１９から取り出された配線基板１Ａを示している。本実施形態による製造方法では、接着部材３６の熱硬化処理時に金型１９を用いて配線部材３０の反りが是正されるため、精度の高い配線基板１Ａを実現することができる。
尚、支持体１０が多数個取りの基板であった場合には、図５（Ｂ）又は図５（Ｃ）に示す高手が終了した後に、配線部材３０を個々の配線基板１Ａに対応する領域で切断（ダイシング等）し、これにより配線基板１Ａを個片化する工程が追加される。
また、第１実施形態は支持体１０上に形成される第１絶縁層２０側を半導体チップ１１が搭載されるチップ搭載面としているが、この第１絶縁層２０側を外部装置と接続する外部装置搭載面とし、第３絶縁層２０ｂ側をチップ搭載面とする構成としてもよい。
更に、補強部材５０の開口部５０Ｘの内面側を粗面化する処理を予め実施しておき、この粗面化された内面側に接着部材３６を配設することにより、接着部材３６を熱硬化処理した際に接着部材３６と補強部材５０との接合をより確実に行うことができ、信頼性の向上を図ることができる。
図７（Ａ）〜（Ｅ）は、上記した第１実施形態に係る配線基板１Ａの変形例である各種配線基板１Ｂ〜１Ｆを示している。尚、図７において、図２〜図６に示した構成と対応する構成については同一符号を付して、その説明は省略するものとする。
図７（Ａ）に示す第１変形例に係る配線基板１Ｂは、配線部材３０の表面３０ａと補強部材５０の表面５０ａとを面一（同一平面）となるよう構成したものである。この構成とされた配線基板１Ｂは表面に凹凸がなくなるため、配線基板１Ｂの表面に対して実施する処理（例えば、はんだバンプ２９に半導体チップ等を実装する際の実装処理等）を容易に行うことができる。尚、配線部材３０の表面３０ａと補強部材５０の表面５０ａとは、少なくともその一面側同士が面一となるよう構成すれずよい。
図７（Ｂ）に示す第２変形例に係る配線基板１Ｃは、配線部材３０と補強部材５０との間に配線部材３０が窪むような段差を形成すると共に、開口部５０Ｘ内に配置された配線部材３０を放熱部材６０で覆うように構成したものである。特に本実施形態では、配線部材３０に半導体チップ１１を搭載した際、この半導体チップ１１の背面と放熱部材６０が熱的に接続するように構成されている。
放熱部材６０は熱伝導性の良好な銅或いはアルミニウムで形成することが望ましく、またこの場合に補強部材５０も放熱部材６０と同一材質とすることが望ましい。これにより、補強部材５０と放熱部材６０の機械的な接合性を高めることができると共に、熱的な接続も良好とすることができる。
このように、本変形例に係る配線基板１Ｃは、放熱部材６０により半導体チップ１１で発生する熱を放熱できるため、配線基板１Ｃの熱的特性の向上を図ることができる。また、開口部５０Ｘが放熱部材６０に閉塞されることにより、補強部材５０自体が放熱部材６０により補強される。このため、配線基板１Ｃは、前記した配線基板１Ａ，１Ｂ等に比べて更に機械的な強度を高めることができる。
図７（Ｃ）に示す第３変形例に係る配線基板１Ｄは、補強部材５１に鍔部５１Ｙを形成したことを特徴とするものである。この鍔部５１Ｙは、開口部５１Ｘの内側に向け延出すよう補強部材５０と一体的に形成されている。また本実施形態では、鍔部５１Ｙは補強部材５１の内部に配設された配線部材３０の表面３０ａと対向するよう形成されている。
このように補強部材５１に鍔部５１Ｙを形成することにより、配線部材３０と補強部材５１との対向面積を増大することができ、よって配線部材３０と補強部材５１との間における接着部材３６の配設面積を増大させることができる。これにより、接着部材３６による配線部材３０と補強部材５１との接着力が増大し、配線基板１Ｄの信頼性を高めることができる。
また、補強部材５１に鍔部５１Ｙを一体的に形成することにより、鍔部５１Ｙが一種のリブとして機能し、補強部材５１の剛性（形状剛性）を高めることができる。よって、補強部材５１の配線部材３０に対する補強能力を高めることができ、これによっても配線基板１Ｄの信頼性を高めることができる。
図７（Ｄ）に示す第４変形例に係る配線基板１Ｅは、図７（Ｃ）に示した第３変形例に係る配線基板１Ｄと略同じ構成であるが、配線基板１Ｄでは補強部材５１に形成される鍔部５１Ｙを配線部材３０の表面３０ａと対向するよう構成していたのに対し、本変形例では補強部材５２に形成される鍔部５２Ｙを配線部材３０の裏面（ソルダーレジスト２２）と対向するよう形成したことを特徴とするものである。本変形例に係る配線基板１Ｅも、前記した第３変形例に係る配線基板１Ｄと同等の作用効果を実現することができる。
図７（Ｅ）に示す第５変形例に係る配線基板１Ｆは、先に説明した第３変形例にかかる配線基板１Ｄにおいて放熱部材６０を配設した構成としたことを特徴とするものである。この構成とすることにより、図７（Ｂ）を用いて説明した配線基板１Ｃと同様に、熱的特性の向上及び機械的強度の向上を図ることができる。
図８（Ａ）〜（Ｃ）は上記した配線基板１Ｄの製造方法を示し、図８（Ｄ）は上記した配線基板１Ｅの製造方法を示している。尚、図３〜図６を用いて説明した第１実施形態に係る配線基板１Ａの製造方法に対し、図３〜図５に示す配線部材３０の製造方法は同一であり、配線部材３０と補強部材５１とを接合する工程が異なるのみである。よって以下の説明では、配線部材３０を補強部材５１，５２に接合する工程についてのみ説明するものとする。また、図８に示す構成において、図３〜図６に示した構成と対応する構成については、同一符号を付してその説明を省略する。
本変形例に係る配線基板１Ｄの製造に際し、配線部材３０と補強部材５１を接合するには、図８（Ａ）に示すように、補強部材５０開口部５１Ｘの内壁及び鍔部５１Ｙの内壁に接着部材３６を配設する。そして、配線部材３０は鍔部５１Ｙが形成されてない側から開口部５１Ｘに装着される。これにより、配線部材３０は補強部材５１に仮固定される。
次に、仮固定された配線部材３０及び補強部材５１は、図８（Ｂ）に示すように金型１９に装着される。本変形例で用いる金型１９は、凸部１９ｃが鍔部５１Ｙの内部に挿入される構成となっている。
仮固定された配線部材３０及び補強部材５０が下型１９ｂに載置されると、上型１９ａが下動され、これにより配線部材３０の反りは是正される。この際、本実施例では配線部材３０の外周縁が鍔部５１Ｙに押圧されるため、配線部材３０と鍔部５１Ｙとの接合（接着）を確実に行うことができる。続いて加熱装置により接着部材３６に対して加熱処理が行われ、配線部材３０と補強部材５１は本固定されて配線基板１Ｄが製造される。図８（Ｃ）は、金型１９から取り出された配線基板１Ｄを示している。
また、配線基板１Ｅの製造に用いる金型１９は、図８（Ｄ）に示すように、下型１９ｂに鍔部５２Ｙに挿入される凸部１９ｃが形成されている。よって、配線部材３０の反りは、この凸部１９ｃが相対的に配線部材３０を上方に押圧することにより是正され、よって配線基板１Ｄの製造処理と同様に精度の高い配線基板１Ｅを製造することができる。
次に、本発明の第２実施形態に係る配線基板１Ｇ及びその製造方法について説明する。
図９は本発明の第２実施形態に係る配線基板１Ｇを示す図であり、図１１及び図１２は本発明の第２実施形態に係る配線基板１Ｇの製造方法を示している。尚、図９乃至図１２において、図２乃至図８に示した構成と対応する構成については同一符号を付して、その説明は省略するものとする。
先ず、図９を用いて配線基板１Ｇの構成について説明する。図９（Ａ）は半導体チップ１１をフリップチップ実装した状態の配線基板１Ｇの断面図であり、図９（Ｂ）は配線基板１Ｇの半導体チップ１１を取り除いた状態の平面図である。
本実施形態に係る配線基板１Ｇも、大略すると配線部材３２と補強部材５３とにより構成されている。配線部材３２は、第１実施形態と同様に絶縁層２０，２０ａ，２０ｂ及び配線層１８，１８ａ，１８ｂ，１８ｃが積層された構成とされている。
補強部材５３は、配線部材３２の補強材（スティフナー）として機能するものである。本実施例では、この補強部材５３を複数形成される絶縁層２０，２０ａ，２０ｂの内、いずれか一層に配設したことを特徴とするものである。具体的には、本実施形態では補強部材５３を第１絶縁層２０内に埋設するよう配置したことを特徴としている。
この補強部材５３の材料としては、例えば金属（銅或いはアルミニウム等）、ガラス、セラミック、硬質樹脂、及び銅張り積層板（ＦＲグレードがＦＲ−４のもの）等を適用することができる。また補強部材５３は、接続パッド１８の形成位置に対応して貫通孔５３Ｘが形成されており、よって図９（Ｂ）に示すように接続パッド１８は貫通孔５３Ｘを介して外部に露出している。このため、図９（Ａ）に示すように、半導体チップ１１を第１の外部端子Ｃ１となる接続パッド１８にフリップチップ接合することができる。
補強部材５３は、第１絶縁層２０により配線部材３２内に固定された構成とされている。第１絶縁層２０は、エポキシ系樹脂やポリイミド系樹脂等の熱硬化系の樹脂材を用いている。よって、補強部材５３に硬化前の第１絶縁層２０を配設し、その後に第１絶縁層２０を硬化させることにより、第１絶縁層２０内に補強部材５３を配設することができる。
ここで、配線部材３２の厚さＷ３と補強部材５３の厚さＷ４に注目する。本実施形態に係る配線基板１Ｇは、補強部材５３が配線部材３２の第１絶縁層２０内に配置された構成である。また、補強部材５３の厚さＷ４は配線部材３２の厚さＷ３より小さい（Ｗ４<Ｗ３）。よって、配線基板１Ｇ全体の厚さは、配線部材３２の厚さであるＷ３となる。
よって、本実施形態に係る配線基板１Ｇによっても、従来構成に比べて配線部材３２と補強部材５３が厚さ方向に重なり合う寸法分だけ薄型化を図ることができる。本実施形態の場合、補強部材５３が配線部材３２に完全に入り込んだ構成であるため、配線部材３２と補強部材５３とを積み重ねた構成に比べ、補強部材５３の厚さＷ４だけ薄型化を図ることができる。
尚、図９に示した配線基板１Ｇは補強部材５３が配設された側の面に半導体チップ１１を実装した例を示したが、図１０に示すように、配線基板１Ｇのソルダーレジスト２２が形成された側の面に半導体チップ１１を実装することも可能である。また、半導体チップ１１と配線基板１Ｇの接続にフリップチップばかりでなく、図１０に示すようにワイヤーボンディングを用いることも可能である。これは前記した各配線基板１Ａ〜１Ｆについても同様であり、いずれの配線基板１Ａ〜１Ｆについても配線部材３０の両面に対し半導体チップ１１（電子素子等）を実装することが可能である。この場合、半導体チップ１１が搭載された面には、ワイヤ１１ａの保護等を目的としてモールド樹脂５５（封止樹脂）が形成される。
次に、上記した配線基板１Ｇの製造方法について説明する。尚、第１実施形態における図３（Ａ）〜図４（Ａ）を用いて説明した製造処理は、本実施形態に係る製造方法と同一であるためその説明は省略する。
図１１（Ａ）に示すように、支持体１０上に第１配線層となる接続パッド１８が形成されると、支持体１０上に接着剤（図示せず）を用いて補強部材５３を配置（固定）する。図１１（Ｂ）は、補強部材５３を支持体１０上に配設した状態を示している。
この補強部材５３は、接続パッド１８の形成位置と対応する位置に貫通孔５３Ｘが形成されている。よって、補強部材５３を支持体１０上に載置した状態で、図１１（Ｃ）に示すように、接続パッド１８は貫通孔５３Ｘから露出した状態となる。また、この補強部材５３の表面は、粗面化されている。粗面化する方法としては、エッチング液を利用して化学的に粗面化を行ったり、サンドブラスト法を利用して物理的に粗面化を行ったりすることが考えられる。
尚、本実施形態では補強部材５３を支持体１０上に接着剤を用いて固定しているが、補強部材５３が支持体１０上で不要に移動するおそれがない場合は、必ずしも接着剤で固定する必要はない。
上記のように支持体１０上に補強部材５３が載置されると、続いて図１１（Ｄ）に示すように、支持体１０に接続パッド１８及び補強部材５３を被覆する第１絶縁層２０を形成する。第１絶縁層２０の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第１絶縁層２０の形成方法の一例としては、支持体１０に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２０を得ることができる。
このように、樹脂材をプレス（押圧）しながら加熱して硬化させることにより、支持体１０に補強部材５３を載置した状態であっても、補強部材５３を内包するよう第１絶縁層２０を形成することができる。これにより、補強部材５３は第１絶縁層２０に埋設された状態となる。
次いで、図１１（Ｅ）に示すように、支持体１０に形成された第１絶縁層２０に、接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｘを形成する。続いて、図１２（Ａ）に示すように、支持体１０に接続パッド１８に第１ビアホール２０Ｘを介して接続される第２配線層１８ａを例えばセミアディティブ法或いはサブトラクティブ法により形成する。
次いで、図１２（Ｂ）に示すように、上記と同様な工程を繰り返すことにより、支持体１０に各絶縁層２０ａ，２０ｂ及び各配線層１８ｂ，１８ｃを積層形成する。続いて、支持体１０の第４配線層１８ｃ上には、開口部２２Ｘが設けられたソルダーレジスト膜２２が形成される。これにより、ソルダーレジスト膜２２の開口部２２Ｘ内に露出する第４配線層１８ｃが第２の接続端子Ｃ２となる。
このようにして、支持体１０上の接続パッド１８（第１の接続端子Ｃ１）及び補強部材５３の上部に所要のビルドアップ配線層が形成される。上記した例では、４層のビルドアップ配線層（第１〜第４配線層１８〜１８ｃ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次に、図１２（Ｃ）に示すように支持体１０を除去する。この支持体１０（Ｃｕ箔）の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより行うことができる。
この際、接続パッド１８は最表面にパッド表面めっき層２５が形成されているため、第１配線層１８及び第１絶縁層２０に対し、支持体１０を選択的にエッチングして除去することができる。これにより、第１の接続端子Ｃ１として機能する接続パッド１８は第１絶縁層２０から露出され、各配線層１８，１８ａ，１８ｂ，１８ｃ及び各絶縁層２０，２０ａ，２０ｂが積層された構造の配線部材３２が形成される。また、これと同時に補強部材５３も第１絶縁層２０から露出した状態となる。
また、補強部材５３の材質は、支持体１０のエッチング液によりエッチングされない材質とすることが望ましい。しかしながら、支持体１０のエッチング液により影響を受ける材料を選定する場合には、図１１（Ｂ）に示す工程において、補強部材５３を支持体１０のエッチング液により影響を受けない接着剤で支持体１０に接着したり、また支持体１０上に支持体１０のエッチング液により影響を受けない耐エッチング膜を形成したりする構成としてもよい。
また、上記処理の終了後、図１２（Ｃ）に示すように接続パッド１８にはんだバンプ２９（接合金属）を形成した構成としてもよい。
上記のように本実施形態による製造方法は、図１１（Ｂ），（Ｃ）に示した支持体１０に補強部材５３を配設する工程を除いては、支持体を用いて配線部材を積層形成した後に支持体を除去する周知の処理を適用できるため、製造設備の大きな変更を伴うことなく、薄型化を図りうる配線基板１Ｇを容易に製造することができる。
尚、上記した第２実施形態では、補強部材５３の平面視したときの形状が第１絶縁層２０の形状よりも小さい例を示したが、補強部材５３の平面視したときの形状を第１絶縁層２０の形状と同一とすることも可能である。
また、第２実施形態では補強部材５３を配線部材３２の略全面（接続パッド１８の形成位置は除く）に形成した例を示したが、補強部材５３は必ずしも配線部材３２の全面に配設する必要はなく、補強が必要な部位に部分的に配置することも可能である。また、補強部材５３を接続パッド１８（第１の接続端子）の形成領域を開口させた枠状形状としてもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
図１（Ａ）及び（Ｂ）は、従来の一例である配線基板及びその問題点を説明するための図である。 図２（Ａ）は本発明の第１実施形態の配線基板の断面図、図２（Ｂ）は本発明の第１実施形態の配線基板の平面図である。 図３（Ａ）〜（Ｃ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その１）である。 図４（Ａ）〜（Ｅ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その２）である。 図５（Ａ）〜（Ｃ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その３）である。 図５（Ａ）〜（Ｄ）は、本発明の第１実施形態の配線基板の製造方法を説明するための断面図（その４）である。 図７（Ａ）〜（Ｅ）は、本発明の第１実施形態の配線基板の第１乃至第５変形例である配線基板を示す断面図である。 図８（Ａ）〜（Ｄ）は、本発明の第１実施形態の配線基板の製造方法の変形例を説明するための断面図である。 図９（Ａ）は本発明の第２実施形態の配線基板に半導体チップをフリップチップ接続した状態の断面図、図９（Ｂ）は本発明の第２実施形態の配線基板の平面図である。 図１０は本発明の第２実施形態の配線基板に半導体チップをワイヤーボンディング接続した状態の断面図である。 図１１（Ａ）〜（Ｅ）は、本発明の第２実施形態の配線基板の製造方法を説明するための断面図及び平面図（その１）である。 図１２（Ａ）〜（Ｃ）は、本発明の第２実施形態の配線基板の製造方法を説明するための断面図（その２）である。
符号の説明
１Ａ〜１Ｇ 配線基板
１０ 支持体
１１ 半導体チップ
１６ レジスト膜
１８ 接続パッド
１８ａ 第２配線層
１８ｂ 第３配線層
１８ｃ 第４配線層
１９ 金型
２０ 第１絶縁層
２２ ソルダーレジスト
２９ はんだバンプ
３０，３２ 配線部材
３６ 接着部材
５０，５１，５２，５３ 補強部材
５０Ｘ，５１Ｘ，５２Ｘ 開口部
５１Ｙ，５２Ｙ 鍔部
５３Ｘ 貫通孔
６０ 放熱部材

Claims (3)

  1. 複数の配線層と絶縁層が積層された配線部材と、
    前記配線部材に設けられた接続パッドの形成位置と対応する位置に貫通孔が形成されると共に、一側面が前記配線部材の一面側に露出するよう前記絶縁層に配設される補強部材とを有し、
    前記補強部材が前記絶縁層内に配設された際、前記接続パッドが前記貫通孔から露出し、かつ前記補強部材の前記絶縁層から露出した面と前記接続パッドとが面一となるよう構成したことを特徴とする配線基板。
  2. 前記補強部材の表面を粗面としたことを特徴とする請求項１記載の配線基板。
  3. 支持基板に接続パッドを形成する工程と、
    前記接続パッドの形成位置に対応した貫通孔が形成された補強部材を、前記接続パッドが前記貫通孔から露出するよう前記支持基板上に配設する工程と、
    前記補強部材に絶縁樹脂を配設し、該絶縁樹脂を硬化させて前記補強部材上に絶縁層を形成する工程と、
    前記補強部材が配設された前記支持体上に、配線層と絶縁層を積層して配線部材を形成する工程と、
    前記配線部材から前記支持体を除去する工程と、
    を有することを特徴とする配線基板の製造方法。
JP2007250807A 2007-09-27 2007-09-27 配線基板及びその製造方法 Expired - Fee Related JP5025399B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007250807A JP5025399B2 (ja) 2007-09-27 2007-09-27 配線基板及びその製造方法
KR1020080090916A KR20090033004A (ko) 2007-09-27 2008-09-17 배선 기판 및 그 제조 방법
US12/236,118 US20090084585A1 (en) 2007-09-27 2008-09-23 Wiring substrate and method of manufacturing the same
TW097137221A TW200921874A (en) 2007-09-27 2008-09-26 Wiring substrate and method of manufacturing the same
CN2011102042880A CN102280435A (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法
CN2008101488407A CN101399248B (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007250807A JP5025399B2 (ja) 2007-09-27 2007-09-27 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009081358A JP2009081358A (ja) 2009-04-16
JP2009081358A5 JP2009081358A5 (ja) 2010-06-17
JP5025399B2 true JP5025399B2 (ja) 2012-09-12

Family

ID=40506896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007250807A Expired - Fee Related JP5025399B2 (ja) 2007-09-27 2007-09-27 配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20090084585A1 (ja)
JP (1) JP5025399B2 (ja)
KR (1) KR20090033004A (ja)
CN (2) CN101399248B (ja)
TW (1) TW200921874A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
CN103379726A (zh) * 2012-04-17 2013-10-30 景硕科技股份有限公司 线路积层板的复层线路结构
KR101369150B1 (ko) * 2013-10-15 2014-03-04 주식회사 에스아이 플렉스 단차 지그를 이용한 인쇄공법
JP6151461B2 (ja) * 2014-09-27 2017-06-21 インテル コーポレイション 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御
US11081371B2 (en) * 2016-08-29 2021-08-03 Via Alliance Semiconductor Co., Ltd. Chip package process
JP6693850B2 (ja) * 2016-09-30 2020-05-13 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
US11778293B2 (en) 2019-09-02 2023-10-03 Canon Kabushiki Kaisha Mounting substrate to which image sensor is mounted, sensor package and manufacturing method thereof
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US7795714B2 (en) * 2004-08-06 2010-09-14 Supertalent Electronics, Inc. Two step molding process secured digital card manufacturing method and apparatus
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2009081358A (ja) 2009-04-16
US20090084585A1 (en) 2009-04-02
CN101399248B (zh) 2011-12-28
TW200921874A (en) 2009-05-16
KR20090033004A (ko) 2009-04-01
CN101399248A (zh) 2009-04-01
CN102280435A (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
US9293406B2 (en) Semiconductor package and manufacturing method thereof
JP5025399B2 (ja) 配線基板及びその製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI396493B (zh) 多層配線板及其製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US20090242245A1 (en) Multi-layer wiring board and method of manufacturing the same
JP6027001B2 (ja) 放熱回路基板
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
JP2010165855A (ja) 配線基板及びその製造方法
KR20100123399A (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2012169591A (ja) 多層配線基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
US20170374732A1 (en) Circuit board
US20090134530A1 (en) Wiring substrate and method of manufacturing the same
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
JP5006252B2 (ja) 配線基板の製造方法及び配線基板
JP2009272435A (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5025399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees