JP2010165855A - 配線基板及びその製造方法 - Google Patents

Abstract

【課題】外部からの機械的な応力等に対して基板の欠け等が発生し難い構造を容易に実現すること。
【解決手段】配線基板（パッケージ）１０は、複数の配線層１１，１４，１７，２０が絶縁層１２，１５，１８を介在させて積層され、各絶縁層に形成されたビア１３，１６，１９を介して層間接続された構造を有している。このパッケージの周辺領域Ｒ２において当該配線層と同じ面内に補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａが設けられている。各補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａは、当該配線層１１，１４，１７，２０と同じ面内に形成された導体層からなり、平面視したときに断続したリング状の形態で設けられている。
【選択図】図１

Description

本発明は、半導体素子等の電子部品を搭載するのに用いられる配線基板に関し、より詳細には、複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板及びその製造方法に関する。

かかる配線基板は、半導体素子等を搭載するパッケージとしての機能を果たすという点で、以下の記述では便宜上、「半導体パッケージ」ともいう。

多層構造の配線基板を製造する技術として、ビルドアップ法が広く用いられている。このビルドアップ法を用いた多層配線基板は、層間絶縁層の材料（代表的には、樹脂）とビアホール形成プロセスの組合せにより多種類のものが作製可能であり、その典型的な製造プロセスは、支持基材としてのコア基板を中心としてその両面もしくは一方の面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部への導体充填（ビア）を含めた配線層の形成を順次繰り返して積み上げていくものである。かかる構造では、配線層と絶縁層の部分はビルドアップ法で積層しているので薄く形成することができるが、コア基板の部分は配線基板に剛性をもたせるために相応の厚さを必要とし、半導体パッケージ全体としての薄型化に限界があった。

そのため、最近では、配線基板（半導体パッケージ）の更なる薄型化を図るべく、コア基板（支持基材）を除去した構造が採用されている。かかる構造の配線基板は、「コア」の部分が無いという意味で、「コアレス基板」とも呼ばれている。かかるコアレス基板の製造方法については後で説明するが、その基本的なプロセスは、支持体としての仮基板を用意し、この仮基板上に所要数のビルドアップ層（ビアホールを含む絶縁層、ビアホールの内部（ビア）を含めた配線層）を順次形成した後、仮基板（支持体）を除去するものである。

このように薄型基板（コアレス基板）のプロセスは、従来の厚型基板（コア有り基板）のプロセスと比べて、支持基材を最終的に除去するか、コアとしてそのまま残しておくかの違いはあるにせよ、配線層の形成方法については基本的に同じである。つまり、配線パターンの幅やその配設間隔（ピッチ）、配線基板に占める配線部（配線形成領域）の大きさなどが同じデザインルールの下に決定され、それに基づいて配線設計がなされていた。このため、基板端部（配線基板の周縁部）から配線部（配線形成領域）までの距離についても同じ設計がされている。現状の技術では、その距離（配線が形成されていない部分）は、例えば５００μｍ程度に設計されている。

かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、半導体装置用多層基板において、半導体素子が搭載される搭載面を可及的に平坦に形成し、且つ厚さを可及的に薄く形成し得るようにしたものがある。この文献に開示されている多層基板は、導体配線が絶縁層を介して多層に形成されてなり、その多層基板の一面側が、搭載される半導体素子の電極端子と接続される半導体素子用パッドが形成された半導体素子搭載面であり、且つ当該多層基板の他面側が、外部接続端子用パッドが形成された外部接続端子装着面であり、上記絶縁層の両面に形成された導体配線及び／又はパッドを電気的に接続するビアが、絶縁層を貫通して形成され、且つ当該絶縁層の外部接続端子装着面側に開口されていると共に、半導体素子搭載面側に形成された導体配線又はパッドの外部接続端子装着面側の内面に底面が形成された、開口面積が底面面積よりも大の円錐台状の凹部に形成されている。

また、これに関連する他の技術として、特許文献２に記載されたコアレス基板の製造方法がある。ここに開示されている方法では、プリプレグ上の配線形成領域に下地層が配置され、この下地層より大きな金属箔が配線形成領域の外周部に接するように、下地層を介して金属箔をプリプレグ上に配置し、加熱・加圧によってプリプレグを硬化させることにより、仮基板を得るとともに、仮基板に金属箔を接着している。さらに、その金属箔上にビルドアップ配線層を形成し、その構造体の下地層の周縁部分を切断することにより、仮基板から金属箔を分離して、当該金属箔上にビルドアップ配線層が形成された配線部材を得るようにしている。

特開２０００−３２３６１３号公報 特開２００７−１５８１７４号公報

上述したように従来のコアレス基板（半導体パッケージ）では、コア基板を不要とするので薄型化という点では有利であるが、その反面、コア基板がないためにパッケージ全体の剛性が小さく、外部からの機械的な応力（衝撃）に対して脆弱な構造となっている。このため、特に基板の端部が欠け易いといった問題があった。

つまり、従来のコアレス基板（半導体パッケージ）の構造では、パッケージ全体の剛性が小さいことに起因して、外部から機械的な応力もしくは衝撃が加わったときに基板の端部に「欠け」が発生するリスクが高く、また、その「欠け」の程度によっては配線部が露出したりすることも想定される。さらに、パッケージの最外層の絶縁層（ソルダレジスト層）は、その内層側の絶縁層（エポキシ系樹脂等のビルドアップ層）と比べて比較的軟らかいため、外部から機械的な応力等が加わると基板本体から剥離してしまうこと（デラミネーション）もあり得る。

このように基板に欠け等が発生すると、製品（パッケージ）としては不良品となる。特に、製造プロセスの途中で外部から何らかの機械的な応力が加わったときに基板端部が欠けた場合、その段階で不良品となるのはもちろん、それまでに費やされた材料や工数等が無駄になってしまい、製造歩留りの低下をきたすといった課題があった。

本発明は、かかる従来技術における課題に鑑み創作されたもので、外部からの機械的な応力等に対して基板の欠け等が発生し難い構造を容易に実現することができる配線基板及びその製造方法を提供することを目的とする。

さらに本発明は、基板の欠け等が発生し難い構造を、追加的な製造工程を伴うことなく容易に実現可能とし、ひいては製造歩留りの向上に寄与することができる配線基板の製造方法を提供することを目的とする。

上記の従来技術の課題を解決するため、本発明の一形態によれば、複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板であって、前記配線基板の周辺領域において当該配線層と同じ面内に補強パターンが設けられていることを特徴とする配線基板が提供される。

また、本発明の他の形態によれば、支持基材上に、配線形成領域に対応する部分において形成すべきパッドの形状に応じた開口部と、その周辺領域に対応する部分において形成すべき補強パターンの形状に応じた開口部とを有するようパターン形成されたレジスト層を形成する工程と、前記レジスト層の各開口部から露出している前記支持基材上に、それぞれパッドを構成する配線層及び補強パターンを構成する導体層を形成する工程と、前記レジスト層を除去後、前記支持基材上の前記配線層及び前記導体層が形成されている側の面に絶縁層を形成する工程と、前記絶縁層の、前記支持基材上の前記配線層が形成されている箇所に対応する部分に、当該配線層に達するビアホールを形成する工程と、前記絶縁層上に、前記ビアホールから露出する配線層に接続されるビアを含む配線層を形成するとともに、前記絶縁層上の前記周辺領域に対応する部分に、補強パターンを構成する導体層を形成する工程と、以降、所要の層数となるまで絶縁層と配線層及び導体層とを交互に積層した後、前記支持基材を除去する工程とを含むことを特徴とする配線基板の製造方法が提供される。

本発明の一形態に係る配線基板の構成によれば、その周辺領域（基板端部の近傍）において当該配線層と同じ面内に補強パターンが設けられているので、配線基板の周辺部分が補強され、基板全体として剛性が高められている。つまり、外部からの機械的な応力もしくは衝撃に対して強い構造となっているので、そのような応力等が加わった場合でも、従来技術に見られたような基板端部の「欠け」の発生を抑制することができる。また、基板端部が欠け難い構造となっているので、配線部が露出したりする可能性も低い。

本発明の他の形態に係る配線基板の製造方法によれば、上記の形態に係る配線基板で得られた効果（基板の欠け等が発生し難い構造の実現）を、追加的な製造工程を伴うことなく（つまり、従来の製造工程をそのまま利用できるため、基板へのコスト負荷が無い）、容易に実現することができる。

これにより、製造工程の途中で外部から何らかの機械的な応力等が加わった場合でも、配線基板の周辺近傍に形成された導体層（補強パターン）の存在により、基板端部等の欠けを防止し得るので、不良品とはならず、製造歩留りを向上させることができる。

本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。 図１の配線基板をチップ搭載面側から見たときの概略平面図である。 図１の配線基板の製造方法の工程（その１）を示す断面図である。 図３の製造工程に続く工程（その２）を示す断面図である。 図１の実施形態の一変形例に係る配線基板の構成を示す断面図である。 図１の実施形態の他の変形例に係る配線基板の構成を示す断面図である。 図１の配線基板にチップを搭載した状態（半導体装置の構成）を示す断面図である。

本発明に係る配線基板及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、添付図面を参照しながら以下に記述する発明の実施の形態を用いて説明する。

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。

図１は本発明の一実施形態に係る配線基板（半導体パッケージ）の構成を縦断面図の形態で示したものであり、図２はその配線基板１０を上側（半導体素子等の電子部品（チップ）を搭載する側）から平面的に見たときの構成を概略的に示したものである。図２の平面図においてＡ−Ａ線に沿って断面的に見たときの構成が図１の縦断面図である。

本実施形態に係る配線基板（半導体パッケージ）１０は、図１に示すように、複数の配線層１１，１４，１７，２０が絶縁層（具体的には、樹脂層）１２，１５，１８を介在させて積層され、各絶縁層１２，１５，１８に形成されたビアホールＶＨ１，ＶＨ２，ＶＨ３にそれぞれ充填された導体（ビア１３，１６，１９）を介して層間接続された構造を有している。つまり、本パッケージ１０は、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面もしくは片面に所要数のビルドアップ層を順次形成して積み上げていくもの）とは違い、支持基材を含まない「コアレス基板」の形態を有している。

このコアレス基板は、図２に示すように、チップが搭載される領域に対応する部分に画定された配線形成領域Ｒ１（破線で囲んだ部分）とその周囲の周辺領域Ｒ２とを有している。本実施形態では、コアレス基板（配線基板１０）において配線形成領域Ｒ１は１辺の長さが２０〜４０ｍｍ程度の矩形（例えば、３０ｍｍ×３０ｍｍ）、周辺領域Ｒ２の幅は５００〜１０００μｍ程度、基板の厚さは０．１〜０．５ｍｍ程度に選定されている。

このコアレス基板の一方の面側（図１の例では上側）の最外層の樹脂層１２には、チップ搭載エリア（配線形成領域Ｒ１）にパッドＰ１（配線層１１の所要の箇所に画定された部分）が配置されている。図２の例では、１６個のパッドＰ１が配列されている。パッドＰ１は、図１に示すように本パッケージ１０の表面と同一面に露出するように設けられており、このパッドＰ１には、本パッケージ１０に搭載される半導体素子等の電子部品（チップ）の電極パッドがはんだバンプ等の導電性部材を介してフリップチップ接続されるようになっている。

一方、パッドＰ１が形成されている側と反対側の面（図１の例では下側）には、保護膜として機能するソルダレジスト層（絶縁層）２１が、最外層の配線層（図示の例では配線層２０）の所要の箇所に画定されたパッドＰ２の部分を露出させてその表面を覆うように形成されている。このパッドＰ２は、ビア１９、配線層１７、ビア１６、配線層１４及びビア１３を介してチップ搭載エリア内のパッドＰ１に接続されている。ソルダレジスト層２１から露出するパッドＰ２には、本パッケージ１０をマザーボード等の実装用基板に実装する際に使用されるはんだボールやピン等の外部接続端子が接合されるようになっている。あるいは、はんだボール等を接合する代わりに、当該パッドＰ２自体を外部接続端子として用いてもよい。

つまり、本実施形態では、ソルダレジスト層２１が形成されている側の面を「外部接続端子接合面」とし、これと反対側の面（パッケージ１０の表面と同一面に露出するパッドＰ１が形成されている側の面）を「チップ搭載面」として利用している。ただし、本パッケージ１０が使用される条件や配置態様等の使用環境によっては、チップ搭載面と外部接続端子接合面を上下反対の使用形態としてもよい。

また、本パッケージ１０の配線が形成されていない部分（周辺領域Ｒ２）には、本発明を特徴付ける補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａが設けられている。各補強パターンは、後述するように本パッケージ１０を作製するプロセスにおいて各配線層１１，１４，１７，２０を形成する際に同時に形成される導体層（配線層と同じ材料からなる）により構成されている。このうち、最上層の配線層１１（パッドＰ１）に対応する補強パターン１１Ａは、図２に例示するように、平面視したときに断続したリング状の形態で設けられている。図示の例では、パッケージ１０の各辺毎に３個ずつ、計１２個の部分に分離された補強パターン１１Ａが形成されている。他の配線層１４，１７，２０に対応する補強パターン１４Ａ，１７Ａ，２０Ａについても、最上層の補強パターン１１Ａと同様のレイアウトで設けられている。

このように各補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａを断続的に設けているのは以下の理由による。すなわち、補強パターンを連続したリング状のパターンにすると、この補強パターン（導体層）とその周囲の樹脂部との熱膨張係数の違いに起因して応力が特定の方向（そのパターン部分と樹脂部との境界面に直交する方向）に発生するため、その方向に沿って基板に歪みが生じる可能性が高い。特に、その歪みの大きさが一定限度を超えた状態で一定期間にわたり継続されると、その歪んだ状態（部分的な反り）がそのまま残ったままとなることもあり得る。そこで、この補強パターンを図示のように断続的に設けることで、熱膨張係数の違いに起因して発生する応力を複数方向に分散させて、基板の歪みが発生する可能性を低減している。

なお、補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａは、各配線層１１，１４，１７，２０に対応させて設けているが、必ずしも各配線層に対応させて設ける必要はなく、いくつかの配線層について間引いてもよい。例えば、パッケージ１０の最外層の配線層１１，２０についてのみ当該配線層とともに補強パターン１１Ａ，２０Ａを形成し、他の配線層１４，１７については当該配線層のみを形成し、補強パターン１４Ａ，１７Ａは省略してもよい。

また、補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａは、本発明の所期の目的を達成するのに必須の構成要素であり、その機能を考慮すると、基板端部（パッケージ１０の周縁部）まで延在しているのが望ましい。しかし、この場合、補強パターン（導体層）の側面を露出させると、その側面部が酸化され、場合によっては腐食し、何らかの悪影響が及ぼされる可能性がある。従って、補強パターンを延在させるにしても、その側面は露出させないよう形成する必要がある。なお、最上層の補強パターン１１Ａについては、その表面はパッケージ１０の表面から露出しているが、後述するように補強パターン１１Ａの表面には金（Ａｕ）めっき層が被着されているので、酸化、腐食等の不都合は生じない。

一方、本パッケージ１０は、最初から１個単位で作製されるのではなく、生産性の向上のため、複数個の配線基板を作り込んだ多数個取りの基板を最終的にパッケージ単位に切断分割して得られるものである。そのため、最終的に切断分割されるパッケージの周囲には切断の際のマージン（±５０μｍ程度の切断精度）を加味したスペース部分を必要とする。

例えば、基板端部から配線部（配線形成領域Ｒ１）までの距離が５００μｍ程度に設計されている場合、この５００μｍ程度のエリア内に各補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａが形成されることになるが、切断の精度（±５０μｍ程度）を考慮して補強パターンの側面を露出させないことを確実にするためには、基板端部から補強パターンの側面までの距離を２５０μｍ程度に選定すれば十分である。

本パッケージ１０を構成する各部材の具体的な材料や大きさ、厚さ等については、以下に記述するプロセスに関連させて説明する。

以下、本実施形態に係る配線基板（半導体パッケージ）１０を製造する方法について、その製造工程の一例を示す図３及び図４を参照しながら説明する。

先ず最初の工程では（図３（ａ）参照）、仮基板としての支持基材４０を用意する。この支持基材４０の材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属（例えば、銅（Ｃｕ））が用いられる。また、支持基材４０の形態としては、基本的には金属板もしくは金属箔で十分であるが、具体的な例としては、本願出願人が前に提案した「配線基板の製造方法及び電子部品実装構造体の製造方法」（特開２００７−１５８１７４号公報）において開示されているような形態のものが使用され得る。すなわち、プリプレグ（補強材のガラス布にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）上に下地層及び銅箔を配置して加熱・加圧することにより得られた構造体を、支持基材４０として好適に使用することができる。

次の工程では（図３（ｂ）参照）、支持基材４０上に、パターニング材料を使用してめっきレジストを形成し、所要の形状にパターニングしてレジスト層４１を形成する。このレジスト層４１は、配線形成領域Ｒ１に対応する部分において形成すべきパッドＰ１の形状に応じた開口部ＯＰ１と、その周辺領域Ｒ２に対応する部分において形成すべき補強パターン１１Ａの形状（図２参照）に応じた開口部ＯＰ２とを有するようにパターニング形成される。

パターニング材料としては、感光性のドライフィルム（レジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のもの）、又は液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。例えば、ドライフィルムを使用する場合には、支持基材４０の表面を洗浄後、ドライフィルムを熱圧着によりラミネートし、このドライフィルムを、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、更に所定の現像液を用いて当該部分をエッチング除去し（開口部ＯＰ１，ＯＰ２）、所要のパターニング形状に応じたレジスト層４１を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、めっきレジスト（レジスト層４１）を形成することができる。

次の工程では（図３（ｃ）参照）、そのめっきレジスト４１の各開口部ＯＰ１，ＯＰ２から露出している支持基材（Ｃｕ）４０上に、この支持基材４０を給電層として利用した電解めっきにより、各開口部ＯＰ１，ＯＰ２に対応させてそれぞれ配線層１１及び導体層１１Ａを形成する。配線層１１は、半導体素子等の電子部品（チップ）を搭載するためのパッドＰ１として機能する。また、導体層１１Ａは、本発明を特徴付ける補強パターンを構成し、いずれの配線層にも接続されていない。

配線層１１及び導体層１１Ａを構成する材料としては、これに接触する支持基材４０が最終的にエッチングされることを考慮して、そのエッチング液で溶解されない金属種を選定する。本実施形態では、支持基材４０の材料として銅（Ｃｕ）を用いているので、これとは異なる金属として、良好な導電性を確保できるという点を考慮し、金（Ａｕ）めっきを施している。さらに、このＡｕめっき層上にニッケル（Ｎｉ）めっきを施している。あるいは、このＮｉめっき層上に、さらに銅（Ｃｕ）めっきを施してもよい。このようなめっき層構成とするのは、後の工程でパッドＰ１に銅（Ｃｕ）のビアを介して配線層を接続したときの密着性を高めるためと、ＣｕがＡｕめっき層中へ拡散するのを防止するためである。つまり、この工程では、Ａｕめっき層とＮｉめっき層の２層構造（もしくはＡｕめっき層とＮｉめっき層とＣｕめっき層の３層構造）からなるパッドＰ１及び補強パターン１１Ａを形成している。

次の工程では（図３（ｄ）参照）、めっきレジストとして用いたレジスト層４１を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができ、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これにより、図示のように支持基材４０上に配線層１１（パッドＰ１）及び導体層（補強パターン）１１Ａが形成された構造体が作製されたことになる。

次の工程では（図３（ｅ）参照）、支持基材４０上の配線層１１及び導体層１１Ａが形成されている側の面に絶縁層１２を形成する。この絶縁層１２の材料としては、エポキシ系樹脂やポリイミド系樹脂等が使用され得る。形成方法としては、例えば、エポキシ系樹脂フィルムを支持基材４０、配線層１１及び導体層１１Ａ上にラミネートし、この樹脂フィルムをプレスしながら１３０〜１５０℃の温度で熱処理して硬化させることにより、樹脂層（絶縁層１２）を形成することができる。

次の工程では（図３（ｆ）参照）、この絶縁層１２の所要の箇所（支持基材４０上に形成されたパッドＰ１に対応する部分）に、炭酸ガスレーザ、エキシマレーザ等による穴明け加工により、当該パッドＰ１に達するビアホールＶＨ１を形成する。なお、本工程ではレーザ等によりビアホールＶＨ１を形成しているが、絶縁層１２が感光性樹脂を用いて形成されている場合には、フォトリソグラフィにより所要のビアホールを形成することも可能である。

次の工程では（図４（ａ）参照）、ビアホールＶＨ１が形成された絶縁層１２上に、ビアホールＶＨ１を充填して（ビア１３の形成）当該パッドＰ１に接続される所要パターンの配線層１４を形成するとともに、補強パターンを構成する導体層１４Ａを形成する。配線層１４及び導体層１４Ａは、それぞれ配線形成領域Ｒ１に対応する部分及びその周囲の周辺領域Ｒ２に対応する部分に形成され、例えば、セミアディティブ法により形成され得る。

具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内部を含めて絶縁層１２上に銅（Ｃｕ）のシード層（図示せず）を形成した後、形成すべき配線層１４及び導体層１４Ａの各形状に応じた各開口部を備えたレジスト膜（図示せず）を形成する。次に、このレジスト膜の各開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解Ｃｕめっきにより、導体（Ｃｕ）パターン（図示せず）を形成する。さらに、レジスト膜を除去後、導体（Ｃｕ）パターンをマスクにしてシード層をエッチングすることで、所要の配線層１４及び導体層１４Ａが得られる。

なお、セミアディティブ法以外に、サブトラクティブ法など各種の配線形成方法を用いて形成することも可能である。

次の工程では（図４（ｂ）参照）、図３（ｅ）〜図４（ａ）の工程で行った処理と同様にして、絶縁層と配線層／導体層を交互に積層する。図示の例では、簡単化のため、２層の絶縁層と２層の配線層／導体層が積層されている。すなわち、絶縁層１２及び配線層１４／導体層１４Ａ上に樹脂層（絶縁層１５）を形成し、この絶縁層１５に、配線層１４のパッド（図示せず）に達するビアホールＶＨ２を形成した後、このビアホールＶＨ２を充填して（ビア１６の形成）当該パッドに接続される所要パターンの配線層１７を形成するとともに、補強パターンを構成する導体層１７Ａを形成する。さらに、絶縁層１５及び配線層１７／導体層１７Ａ上に樹脂層（絶縁層１８）を形成し、この絶縁層１８に、配線層１７のパッド（図示せず）に達するビアホールＶＨ３を形成した後、このビアホールＶＨ３を充填して（ビア１９の形成）当該パッドに接続される所要パターンの配線層２０を形成するとともに、補強パターンを構成する導体層２０Ａを形成する。本実施形態では、配線層２０は最外層の配線層を構成する。

さらに、この配線層２０の所要の箇所に画定されるパッドＰ２の部分を露出させてその表面（絶縁層１８及び配線層２０／導体層２０Ａ上）を覆うようにソルダレジスト層２１を形成する。このソルダレジスト層２１は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより、形成することができる。これによって、ソルダレジスト層２１の開口部からパッドＰ２が露出する。

このパッドＰ２には、本パッケージ１０をマザーボード等に実装する際に使用されるはんだボールやピン等の外部接続端子が接合されるので、コンタクト性を良くするために金（Ａｕ）めっきを施しておくのが望ましい。その際、パッド（Ｃｕ）Ｐ２上にＮｉめっきを施してからＡｕめっきを施す。つまり、Ｎｉめっき層とＡｕめっき層の２層構造からなる導体層（図示せず）をパッドＰ２上に形成する。

最後の工程では（図４（ｃ）参照）、仮基板として用いた支持基材４０（図４（ｂ））を除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、露出しているパッドＰ１，Ｐ２（それぞれ表層部にＡｕめっき層が形成されている）、樹脂層１２及びソルダレジスト層２１に対して、支持基材（Ｃｕ）４０を選択的にエッチングして除去することができる。

以上の工程により、本実施形態の配線基板１０（図１）が製造されたことになる。

以上説明したように、本実施形態に係る配線基板（半導体パッケージ）１０及びその製造方法（図１〜図４）によれば、パッケージ１０の周辺領域Ｒ２（配線が形成されていない部分）において基板端部の近傍部分に補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａが形成されているので、パッケージ１０の周辺部分が補強された構造、すなわち、外部からの機械的な応力や衝撃等に対して強い構造となっている。つまり、パッケージ全体として剛性が高められているので、外部からの機械的な応力等が加わった場合でも、従来技術に見られたような基板端部の「欠け」の発生を効果的に抑制することができる。また、パッケージ１０の端部が欠け難い構造となっているので、配線層１４，１７，２０の部分が露出したりする可能性も低い。

このような欠け防止用の補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａは、例えば、電源層もしくはグランド層として割り当てられる配線層（多くの場合、「べた状」に形成されたプレーン層）の部分を拡張して設計できるため、補強パターンの設計は容易に行うことができる。これにより、外部からの機械的な応力等に対して基板の欠け等が発生し難い構造を容易に実現することができる。

また、本実施形態のプロセスでは、補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａの形成にあたり、従来のコアレス基板の製造工程（図３、図４）をそのまま利用できるため、基板へのコスト負荷が無い。つまり、追加的な製造工程を伴うことなく、基板の欠け等が発生し難いパッケージ構造を容易に実現することができる。

これにより、プロセスの途中で外部から何らかの機械的な応力等が加わった場合でも、パッケージ１０の周辺近傍に設けられた補強パターン１１Ａ，１４Ａ，１７Ａ，２０Ａの存在により、基板端部等の欠けを防止することができるので、不良品とはならず、製造歩留りを向上させることができる。

上述した実施形態に係る配線基板（半導体パッケージ）１０の構成では、ソルダレジスト層（絶縁層）２１を含めた全ての絶縁層１２，１５，１８にそれぞれ補強パターン（導体層１１Ａ，１４Ａ，１７Ａ，２０Ａ）を内蔵させた場合を例にとって説明したが、本発明の要旨（配線基板の端部の近傍部分に補強パターンを設けること）からも明らかなように、必ずしも各絶縁層内に補強パターンを設ける必要はない。図５はその一例（図１の実施形態の一変形例）を示したものである。

図５に示す実施形態に係る配線基板（半導体パッケージ）１０ａは、図１の配線基板１０の構成と比べて、最外層のソルダレジスト層２１において補強パターン２０Ａ（図１参照）を省略した点で相違している。他の構成については、図１の配線基板１０の構成と基本的に同じであるのでその説明は省略する。

また、本実施形態の配線基板１０ａは、基本的には、上述した実施形態に係る製造方法の各工程（図３〜図４）で行った処理と同様にして製造することができる。ただし、本実施形態に係るプロセスでは、図４（ｂ）の工程において最外層の配線層２０を形成する際に、導体層（補強パターン）２０Ａを形成しない点で相違する。本実施形態によれば、上述した実施形態（図１〜図４）で得られた効果に加えて、以下の利点が得られる。

すなわち、上述したように層間絶縁層１２，１５，１８はエポキシ系樹脂等から形成されているが、例えば、エポキシ系樹脂にはその剛性を増すためにシリカフィラーが含有されている。これに対し、最外層の絶縁層（ソルダレジスト層２１）にはシリカフィラーは含有されていないため、内層側の絶縁層１２，１５，１８と比べて比較的軟らかい。このため、パッケージ１０の外部から何らかの機械的な応力が加わると、ソルダレジスト層２１の部分で「欠け」が発生し、場合によってはソルダレジスト層２１の端部が基板本体から剥離してしまうこと（デラミネーション）も起こり得る。その場合、ソルダレジスト層２１によって覆われていた補強パターン２０Ａの側面が露出することになる。側面が露出すると、上述したように酸化、腐食等の不都合が生じる。

そこで、図５に示すようにソルダレジスト層２１内の導体部分を基板端部から引下げた構造（つまり、補強パターン２０Ａを省略した構造）とすることで、かかる不都合に対処することができる。

かかる不都合に対処するための別の実施形態も考えられる。図６はその一例（図１の実施形態の他の変形例）を示したものである。

図６に示す実施形態に係る配線基板（半導体パッケージ）１０ｂは、図１の配線基板１０の構成と比べて、最外層のソルダレジスト層２１ａにおいて補強パターン２０Ａ（図１参照）を省略するとともに、このソルダレジスト層２１ａを、その端部が基板端部（パッケージ１０ｂの周縁部）から所定の距離だけ後退した位置となるよう形成した点で相違している。この後退させる「所定の距離」は、例えば、２５０μｍ程度に選定される。他の構成については、図１の配線基板１０の構成と基本的に同じであるのでその説明は省略する。

また、本実施形態の配線基板１０ｂについても、上述した実施形態に係る製造方法の各工程（図３〜図４）で行った処理と同様にして製造することができる。ただし、本実施形態に係るプロセスでは、図４（ｂ）の工程において最外層の配線層２０を形成する際に、導体層（補強パターン）２０Ａを形成しない点、さらにソルダレジスト層２１ａを形成する際に、その端部が基板端部から所定の距離だけ後退した位置となるようレジストのパターニングを行う点で相違する。本実施形態においても、図５の実施形態の場合と同様の作用効果を奏することができる。

上述した各実施形態の配線基板（半導体パッケージ）１０，１０ａ，１０ｂには、一方の面（チップ搭載面）から露出するパッドＰ１にチップの電極パッドがはんだバンプ等を介して接続され、他方の面（外部接続端子接合面）から露出するパッドＰ２にはんだボール等の外部接続端子が接合される。図７はその一構成例を示したものである。

図７の例では、図１のパッケージ１０に電子部品としての半導体素子（例えば、ＣＰＵ等の能動素子のチップ）３１を搭載した状態、すなわち、半導体装置３０を構成した場合の断面構造を示している。搭載されるチップ３１は、その電極パッド（図示せず）がはんだバンプ３２を介してチップ搭載エリア（配線形成領域Ｒ１）内のパッドＰ１にフリップチップ接続されている。さらに、その搭載されたチップ３１とパッケージ１０との間隙にアンダーフィル樹脂３３（熱硬化性のエポキシ系樹脂など）を充填し、熱硬化させて、チップ３１とパッケージ１０との接続信頼性を高めている。

一方、チップ搭載面と反対側の外部接続端子接合面のパッドＰ２には、はんだボール３５がリフローにより接合されている。図示の例では、パッドＰ２にはんだボール３５を接合したＢＧＡ（ボール・グリッド・アレイ）の形態としているが、これに代えて、当該パッドにピンを接合したＰＧＡ（ピン・グリッド・アレイ）の形態や、当該パッド自体を外部接続端子としたＬＧＡ（ランド・グリッド・アレイ）の形態としてもよい。

１０，１０ａ，１０ｂ…配線基板（半導体パッケージ）、
１１，１４，１７，２０…配線層、
１１Ａ，１４Ａ，１７Ａ，２０Ａ…補強パターン（導体層）、
１２，１５，１８…樹脂層（絶縁層）、
１３，１６，１９…ビア、
２１，２１ａ…ソルダレジスト層（絶縁層）、
３０…半導体装置、
３１…半導体素子（チップ／電子部品）、
Ｐ１，Ｐ２…パッド、
Ｒ１…配線形成領域、
Ｒ２…周辺領域、
ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (5)

1. 複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有する配線基板であって、
   前記配線基板の周辺領域において当該配線層と同じ面内に補強パターンが設けられていることを特徴とする配線基板。
2. 前記補強パターンは、当該配線層と同じ面内に形成された導体層からなり、平面視したときに断続したリング状の形態で設けられていることを特徴とする請求項１に記載の配線基板。
3. さらに、最外層の配線層の所要の箇所に画定されたパッドの部分を露出させてソルダレジスト層が形成され、
   該ソルダレジスト層で覆われた配線層を除いた他の各配線層にそれぞれ対応させて補強パターンが形成されていることを特徴とする請求項２に記載の配線基板。
4. 前記ソルダレジスト層は、その端部が前記配線基板の周縁部から後退した位置となるよう形成されていることを特徴とする請求項３に記載の配線基板。
5. 支持基材上に、配線形成領域に対応する部分において形成すべきパッドの形状に応じた開口部と、その周辺領域に対応する部分において形成すべき補強パターンの形状に応じた開口部とを有するようパターン形成されたレジスト層を形成する工程と、
   前記レジスト層の各開口部から露出している前記支持基材上に、それぞれパッドを構成する配線層及び補強パターンを構成する導体層を形成する工程と、
   前記レジスト層を除去後、前記支持基材上の前記配線層及び前記導体層が形成されている側の面に絶縁層を形成する工程と、
   前記絶縁層の、前記支持基材上の前記配線層が形成されている箇所に対応する部分に、当該配線層に達するビアホールを形成する工程と、
   前記絶縁層上に、前記ビアホールから露出する配線層に接続されるビアを含む配線層を形成するとともに、前記絶縁層上の前記周辺領域に対応する部分に、補強パターンを構成する導体層を形成する工程と、
   以降、所要の層数となるまで絶縁層と配線層及び導体層とを交互に積層した後、前記支持基材を除去する工程とを含むことを特徴とする配線基板の製造方法。

Images