[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5081578B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP5081578B2
JP5081578B2 JP2007277269A JP2007277269A JP5081578B2 JP 5081578 B2 JP5081578 B2 JP 5081578B2 JP 2007277269 A JP2007277269 A JP 2007277269A JP 2007277269 A JP2007277269 A JP 2007277269A JP 5081578 B2 JP5081578 B2 JP 5081578B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor chip
layer
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007277269A
Other languages
English (en)
Other versions
JP2009105297A (ja
JP2009105297A5 (ja
Inventor
尚司 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007277269A priority Critical patent/JP5081578B2/ja
Priority to US12/256,680 priority patent/US9484282B2/en
Publication of JP2009105297A publication Critical patent/JP2009105297A/ja
Publication of JP2009105297A5 publication Critical patent/JP2009105297A5/ja
Application granted granted Critical
Publication of JP5081578B2 publication Critical patent/JP5081578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、樹脂封止型半導体装置に関し、特に、半導体チップが搭載される基板を備えた樹脂封止型半導体装置に関する。
近年、半導体装置の高消費電力化および高集積化に伴い、半導体装置の動作時の発熱量が大きくなってきている。このような動作時における半導体装置の発熱量の増大は、半導体素子の誤動作や寿命低下などの原因となるため、半導体装置においては、放熱特性の向上が強く求められている。
そのため、従来、発生した熱を効率よく放熱することが可能な樹脂封止型半導体装置が知られている（たとえば、特許文献１参照）。
上記特許文献１には、樹脂封止型半導体装置の一例であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置において、パッケージ（封止樹脂層）の上面に放熱用の凹凸形状が形成された半導体装置の構造が開示されている。この従来のＢＧＡ型半導体装置では、放熱用の凹凸形状をパッケージ（封止樹脂層）の上面に形成することによって、パッケージ（封止樹脂層）の表面積を大きくすることが可能となるので、その分、パッケージ（封止樹脂層）表面と空気との接触面積を大きくすることが可能となる。これにより、放熱用の凹凸形状が形成されていな場合に比べて、発生した熱を効率よく放熱することが可能となる。
特開平１１−２６６５８号公報
しかしながら、上記特許文献１に開示された従来のＢＧＡ型半導体装置では、パッケージ（封止樹脂層）表面に凹凸形状を形成することによって、一定の放熱特性向上の効果は得られるものの、発熱量がより大きな半導体チップが搭載された場合には、半導体チップで発生した熱を十分に放熱することが困難になるという不都合がある。これにより、半導体素子の誤操作や寿命低下などの発生を抑制することが困難となるので、半導体装置の信頼性が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、放熱特性をより向上させることにより、信頼性の低下を抑制することが可能な樹脂封止型半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による樹脂封止型半導体装置は、半導体チップが所定領域上に搭載された基板と、この基板の半導体チップが搭載された領域とは異なる領域に形成され、互いに所定の間隔を隔てて配列された複数の放熱部材と、半導体チップと放熱部材の少なくとも一部とを覆う封止樹脂層とを備えている。
この一の局面による樹脂封止型半導体装置では、上記のように、基板における半導体チップが搭載された領域とは異なる領域に、互いに所定の間隔を隔てて配列された複数の放熱部材を形成することによって、半導体チップで発生した熱を外部に放熱させ易くすることができる。このため、樹脂封止型半導体装置の放熱特性をより向上させることができるので、発熱量がより大きな半導体チップが搭載された場合でも、半導体チップで発生した熱を十分に放熱することができる。これにより、半導体装置の信頼性の低下を抑制することができる。
上記一の局面による樹脂封止型半導体装置において、好ましくは、複数の放熱部材の少なくとも一部は、封止樹脂層の上面から一部が露出するように形成されている。このように構成すれば、放熱部材の露出部分を介して、容易に、半導体チップで発生した熱を外部に放熱することができる。
上記一の局面による樹脂封止型半導体装置において、好ましくは、複数の放熱部材は、それぞれ、金属柱から構成されており、平面視において、半導体チップを囲むように配列されている。このように構成すれば、より容易に、半導体チップで発生した熱を外部に放熱することができる。
上記放熱部材の一部が封止樹脂層の上面から露出された構成において、好ましくは、樹脂封止層の上面上に搭載されるヒートシンクをさらに備え、このヒートシンクと放熱部材とは、互いに熱的に接続されている。このように構成すれば、ヒートシンクを介して、半導体チップで発生した熱を効果的に外部に放熱することができる。
上記放熱部材の一部が封止樹脂層の上面から露出された構成において、基板は、所定の配線パターンに形成された複数の配線層を含む配線基板であり、複数の放熱部材の各々は導電性材料から構成されているとともに、複数の放熱部材の少なくとも一部は、所定の配線層と電気的に接続されていてもよい。
上記一の局面による樹脂封止型半導体装置において、半導体チップが封止樹脂層で封止されることによって、樹脂封止型半導体装置をＢＧＡ型のパッケージ形態に構成することができる。
以上のように、本発明によれば、放熱特性をより向上させることにより、信頼性の低下を抑制することが可能な樹脂封止型半導体装置を容易に得ることができる。
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態では、樹脂封止型半導体装置の一例であるＢＧＡ型半導体装置に本発明を適用した場合について説明する。
（第１実施形態）
図１は、本発明の第１実施形態によるＢＧＡ型半導体装置の断面図である。図２は、本発明の第１実施形態によるＢＧＡ型半導体装置の平面図である。図３は、本発明の第１実施形態によるＢＧＡ型半導体装置の全体斜視図である。なお、図１は、図２の１００−１００線に沿った断面を示している。まず、図１〜図３を参照して、本発明の第１実施形態によるＢＧＡ型半導体装置の構造について説明する。
第１実施形態によるＢＧＡ型半導体装置は、図１に示すように、少なくとも、配線基板１と、この配線基板１上に搭載される半導体チップ１０と、配線基板１の上面において半導体チップ１０を覆う封止樹脂層２０とを備えている。なお、配線基板１は、本発明の「基板」の一例である。
配線基板１は、基材層２の上面上および下面上に、それぞれ、複数の配線層３および４が形成された両面基板から構成されている。この配線基板１の基材層２は、たとえば、樹脂材料、有機高分子材料またはセラミクス材料などの絶縁性材料から構成されている。また、配線基板１の配線層３および４は、それぞれ、銅などの導電性材料から構成されている。さらに、基材層２の上面上に形成された複数の配線層３は、半導体チップ１０が搭載される搭載部３ａと接続電極層３ｂとを含んでおり、基材層２の下面上に形成された複数の配線層４は、接続電極層４ａを含んでいる。なお、配線基板１の配線層３および４は、それぞれ、所定のパターン形状に形成されている。
また、配線基板１（基材層２）には、上面から下面まで厚み方向に貫通する複数のスルーホール５が形成されている。このスルーホール５には、たとえば、金属材料などからなるプラグ５ａが埋め込まれている。そして、上記したスルーホール５（プラグ５ａ）を介して、配線基板１の上面側の接続電極層３ｂと配線基板１の下面側の接続電極層４ａとが、互いに電気的に接続されている。なお、スルーホール５にプラグ５ａを埋め込む代わりに、スルーホール５の側壁に導体層を形成してもよい。あるいは、スルーホール５の側壁に導体層を形成した後、スルーホール５の穴埋め処理を行ってもよい。
半導体チップ１０は、たとえば、シリコン基板の一方主面（上面）に図示しない集積回路などが形成された構造を有している。この半導体チップ１０は、一方主面（集積回路などが形成されている面）が上側（配線基板１と反対側）となるように配置された状態で、ハンダなどからなる接着層１１を介して、配線基板１の搭載部３ａ上に固定されている。そして、半導体チップ１０は、金細線などからなるボンディングワイヤ１２を介して、配線基板１の上面側の接続電極層３ｂと電気的に接続されている。
また、図１および図３に示すように、配線基板１の下面上には、外部端子として機能する半田ボール６が複数設けられている。この半田ボール６は、図１に示すように、配線基板１の下面側の接続電極層４ａ上に形成されている。すなわち、半田ボール６は、スルーホール５などを介して半導体チップ１０と電気的に接続されている。
封止樹脂層２０は、たとえば、エポキシ樹脂などの熱硬化性樹脂から構成されており、半導体チップ１０やボンディングワイヤ１２などを樹脂封止するように、配線基板１の上面上に形成されている。この封止樹脂層２０は、半導体チップ１０やボンディングワイヤ１２などを樹脂封止することによって、ガスや水分などから半導体チップ１０やボンディングワイヤ１２などを保護する機能を有している。
ここで、第１実施形態では、配線基板１上の所定領域（半導体チップ１０が搭載された領域とは異なる領域）に、銅からなる複数の金属バンプ３０が形成されている。この複数の金属バンプ３０は、図１および図２に示すように、半導体チップ１０を囲むように、互いに所定の間隔を隔てて配列されている。なお、金属バンプ３０は、本発明の「放熱部材」および「金属柱」の一例である。
また、第１実施形態では、図１〜図３に示すように、複数の金属バンプ３０の各々は、上記した封止樹脂層２０によって覆われている一方、その一部が封止樹脂層２０の上面から露出している。このような構成は、たとえば、金属バンプ３０を封止樹脂層２０で封止した後、封止樹脂層２０の上面を研磨等により所定量だけ除去することによって得られる。なお、この場合には、封止樹脂層２０の上面と金属バンプ３０の露出面とは同一面となる。
第１実施形態では、上記のように、配線基板１上の所定領域に、互いに所定の間隔を隔てて配列された複数の金属バンプ３０を設けることによって、半導体チップ１０で発生した熱を外部に放熱させ易くすることができる。このため、ＢＧＡ型半導体装置の放熱特性をより向上させることができるので、半導体チップ１０の発熱量が大きい場合でも、半導体チップ１０で発生した熱を十分に放熱することができる。これにより、ＢＧＡ型半導体装置の信頼性の低下を抑制することができる。
また、第１実施形態では、複数の金属バンプ３０の各々を、封止樹脂層２０の上面から一部が露出するように設けることによって、金属バンプ３０の露出部分を介して、容易に、半導体チップ１０で発生した熱を外部に放熱することができる。
図４は、第１実施形態の変形例によるＢＧＡ型半導体装置の平面図である。図１および図４を参照して、第１実施形態の変形例によるＢＧＡ型半導体装置では、基材層２（図１参照）の上面上に形成された複数の配線層３は、放熱用の導体層３ｃと、この放熱用の導体層３ｃと半導体チップ１０が搭載される搭載部３ａとを熱的に接続するための４つの接続部３ｄとをさらに含んでいる。
放熱用の導体層３ｃは、配線基板１の外周部近傍の領域に、平面視において半導体チップ１０およびボンディングワイヤ１２を囲むように枠状に形成されている。また、４つの接続部３ｄは、搭載部３ａの４つの角部の各々に１つずつ配置されており、平面視において、放射状に広がるように形成されている。なお、放熱用の導体層３ｃ、４つの接続部３ｄおよび搭載部３ａは、一体的に連結されている。また、ボンディングワイヤ１２を介して半導体チップ１０と電気的に接続される接続電極層３ｂ（図１参照）は、搭載部３ａ、導体層３ｃおよび接続部３ｄに囲まれた領域１３にそれぞれ形成されている。また、放熱用の導体層３ｃの上面上には、上記した金属バンプ３０が形成されている。
なお、第１実施形態の変形例のその他の構成は、上記第１実施形態と同様である。
第１実施形態の変形例では、上記のように、放熱用の導体層３ｃ上に複数の金属バンプ３０を形成するとともに、この放熱用の導体層３ｃと半導体チップ１０が搭載される搭載部３ａとを接続部３ｄを介して熱的に接続することによって、半導体チップ１０で発生した熱を容易に金属バンプ３０に伝達させることができるので、容易に、複数の金属バンプ３０を介して、半導体チップ１０で発生した熱を外部に放熱することができる。
なお、第１実施形態の変形例のその他の効果は、上記第１実施形態と同様である。
（第２実施形態）
図５は、本発明の第２実施形態によるＢＧＡ型半導体装置の断面図である。次に、図５を参照して、この第２実施形態によるＢＧＡ型半導体装置では、上記した第１実施形態によるＢＧＡ型半導体装置において、さらに、ヒートシンク４０を備えている。このヒートシンク４０はアルミニウムなどの熱伝導性の優れた金属材料から構成されており、複数の放熱フィン４１を有している。そして、ヒートシンク４０は、複数の金属バンプ３０の各々と熱的に接続された状態で、封止樹脂層２０の上面上に固定されている。
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
第２実施形態では、上記のように、封止樹脂層２０の上面上に、金属バンプ３０と熱的に接続されたヒートシンク４０を備えることによって、このヒートシンク４０を介して、半導体チップ１０で発生した熱を効果的に外部に放熱することができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
（第３実施形態）
図６は、本発明の第３実施形態によるＢＧＡ型半導体装置の断面図である。次に、図６を参照して、この第３実施形態によるＢＧＡ型半導体装置では、複数の金属バンプ３０の少なくとも一部が、所定の接続電極層３ｂと電気的に接続するように形成されている。これにより、接続電極層３ｂと電気的に接続された金属バンプ３０を電気配線として機能させることができる。
上記のように構成された第３実施形態によるＢＧＡ型半導体装置では、ＢＧＡ型半導体装置上に他の半導体装置５０を搭載することによってパッケージオンパッケージ（ＰｏＰ）構造に構成した際に、上側の半導体装置５０を下側のＢＧＡ型半導体装置に容易に電気的に接続することができる。そして、上側に配置された半導体装置５０に放熱対策が施されている場合には、ＢＧＡ型半導体装置からの熱を、半導体装置５０から放熱することが可能となる。
なお、第３実施形態のその他の構成および効果は、上記第１実施形態と同様である。
（第４実施形態）
図７は、本発明の第４実施形態によるＢＧＡ型半導体装置の断面図である。続いて、図１および図７を参照して、この第４実施形態によるＢＧＡ型半導体装置では、上記第１〜第３実施形態と異なり、配線基板１には、金属バンプ３０（図１参照）に代えて金属ピン１３０（図７参照）が設けられている。なお、金属ピン１３０は、本発明の「放熱部材」および「金属柱」の一例である。この金属ピン１３０は、熱伝導性の優れた銅から構成されており、半導体チップ１０の厚み方向に伸びるように、配線基板１に固定されている。具体的には、配線基板１の所定領域に、上面から厚み方向に所定の深さを有する凹部２ａが複数形成されており、この複数の凹部２ａの各々に、上記した金属ピン１３０が挿入されている。
第４実施形態では、上記のように、配線基板１に複数の金属ピン１３０を設けることによって、上記した第１〜第３実施形態と同様、半導体チップ１０で発生した熱を外部に放熱させ易くすることができる。
また、第４実施形態では、配線基板１に複数の金属ピン１３０を設けることによって、放熱特性向上の効果に加えて、半導体チップ１０の反りを抑制する効果も得られる。
第４実施形態のその他の構成は、上記第１、第２または第３実施形態と同様である。また、第４実施形態の効果は、上記第１実施形態と同様である。
（第５実施形態）
図８は、本発明の第５実施形態によるＢＧＡ型半導体装置の断面図である。続いて、図８を参照して、本発明の第５実施形態によるＢＧＡ型半導体装置の構造について説明する。
この第５実施形態によるＢＧＡ型半導体装置では、上記第１〜第４実施形態と異なり、配線基板１０１が多層基板から構成されている。具体的には、配線基板１０１は、基材層１０２が複数積層された構造を有している。この基材層１０２の上面上および下面上には、それぞれ、配線層３または配線層４が形成されている。なお、基材層１０２は、たとえば、樹脂材料、有機高分子材料またはセラミクス材料などの絶縁性材料から構成されている。また、配線基板１０１（基材層１０２）の配線層３および４は、それぞれ、銅などの導電性材料から構成されている。さらに、配線基板１０１（基材層１０２）の配線層３は、配線基板１０１の上面に形成されるとともに半導体チップ１０が搭載される搭載部３ａと、同じく上面に形成された接続電極層３ｂと、内層側に形成された内層配線層３ｃとを含んでいる。一方、配線基板１０１（基材層１０２）の配線層４は、配線基板１０１の下面に形成された接続電極層４ａを含んでいる。なお、配線基板１０１は、本発明の「基板」の一例である。
また、配線基板１０１（基材層１０２）の所定部分には、上層側の配線層と下層側の配線層とを電気的に接続するためのスルーホール（ヴィアホール）５が形成されている。このスルーホール（ヴィアホール）５には、たとえば、金属材料などからなるプラグ５ａが埋め込まれている。なお、スルーホール（ヴィアホール）５にプラグ５ａを埋め込む代わりに、スルーホール５の側壁に導体層を形成してもよい。あるいは、スルーホール（ヴィアホール）５の側壁に導体層を形成した後、スルーホール（ヴィアホール）５の穴埋め処理を行ってもよい。
また、第５実施形態では、上記第４実施形態と同様、配線基板１０１には、複数の金属ピン１３０が設けられている。この金属ピン１３０は、熱伝導性の優れた銅から構成されており、半導体チップ１０の厚み方向に伸びるように、配線基板１０１に固定されている。具体的には、配線基板１０１の所定領域に、上面から厚み方向に所定の深さを有する凹部１０２ａが複数形成されており、この複数の凹部１０２ａの各々に、上記した金属ピン１３０が挿入されている。
ここで、第５実施形態では、複数の凹部１０２ａの少なくとも一部が内層配線層３ｃに対応する領域に形成されている。また、これらの凹部１０２ａは、内層配線層３ｃに達する深さに構成されている。これにより、内層配線層３ｃに対応する領域に形成された凹部１０２ａに挿入された金属ピン１３０は、配線基板１０１の内層配線層３ｃと電気的に接続された状態となっている。すなわち、複数の凹部１０２ａの各々に挿入された複数の金属ピン１３０の少なくとも一部は、配線基板１０１の内層配線層３ｃと電気的に接続された状態となっている。
上記のように構成された第５実施形態によるＢＧＡ型半導体装置では、複数の金属ピン１３０の少なくとも一部を、内層配線層３ｃと電気的に接続された状態にすることによって、内層配線層３ｃと電気的に接続された金属ピン１３０を電気配線として機能させることができる。
第５実施形態のその他の構成は、上記第４実施形態と同様である。また、第５実施形態のその他の効果は、上記第１〜第４実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第５実施形態では、樹脂封止型半導体装置の一例であるＢＧＡ型半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、ＢＧＡ型半導体装置以外の樹脂封止型半導体装置に本発明を適用してもよい。
また、上記第１〜第５実施形態では、放熱部材（金属バンプ、金属ピン）の一部が封止樹脂層の上面から露出するように構成した例を示したが、本発明はこれに限らず、放熱部材（金属バンプ、金属ピン）の一部が封止樹脂層から露出しない構成にしてもよい。また、封止樹脂層の上面から露出するように構成される放熱部材は、複数の放熱部材のうちの一部であってもよい。
また、上記第１〜第５実施形態では、平面視において、半導体チップを囲むように複数の放熱部材（金属バンプ、金属ピン）を配置（配列）した例について示したが、本発明はこれに限らず、複数の放熱部材（金属バンプ、金属ピン）は、上記（第１〜第５実施形態）とは異なる配置（配列）となるように構成してもよい。
なお、上記第1〜第５実施形態では、放熱部材の一例として金属バンプまたは金属ピンを用いた例を示したが、本発明はこれに限らず、金属バンプまたは金属ピン以外の放熱部材を用いてもよい。また、金属柱以外の形状を有する放熱部材を用いても良い。
また、上記第１〜第４実施形態では、両面基板からなる配線基板を用いてＢＧＡ型半導体装置（樹脂封止型半導体装置）を構成した例を示したが、本発明はこれに限らず、両面基板以外の例えば多層基板からなる配線基板を用いてＢＧＡ型半導体装置（樹脂封止型半導体装置）を構成してもよい。
また、上記第１〜第３実施形態では、金属バンプを銅（Ｃｕ）から構成した例を示したが、本発明はこれに限らず、金属バンプを銅（Ｃｕ）以外の金属材料から構成してもよい。たとえば、金属バンプをアルミニウム（Ａｌ）から構成してもよい。
また、上記第１実施形態の変形例では、放熱用の導体層を枠状に形成するとともに、搭載部から放射状に広がるように形成された４つの接続部を介して、放熱用の導体層と搭載部とを熱的に接続した構成例について説明したが、本発明はこれに限らず、放熱用の導体層および接続部の構成は、上記した構成（上記第１実施形態の変形例で示した構成）以外の構成であってもよい。
また、上記第４および第５実施形態では、金属ピンを銅（Ｃｕ）から構成した例を示したが、本発明はこれに限らず、金属ピンを銅（Ｃｕ）以外の金属材料から構成してもよい。たとえば、金属ピンをアルミニウム（Ａｌ）から構成してもよい。
本発明の第１実施形態によるＢＧＡ型半導体装置の断面図である。 本発明の第１実施形態によるＢＧＡ型半導体装置の平面図である。 本発明の第１実施形態によるＢＧＡ型半導体装置の全体斜視図である。 第１実施形態の変形例によるＢＧＡ型半導体装置の平面図である。 本発明の第２実施形態によるＢＧＡ型半導体装置の断面図である。 本発明の第３実施形態によるＢＧＡ型半導体装置の断面図である。 本発明の第４実施形態によるＢＧＡ型半導体装置の断面図である。 本発明の第５実施形態によるＢＧＡ型半導体装置の断面図である。
符号の説明
１、１０１ 配線基板（基板）
２、１０２ 基材層
３ 配線層
３ａ 搭載部
３ｂ 接続電極層
３ｃ 放熱用の導体層
３ｄ 接続部
４ 配線層
４ａ 接続電極層
５ スルーホール
５ａ プラグ
６ 半田ボール
１０ 半導体チップ
１１ 接着層
１２ ボンディングワイヤ
２０ 封止樹脂層
３０ 金属バンプ（放熱部材、金属柱）
４０ ヒートシンク
４１ フィン
１３０ 金属ピン（放熱部材、金属柱）

Claims (7)

  1. 半導体チップが搭載され、配線層を有する基板と、
    前記基板に形成された外部接続電極と、
    前記基板の前記半導体チップが搭載された領域とは異なる領域において、前記外部接続電極が形成された面とは反対の面に形成され、導電性材料からなる複数の放熱部材と、
    前記放熱部材の少なくとも一部が露出する露出部を備えるように前記半導体チップを覆う封止樹脂層と、
    を含み、
    前記基板はその基板上に、前記放熱部材が接続された導体層と、前記半導体チップが搭載される搭載部と、前記導体層と前記搭載部とを接続する放射状に広がるように形成された接続部とを含む配線層を有し、
    前記放熱部材の少なくとも一部は、所定の前記配線層と電気的に接続されており、前記複数の放熱部材はそれぞれが金属柱から形成されており、平面視において前記半導体チップを囲むように配列されていることを特徴とする、樹脂封止型半導体装置。
  2. 前記封止樹脂層は、前記放熱部材が同一平面で露出するように前記半導体チップを覆うことを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 前記封止樹脂層は、前記放熱部材が同一平面で露出するように前記半導体チップと前記放熱部材とを覆うことを特徴とする請求項１に記載の樹脂封止型半導体装置。
  4. 前記樹脂封止層の上面上に搭載されるヒートシンクをさらに備え、
    前記ヒートシンクと前記放熱部材とは、互いに熱的に接続されていることを特徴とする、請求項１〜３のいずれか１項に記載の樹脂封止型半導体装置。
  5. 前記半導体チップが前記封止樹脂層で封止されることによって、ＢＧＡ型のパッケージ形態に構成されていることを特徴とする、請求項１〜４のいずれか１項に記載の樹脂封止型半導体装置。
  6. 前記基板は、樹脂材料、有機高分子材料およびセラミクス材料の少なくとも１つを含む構成材料から構成されていることを特徴とする、請求項１〜５のいずれか１項に記載の樹脂封止半導体装置。
  7. 前記接続部が、前記搭載部における４つの角部の各々に１つずつ形成されていることを特徴とする、請求項１〜６のいずれか１項に記載の樹脂封止半導体装置。
JP2007277269A 2007-10-25 2007-10-25 樹脂封止型半導体装置 Active JP5081578B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007277269A JP5081578B2 (ja) 2007-10-25 2007-10-25 樹脂封止型半導体装置
US12/256,680 US9484282B2 (en) 2007-10-25 2008-10-23 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277269A JP5081578B2 (ja) 2007-10-25 2007-10-25 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012190798A Division JP2012256935A (ja) 2012-08-31 2012-08-31 樹脂封止型半導体装置

Publications (3)

Publication Number Publication Date
JP2009105297A JP2009105297A (ja) 2009-05-14
JP2009105297A5 JP2009105297A5 (ja) 2010-12-02
JP5081578B2 true JP5081578B2 (ja) 2012-11-28

Family

ID=40706682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277269A Active JP5081578B2 (ja) 2007-10-25 2007-10-25 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US9484282B2 (ja)
JP (1) JP5081578B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US8054629B2 (en) * 2008-09-30 2011-11-08 Intel Corporation Microfins for cooling an ultramobile device
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
JP5695306B2 (ja) * 2009-08-24 2015-04-01 リコー電子デバイス株式会社 電子回路部品及びその製造方法
JP5776174B2 (ja) * 2010-12-15 2015-09-09 富士通株式会社 電子部品内蔵基板の製造方法
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
JP5945326B2 (ja) * 2012-07-30 2016-07-05 パナソニック株式会社 放熱構造を備えた半導体装置
US9165906B2 (en) * 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
JP2015012161A (ja) * 2013-06-28 2015-01-19 株式会社デンソー 電子装置
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
JP6371583B2 (ja) 2014-05-20 2018-08-08 ローム株式会社 半導体パッケージ、ｐｃｂ基板および半導体装置
US20190214327A1 (en) * 2018-01-10 2019-07-11 Sonja Koller Thermal conduction devices and methods for embedded electronic devices
CN109698263B (zh) * 2018-11-28 2023-11-03 广东晶科电子股份有限公司 一种封装基板、半导体器件及其制作方法
CN110767614A (zh) * 2019-10-10 2020-02-07 华为技术有限公司 封装结构和电子装置
JP7161069B1 (ja) * 2021-03-11 2022-10-25 株式会社メイコー 記憶装置及び記憶装置モジュール

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4916522A (en) * 1988-04-21 1990-04-10 American Telephone And Telegraph Company , At & T Bell Laboratories Integrated circuit package using plastic encapsulant
US5065281A (en) * 1990-02-12 1991-11-12 Rogers Corporation Molded integrated circuit package incorporating heat sink
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
NL9201640A (nl) 1992-09-22 1994-04-18 Nederland Ptt Systeem omvattende ten minste één encoder voor het coderen van een digitaal signaal en ten minste één decoder voor het decoderen van een digitaal signaal, en encoder en decoder voor toepassing in het systeem volgens de uitvinding.
JPH06252285A (ja) * 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
JPH06310861A (ja) 1993-04-21 1994-11-04 Oki Electric Ind Co Ltd セラミック多層基板におけるサーマルビアの形成方法
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH1126658A (ja) 1997-07-09 1999-01-29 Rohm Co Ltd Ｂｇａ型半導体装置のパッケージ構造
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN1265451C (zh) 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
US6909178B2 (en) 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002158315A (ja) 2000-09-06 2002-05-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6638080B2 (en) * 2001-01-18 2003-10-28 Agilent Technologies, Inc. Integrated ball grid array-pin grid array-flex laminate test assembly
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP2003008186A (ja) 2001-06-21 2003-01-10 Sony Corp 半導体装置
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP4266717B2 (ja) * 2003-06-13 2009-05-20 三洋電機株式会社 半導体装置の製造方法
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
US7187068B2 (en) * 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system
WO2006132151A1 (ja) 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP5285204B2 (ja) 2005-08-22 2013-09-11 ローム株式会社 半導体装置及び半導体装置製造用基板
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
WO2007083351A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
US8395254B2 (en) * 2006-03-30 2013-03-12 Stats Chippac Ltd. Integrated circuit package system with heatspreader
US20070262435A1 (en) * 2006-04-27 2007-11-15 Atmel Corporation Three-dimensional packaging scheme for package types utilizing a sacrificial metal base
US7564137B2 (en) * 2006-04-27 2009-07-21 Atmel Corporation Stackable integrated circuit structures and systems devices and methods related thereto
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
SG140574A1 (en) * 2006-08-30 2008-03-28 United Test & Assembly Ct Ltd Method of producing a semiconductor package
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7656031B2 (en) * 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US7960827B1 (en) * 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8536462B1 (en) * 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8300423B1 (en) * 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8618659B2 (en) * 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface

Also Published As

Publication number Publication date
JP2009105297A (ja) 2009-05-14
US9484282B2 (en) 2016-11-01
US20090184412A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5081578B2 (ja) 樹脂封止型半導体装置
US7126218B1 (en) Embedded heat spreader ball grid array
US6657296B2 (en) Semicondctor package
US8310045B2 (en) Semiconductor package with heat dissipation devices
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US7339278B2 (en) Cavity chip package
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7361986B2 (en) Heat stud for stacked chip package
TWI584428B (zh) 降低封裝翹曲之散熱型半導體封裝構造
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2008091879A (ja) 放熱装置を備えた集積回路パッケージおよびその製造方法
US9271388B2 (en) Interposer and package on package structure
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TW201537719A (zh) 堆疊型半導體封裝
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
US8031484B2 (en) IC packages with internal heat dissipation structures
JP2007281201A (ja) 半導体装置
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
WO2014136735A1 (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2012256935A (ja) 樹脂封止型半導体装置
US11417581B2 (en) Package structure
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
CN112420628B (zh) 半导体封装件
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250