JP5061473B2 - 窒化物系半導体装置 - Google Patents

Description

本発明は、ショットキバリアダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオードおよび縦型トランジスタといった、窒化物系半導体を用いる半導体装置に関する。

特許文献１には、素子の動作を安定化することが可能な半導体素子が記載されている。この半導体素子では、ｎ型ＧａＮ基板は、少なくとも裏面の一部に転位の集中している領域を有する。窒化物系半導体各層は、ｎ型ＧａＮ基板の表面上に形成されている。絶縁膜は、転位の集中している領域上に形成されている。ｎ側電極は、転位の集中している領域以外のｎ型ＧａＮ基板の裏面の領域に接触するように形成されている。

特許文献２のＧａＮ系半導体レーザ素子は、ｐ側電極及びｎ側電極が積層構造側に設けられている。また、半導体レーザ素子は、サファイア基板に代えてＧａＮ単結晶基板を使い、かつＧａＮ−ＥＬＯ構造層を設けることなくＧａＮ系化合物半導体層の積層構造を直接にＧａＮ単結晶基板上に形成している。ＧａＮ単結晶基板は、幅１０マイクロメートルの連続帯状のコア部を有し、コア部とコア部との間隔は４００マイクロメートル程度である。レーザストライプ、ｐ側電極のパッドメタル、及びｎ側電極は、ＧａＮ単結晶基板のコア部以外の領域上の積層構造に設けられている。パッドメタルの側縁部とコア部の外周縁との間の水平距離は９５マイクロメートルであり、またｎ側電極とコア部の外周縁との間の水平距離も９５マイクロメートルである。ＧａＮ系半導体発光素子によれば、ＧａＮ単結晶基板上に形成され、かつ電流リークを小さくできる。

特許文献３の窒化物系化合物半導体素子は、高密度欠陥領域を周期的に有する半導体基板を利用している。ＧａＮ系半導体レーザ素子では、ｎ型ＧａＮ層、ｎ型ＡｌＧａＮクラッド層、活性層、Ｍｇドープｐ型ＧａＮ光導波層、ｐ型ＡｌＧａＮクラッド層及びｐ型ＧａＮコンタクト層の積層構造は、ｎ型ＧａＮ基板上に設けられている。ＧａＮ基板の高密度欠陥領域のコア部には、直径５０マイクロメートルの貫通孔が設けられ、高抵抗層、例えばＳｉＯ_２層又はＳｉＮ_Ｘ層で埋め込まれている。ｎ側電極を貫通孔の間に位置するように設けており、ｐ側電極をｎ側電極上に設けている。高抵抗層が電流ブロック層となるので、電流が注入される領域は、高抵抗層で挟まれた領域に制限される。ＧａＮ系半導体レーザ素子の活性領域は、活性層のうち高抵抗層の延長方向線で挟まれた領域である。

特許文献４の窒化物系半導体レーザ素子では、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ第１光ガイド層、ＩｎＧａＮ活性層、ｐ型ＩｎＧａＮ層、第２光ガイド層、ｐ型ＡｌＧａＮクラッド層、及びｐ型ＧａＮコンタクト層を有する積層構造は、ｎ型ＧａＮ基板上に設けられている。ｐ型クラッド層の上層部及びｐ型コンタクト層は、一方向にリッジストライプ状に延びるリッジストライプ部として形成される。このリッジストライプ部の両脇は絶縁膜で被覆されており、リッジストライプ部は、高密度欠陥領域間に位置する。ｐ側電極は高密度欠陥領域間にリッジストライプ部に沿って延在する。ｎ側電極はＧａＮ基板の裏面上のほぼ全面に設けられた電極層から高密度欠陥領域と接触しないように一部を切り欠いてなる電極層として形成される。これによれば、低密度欠陥領域内に高密度欠陥領域を周期的に有する半導体基板を利用して、リーク電流の発生を抑制できる。

特許文献５の窒化物半導体レーザ素子では、III族窒化物半導体の積層構造、並びに該積層構造上面および基板下面に設ける電極をそれぞれ次のように配置している。レーザ光導波領域は、基板を上下方向に貫通する転位集中領域の上方から外れた位置に設けられる。積層構造上面および基板下面に設ける電極は、転位集中領域の上方および下方から外れた位置に設けられる。この窒化物半導体レーザ素子は、動作特性に優れ、レーザ発振寿命が長い。

特許文献６の発光素子構造あるいは素子構造は、窒化物系III−Ｖ族化合物半導体基板１上に設けられている。窒化物系III−Ｖ族化合物半導体基板では、第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している。これら半導体発光素子あるいは半導体素子を製造する際に、第２の領域が実質的に含まれないように窒化物系III−Ｖ族化合物半導体基板上に素子領域を画定するか、発光領域あるいは活性領域に第２の領域が実質的に含まれないようにする。これによって、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子や特性が良好で信頼性も高く長寿命の半導体素子が実現される。

特許文献７では、低転位密度領域と高転位密度領域が短周期に交互に存在する窒化物半導体基板を用いて、両方の領域が各々複数含まれるような大面積に窒化物半導体発光ダイオード（ＬＥＤ）チップを形成する。ｐ電極の下側に設けた電流障壁層により低転位密度領域に電流を集中させる。電流障壁層は、ｐ電極とショットキ接合するＡｌＧａＮ等によって形成する。この窒化物半導体発光ダイオードによれば、ＥＬＯＧ成長基板のように低転位密度領域と高転位密度領域が交互に存在する基板を用いながら、発光面積が十分に得られ、かつ、量子効率やリニアリティが優れる。

特許文献８のＧａＮ系電界効果トランジスタは、複数のＧａＮエピタキシャル結晶層が積層されて成る積層構造を有する。積層構造の表面にはゲート電極およびソース電極（動作電極）が配置されており、裏面にはドレイン電極が配置されている。このＧａＮ系電界効果トランジスタにおける積層構造は、動作時における電界集中領域が他の領域に比べて転位密度の低減されている。このＧａＮ系電界効果トランジスタによれば、動作時に電界が集中する領域のＧａＮ結晶が高品質であるので、優れた耐圧性を示す。
特開２００４−２６０１５２号公報 特開２００４−２３０５０号公報 特開２００３−２２９６２３号公報 特開２００３−２２９６３８号公報 特開２００３−２７３４７０号公報 特開２００３−１２４５７２号公報 特開２００２−３３５１２号公報 特開２００１−２３０４１０号公報

特許文献１〜７には、半導体レーザといった半導体光素子が記載されている。半導体光素子の構造は、例えばショットキバリアダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、縦型トランジスタのようなパワー用半導体装置の構造と異なる。また、半導体光素子の動作は、これらのパワー用半導体装置の動作と異なる。

高欠陥密度領域（コア部）がランダムに分布しており欠陥密度が制御されていないランダムコア基板と呼ばれるＧａＮ基板がある。このＧａＮ基板上に半導体積層構造を形成すると、ＧａＮ基板中の転位は貫通転位となって半導体積層構造に引き継がれる。このため、半導体積層構造の高欠陥密度領域の位置もランダムである。この領域上に、ｐｎ接合ダイオード、ｐｉｎダイオード、ＭＩＳ型電界効果トランジスタなどの電子走行素子が形成されると、貫通転位がリーク電流の経路となる。リーク電流は、素子の性能の低下やばらつきの原因となり、また素子の長期信頼性に影響を与える。特に、高パワー用縦型デバイスでは、該電子デバイスがオンのとき、縦方向に電子が走行する。該電子デバイスがオフのとき、高い逆バイアスが貫通転位に印加される。この逆バイアスのため、低抵抗であるコア部に電界集中が起こる。この電界集中は、大きな逆方向リーク電流が表面電極から裏面電極に流れてブレークダウン破壊を引き起こすなど、損失増大や耐圧不良を引き起こす。

これを回避するために、コア部の位置を制御したＧａＮ基板を用いることができる。このＧａＮ基板上に半導体層を成長して、コア部の位置が制御された半導体層をＧａＮ基板上に形成することができる。また、コア部の位置が制御された半導体層をシリコン基板などの異種基板上に形成することができる。これらの基板上に、低欠陥密度領域の各々に選択的に電子デバイスを作成することができる。該基板では、低欠陥密度領域およびコア部は、以下のように配置されている。例えば、低欠陥密度領域は、その周囲にあるいくつかのコア部によって囲まれている。或いは、低欠陥密度領域は、コア部によって挟まれている。

しかしながら、低欠陥密度領域は単連結の領域ではないので、このＧａＮ基板を用いることは素子レイアウトの設計における制約となるだけでなく、大面積の素子を作ることを難しくする。例えば、コア部がストライプ状に伸びるストライプコア基板では、ストライプコア基板の低転位領域の各々に素子を作成することはできるけれども、コア部を跨いで素子を配置することは難しく、このため、大電流、高出力の電子走行素子は実現できない。

本発明は、このような事情を鑑みてなされたものであり、高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造のショットキバリアダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、縦型トランジスタ、および窒化物系半導体を用いる半導体装置を提供することこを目的とする。

本発明の一側面は、窒化物系半導体を用いる半導体装置はショットキバリアダイオードであり、該半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれショットキ接合を成す第１および第２の電極と、（ｄ）前記第１導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、（ｅ）前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｇ）前記導電性基板の前記裏面上に設けられた第２の電極層とを備え、前記第１導電型窒化ガリウム系半導体領域の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられている。前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、当該半導体装置は、前記第１及び第２の素子を含むショットキバリアダイオードである。

このショットキバリアダイオードによれば、第１導電型窒化ガリウム系半導体層の第１の領域には、ショットキバリアダイオードの第１の素子が設けられており、第１導電型窒化ガリウム系半導体層の第３の領域には、ショットキバリアダイオードの第２の素子が設けられている。第１および第２の素子は、それぞれ第１および第３の領域にショットキ接合を成す第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。ショットキバリアダイオードに逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置はｐｎ接合ダイオードであり、該半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第２の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第２の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第２の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層上に設けられた第２導電型窒化ガリウム系半導体層と、（ｄ）前記第２導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれオーミック接合を成す第１および第２の電極と、前記第２導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、（ｅ）前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｇ）前記導電性基板の前記裏面上に設けられた第２の電極層とを備え、前記第１導電型窒化ガリウム系半導体層と前記第２導電型窒化ガリウム系半導体層とはｐｎ接合構造を構成しており、前記第２導電型窒化ガリウム系半導体層の前記第１の領域は、前記第１導電型窒化ガリウム系半導体層の前記第１の領域上に設けられており、前記第２導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１導電型窒化ガリウム系半導体層の前記第２の領域上に設けられており、前記第２導電型窒化ガリウム系半導体層の前記第３の領域は、前記第１導電型窒化ガリウム系半導体層の前記第３の領域上に設けられる。前記第１導電型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、当該半導体装置は、前記第１及び第２の素子を含むｐｎ接合ダイオードである。

このｐｎ接合ダイオードによれば、第１導電型および第２導電型の窒化ガリウム系半導体層の第１の領域には、ｐｎ接合ダイオードの第１の素子が設けられており、第１導電型および第２導電型の窒化ガリウム系半導体層の第３の領域には、ｐｎ接合ダイオードの第２の素子が設けられている。第１および第２の素子は、それぞれ第１および第３の領域にオーミック接合を成す第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。ｐｎ接合ダイオードに逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置はｐｉｎ接合ダイオードであり、該半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第２の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第２の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第２の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層上に設けられた第２導電型窒化ガリウム系半導体層と、（ｄ）第３の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第３の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第３の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層と前記第２導電型窒化ガリウム系半導体層との間に設けられたｉ型窒化ガリウム系半導体層と、（ｅ）前記第２導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれオーミック接合を成す第１および第２の電極と、（ｆ）前記第２導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、（ｇ）前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、（ｈ）前記第２導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｉ）前記導電性基板の前記裏面上に設けられた第２の電極層とを備え、前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層および前記第２導電型窒化ガリウム系半導体層はｐｉｎ接合構造を構成しており、前記ｉ型窒化ガリウム系半導体層の前記第１の領域は、前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第２導電型窒化ガリウム系半導体層の前記第１の領域との間に設けられており、前記ｉ型窒化ガリウム系半導体層の前記第２の領域は、前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記第２導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられており、前記ｉ型窒化ガリウム系半導体層の前記第３の領域は、前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２導電型窒化ガリウム系半導体層の前記第３の領域との間に設けられている。前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、当該半導体装置は、前記第１及び第２の素子を含むｐｉｎ接合ダイオードである。

このｐｉｎ接合ダイオードによれば、第１導電型、ｉ型および第２導電型の窒化ガリウム系半導体層の第１の領域にはｐｉｎ接合ダイオードの第１の素子が設けられており、第１導電型、ｉ型および第２導電型の窒化ガリウム系半導体層の第３の領域にはｐｉｎ接合ダイオードの第２の素子が設けられている。第１および第２の素子は、第１および第３の領域にオーミック接合を成す第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。ｐｉｎ接合ダイオードに逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置は縦型トランジスタであり、該半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、（ｄ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、（ｅ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられた第１のゲート絶縁層と、（ｇ）前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられた第２のゲート絶縁層と、（ｈ）前記第１のゲート絶縁層上に設けられた第１のゲート電極と、（ｉ）前記第２のゲート絶縁層上に設けられた第２のゲート電極と、（ｊ）前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、（ｋ）前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、（ｍ）前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される第１の配線導体と、（ｎ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｐ）前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、（ｑ）前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１のゲート電極と前記第２のゲート電極とを互いに接続する第２の配線導体と、（ｒ）前記導電性基板の前記裏面上に設けられた第２の電極層とを備え、前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられている。前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、当該半導体装置は、前記第１及び第２の素子を含む縦型トランジスタである。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置は縦型トランジスタであり、該半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、（ｄ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、（ｅ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられた第１のゲート絶縁層と、（ｇ）前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられた第２のゲート絶縁層と、（ｈ）前記第１のゲート絶縁層上に設けられた第１のゲート電極と、（ｉ）前記第２のゲート絶縁層上に設けられた第２のゲート電極と、（ｊ）前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、（ｋ）前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２のゲート電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、（ｍ）前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２のゲート電極に接続される第１の配線導体と、（ｎ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｐ）前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、（ｑ）前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１の電極と前記第２の電極とを互いに接続する第２の配線導体とを備え、前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられている。

この縦型トランジスタによれば、第１導電型窒化ガリウム系半導体層の第１の領域には、縦型トランジスタの第１の素子が設けられており、第１導電型窒化ガリウム系半導体層の第３の領域には、縦型トランジスタの第２の素子が設けられている。第１および第２の素子は、それぞれ第１および第３の領域にオーミック接合を成す第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。縦型トランジスタに逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。この構造によれば、ＭＯＳ型トランジスタおよびＭＩＳ型トランジスタが提供される。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置は、（ａ）表面および裏面を有する導電性基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれ電気的に接続された第１および第２の電極と、（ｄ）前記第１導電型窒化ガリウム系半導体層並びに前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁領域と、（ｅ）前記保護絶縁領域上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁領域との間に設けられた第１の絶縁層と
を備え、前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられている。

この窒化物系半導体装置によれば、窒化ガリウム系半導体層の第１の領域には、半導体装置の第１の素子が設けられており、窒化ガリウム系半導体層の第３の領域には、半導体装置の第２の素子が設けられている。第１および第２の素子は、それぞれ第１および第３の領域に電気的に接続された第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。半導体装置に逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置は、縦型絶縁ゲートバイポーラトランジスタであって、この半導体装置は、（ａ）窒化ガリウム系半導体と異なる半導体材料からなり表面および裏面を有する半導体基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、（ｄ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、（ｅ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられている第１のゲート絶縁層と、（ｇ）前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられている第２のゲート絶縁層と、（ｈ）前記第１のゲート絶縁層上に設けられた第１のゲート電極と、（ｉ）前記第２のゲート絶縁層上に設けられた第２のゲート電極と、（ｊ）前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、（ｋ）前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、（ｍ）前記第１の保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される第１の配線導体と、（ｎ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記第１の保護絶縁膜との間に設けられた第１の絶縁層と、（ｐ）前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、（ｑ）前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１のゲート電極と前記第２のゲート電極とを互いに接続する第２の配線導体と、（ｒ）窒化ガリウム系半導体と異なる材料から成っており前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域と前記半導体基板との間にそれぞれ設けられているマスクと、（ｓ）前記導電性基板の前記裏面上に設けられた第２の電極層とを備え、前記半導体基板は第２導電型を有している。前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、当該半導体装置は、前記第１及び第２の素子を含む縦型絶縁ゲートバイポーラトランジスタである。

本発明の別の側面によれば、窒化物系半導体を用いる半導体装置は、縦型絶縁ゲートバイポーラトランジスタであって、この半導体装置は、（ａ）窒化ガリウム系半導体と異なる半導体材料からなり表面および裏面を有する半導体基板と、（ｂ）第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、（ｃ）第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、（ｄ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、（ｅ）第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、（ｆ）前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられている第１のゲート絶縁層と、（ｇ）前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられている第２のゲート絶縁層と、（ｈ）前記第１のゲート絶縁層上に設けられた第１のゲート電極と、（ｉ）前記第２のゲート絶縁層上に設けられた第２のゲート電極と、（ｊ）前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、（ｋ）前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２のゲート電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、（ｍ）前記第１の保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２のゲート電極に接続される第１の配線導体と、（ｎ）前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、（ｐ）前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、（ｑ）前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１の電極と前記第２の電極とを互いに接続する第２の配線導体と、（ｒ）窒化ガリウム系半導体と異なる材料から成っており前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域と前記半導体基板との間にそれぞれ設けられているマスクとを備え、前記半導体基板は第２導電型を有している。

この絶縁ゲートバイポーラトランジスタによれば、窒化ガリウム系半導体層の第１の領域には半導体装置の第１の素子が設けられており、窒化ガリウム系半導体層の第３の領域には半導体装置の第２の素子が設けられている。第１および第２の素子は、それぞれ第１および第３の領域に電気的に接続された第１および第２の電極を含み、第１および第２の電極が絶縁層を乗り越えて伸びることがない。保護絶縁膜が第１および第２の電極のエッジおよび第１導電型窒化ガリウム系半導体層の表面を保護する。第１および第２の電極は、配線導体を介して互いに接続されている。第２の領域が第１の領域と第３の領域との間に設けられているけれども、第１の絶縁層が第２の領域と配線導体との間に設けられているので、配線導体は、第１の窒化ガリウム系半導体層の第２の領域に電気的に接続されない。半導体装置に逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層の第２の領域に高電界が直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。また、導電性基板上にマスクが設けられているので、窒化ガリウム系半導体層の第１および第３の領域の貫通転位密度を低減できる。

本発明に係る窒化物系半導体を用いる半導体装置は、前記導電性基板の前記裏面上に設けられた第２の電極層を更に備え、前記導電性基板は、所定の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記所定の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記所定の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含む窒化ガリウム系半導体支持基体を含んでおり、前記第１導電型窒化ガリウム系半導体層の前記第１の領域は、前記窒化ガリウム系半導体支持基体の前記第１の領域上に設けられており、前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記窒化ガリウム系半導体支持基体の前記第２の領域上に設けらており、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は、前記窒化ガリウム系半導体支持基体の前記第３の領域上に設けられており、前記第２の電極層は、前記窒化ガリウム系半導体支持基体の裏面において前記第１および第３の領域にオーミック接合を成す。この半導体装置によれば、窒化ガリウム系半導体支持基体が利用されるので、その上に良好な結晶品質の窒化ガリウム系半導体層が成長される。

本発明に係る窒化物系半導体を用いる半導体装置は、前記窒化ガリウム系半導体支持基体の前記第２の領域と前記第２の電極層との間に設けられた第２の絶縁層を更に備える。この半導体装置によれば、第２の絶縁層が窒化ガリウム系半導体支持基体の第２の領域と第２の電極層との間に設けられているので、第２の電極層は、窒化ガリウム系半導体支持基体の第２の領域に直接に接続されない。半導体装置に大きな電圧が印加される時でも、高電界が窒化ガリウム系半導体支持基体の第２の領域に直接に加わることがないので、第２の領域における電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

本発明に係る窒化物半導体を用いる半導体装置では、前記窒化ガリウム系半導体支持基体は窒化ガリウムから成る。この縦型トランジスタによれば、優れた結晶品質の窒化ガリウム支持基体を用いて、絶縁破壊電圧の低下を抑制できる。

本発明に係る縦型トランジスタは、窒化ガリウム系半導体とは異なる材料も構成要素として含んでおり前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域と前記導電性基板との間にそれぞれ設けられているマスクを更に備え、前記導電性基板は窒化ガリウム系半導体と異なる半導体材料からなる。この半導体装置によれば、窒化ガリウム系半導体層は、半導体材料からなる導電性基板上に、マスクを用いて転位を制御しながら成長される。また、ショットキダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、ＭＯＳ型トランジスタおよびＭＩＳ型トランジスタが提供される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造のショットキバリアダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、縦型トランジスタ、および窒化物半導体を用いる窒化物系半導体装置が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明に係る半導体装置に係る実施の形態（例えば、ショットキバリアダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、縦型トランジスタ）を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１は、本発明の実施の形態に係る半導体装置のショットキバリアダイオードを示す図面である。ショットキバリアダイオード１１は、導電性基板１３と、第１導電型窒化ガリウム系半導体層１５と、第１の電極１７ａと、第２の電極１７ｂと、保護絶縁膜１８と、第１の絶縁層１９と、配線導体２０と、電極層２１とを備える。導電性基板１３は、表面１３ａおよび裏面１３ｂを有する。第１導電型窒化ガリウム系半導体層１５は、導電性基板１３の表面１３ａ上に設けられている。第１導電型窒化ガリウム系半導体層１５は、第１の領域１５ａと、第２の領域１５ｂと、第３の領域１５ｃとを含んでいる。第１の領域１５ａは、第１の貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１１を有する。第２の領域１５ｂ（以下の実施例において「コア」と呼ばれる）は、第１の貫通転位密度Ｄ_１より大きい貫通転位密度Ｄ_１２を有する。第３の領域１５ｃは、第１の貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１３を有する。第１の電極１７ａは、第１導電型窒化ガリウム系半導体層１５の第１の領域１５ａにショットキ接合を成す。第２の電極１７ｂは、第１導電型窒化ガリウム系半導体層１５の第３の領域１５ｃにショットキ接合を成す。保護絶縁膜１８は、第１導電型窒化ガリウム系半導体層１５並びに第１および第２の電極１７ａ、１７ｂ上に設けられており、また第１および第２の電極１７ａ、１７ｂ上にそれぞれ位置する第１および第２の開口を有する。保護絶縁膜１８は、第１および第２の電極１７ａ、１７ｂのエッジを覆っている。第１の絶縁層１９は、第１導電型窒化ガリウム系半導体層１５の第２の領域１５ｂと保護絶縁膜１８との間に設けられている。配線導体２０は、保護絶縁膜１８上に設けられると共に、保護絶縁膜１８の第１および第２の開口を通して第１および第２の電極１７ａ、１７ｂに接続される。電極層２１は、導電性基板１３の裏面１３ｂ上に設けられている。窒化ガリウム系半導体層１５の第２の領域１５ｂは、第１の領域１５ａと第３の領域１５ｃとの間に設けられている。

このショットキバリアダイオード１１によれば、第１導電型窒化ガリウム系半導体層１５の第１の領域１５ａには、ショットキバリアダイオード１１の第１の素子ＳＢＤ１が設けられており、第１導電型窒化ガリウム系半導体層１５の第３の領域１５ｃには、ショットキバリアダイオード１１の第２の素子ＳＢＤ２が設けられている。第１の素子ＳＢＤ１は、第１の領域１５ａにショットキ接合を成す第１の電極１７ａを含み、また第２の素子ＳＢＤ２は、第３の領域１５ｃにショットキ接合を成す第２の電極１７ｂを含む。第１および第２の電極１７ａ、１７ｂは、絶縁層１９を乗り越えて伸びることがない。保護絶縁膜１８が第１および第２の電極１７ａ、１７ｂのエッジ並びに第１導電型窒化ガリウム系半導体層１５の表面を保護する。第１および第２の電極１７ａ、１７ｂは、配線導体２０を介して互いに接続されている。第２の領域１５ｂが第１の領域１５ａと第３の領域１５ｃとの間に設けられているけれども、第１の絶縁層１９および保護絶縁膜１８が、第２の領域１５ｂと配線導体２０との間に設けられているので、配線導体２０は、第１の窒化ガリウム系半導体層１５の第２の領域１５ｂに電気的に接続されない。ショットキバリアダイオード１１に逆バイアスが印加されるときでも、第１導電型窒化ガリウム系半導体層１５の第２の領域１５ｂに高電界が直接に加わることがないので、第２の領域１５ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

窒化ガリウム系半導体層１５の材料としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮがある。また、第１の貫通転位密度Ｄ_１としては、例えば１×１０^８ｃｍ^−２であり、貫通転位密度Ｄ_１１、Ｄ_１３としては、例えば１×１０^８ｃｍ^−２以下であり、貫通転位密度Ｄ_１２としては、例えば１×１０^８ｃｍ^−２より大きい。第１の絶縁層１９の材料としては、例えば窒化物、酸化物、フッ化物またはＳＯＧ等を単体もしくは多層膜として用いることができる。窒化物としては、例えばＳｉＮ_Ｘといったシリコン窒化物がある。酸化物としては、例えばＳｉＯ_２、ＺｎＯ、ＴｉＯ_２、Ｔａ_２Ｏ_５、Ａｌ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｒＯ_２、ＰｂＯ、ＨｆＯ_２、ＣｅＯ_２、Ｙ_２Ｏ_３、Ｃｒ_２Ｏ_３、Ｂｉ_２Ｏ_３、Ｉｎ_２Ｏ_３、Ｎｄ_２Ｏ_３、Ｓｂ_２Ｏ_３等がある。フッ化物としては、例えばＭｇＦ_２といったマグネシウムフッ化物、ＡｌＦ_３、ＣｅＦ_２、ＣａＦ_２、ＮｄＦ_３、ＰｂＦ_２、ＢａＦ_２、ＳｒＦ_２等がある。

ショットキバリアダイオード１１では、第１導電型窒化ガリウム系半導体層１５の第２の領域１５ｂの各々はＸ方向に伸びている。また、第１の領域１５ａおよび第３の領域１５ｃの各々もＸ方向に伸びている。第１、第２および第３の領域１５ａ、１５ｂ、１５ｃは、Ｙ方向に配列されている。第１、第２および第３の領域１５ａ、１５ｂ、１５ｃの各々は、第１導電型窒化ガリウム系半導体層１５の一方の面から対向する他方の面にＺ軸の方向に伸びている。第２の領域１５ｂは、第１の領域１５ａおよび第３の領域１５ｃの一方から他方を隔置している。また、第１の絶縁層１９は、第２の領域１５ｂを覆っている。

ショットキバリアダイオード１１では、第１導電型窒化ガリウム系半導体層１５の表面には、第２の領域１５ｂに合わせて設けられた溝１５ｄが設けられている。溝１５ｄはＸ軸の方向に伸びている。第１の絶縁層１９は溝１５ｄ内に設けられており、これにより、素子の平坦性を損なうことなく、絶縁層を厚くすることができるため、高電界の絶縁層による保持が容易になる。

好適な一例のショットキバリアダイオード１１では、導電性基板１３は、例えば窒化ガリウム系半導体、ＡｌＮといったIII族窒化物からなることができ、窒化ガリウム系半導体としては、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮがある。好ましくは、導電性基板１３は、窒化ガリウム系半導体支持基体２３を含んでいる。窒化ガリウム系半導体支持基体２３は第１の領域２３ａと、第２の領域２３ｂと、第３の領域２３ｃとを含む。窒化ガリウム系半導体支持基体２３では、第１の領域２３ａは、第１の貫通転位密度Ｄ_２より小さい貫通転位密度Ｄ_２１を有する。第２の領域２３ｂは、第１の貫通転位密度Ｄ_２より大きい貫通転位密度Ｄ_２２を有する。第３の領域２３ｃは、第１の貫通転位密度Ｄ_２より小さい貫通転位密度Ｄ_２３を有する。第２の貫通転位密度Ｄ_２としては、例えば１×１０^８ｃｍ^−２であり、貫通転位密度Ｄ_２１、Ｄ_２３としては、例えば１×１０^８ｃｍ^−２以下であり、貫通転位密度Ｄ_２２としては、例えば１×１０^８ｃｍ^−２より大きい。

窒化ガリウム系半導体層１５の第１の領域１５ａは、窒化ガリウム系半導体支持基体２３の第１の領域２３ａ上に設けられている。窒化ガリウム系半導体層１５の第２の領域１５ｂは、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂ上に設けられている。窒化ガリウム系半導体層１５の第３の領域１５ｃは、窒化ガリウム系半導体支持基体２３の第３の領域２３ｃ上に設けられている。窒化ガリウム系半導体層１５を窒化ガリウム系半導体支持基体２３にエピタキシャル成長すれば、上記のような構造が得られる。

ショットキバリアダイオード１１では、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂの各々はＸ方向に伸びている。また、第１の領域２３ａおよび第３の領域２３ｃの各々はＸ方向に伸びている。第１、第２および第３の領域２３ａ、２３ｂ、２３ｃは、Ｙ方向に配列されている。第１、第２および第３の領域２３ａ、２３ｂ、２３ｃの各々は、支持基体２３の一方の面から対向する他方の面にＺ軸の方向に伸びている。第２の領域２３ｂは、第１の領域２３ａおよび第３の領域２３ｃの一方から他方を隔置している。

第２の電極層２１は、窒化ガリウム系半導体支持基体２３の裏面２３ｄにおいて第１および第３の領域２３ａ、２３ｃにオーミック接合を成す。

このショットキバリアダイオード１１によれば、導電性基板１３が窒化ガリウム系半導体支持基体２３を含むので、窒化ガリウム系半導体層１５の第１および第３の領域１５ａ、１５ｃの貫通転位密度を低減できる。

（実施例１）
ストライプ状コアを有する導電性ｎ型ＧａＮ基板上にＭＯＶＰＥ法によりショットキーバリアダイオード用のエピタキシャル膜構造（ｎ型ＧａＮ半導体層）を作製する。ｎ型ＧａＮ半導体層は、ｎ型ＧａＮ基板表面のコアを引き継いだコア部を有する。このコア部を反応性イオンエッチングで所定の深さにエッチングすると共に、このエッチング部分にＳｉＮ膜を埋め込み形成して電流障壁部を形成する。これにより素子分離が形成される。ｎ型ＧａＮ半導体層の低欠陥密度領域にはアノード電極としてのｎ型ショットキー電極を電子ビーム蒸着法及びリフトオフ法により一体形成する。さらに、アノード電極、電流障壁部、及びその間に露出したｎ型ＧａＮ半導体層を覆う形で保護絶縁膜、たとえばＳｉＮ膜、ＳｉＯ_２膜などを成膜する。次いで、アノード電極上の保護絶縁膜の一部をフォトリソグラフィ技術によりバッファード弗酸等でエッチングしてアノード電極の一部を露出させる。最後に、露出したアノード電極どうしが短絡するような配線導体、たとえばＡｌを蒸着法により一体形成する。基板の裏面全面に各素子共通のカソード電極としてのｎ型オーミック電極を蒸着法により形成する。

図２（Ａ）は、本実施の形態に係るショットキバリアダイオードの変形例を示す図面である。図２（Ａ）は、ショットキバリアダイオード１１ａの断面図であり、図１に示されたI−I線に対応する断面を示す。ショットキバリアダイオード１１ａでは、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられた第２の絶縁層２５を更に備える。第２の絶縁層２５の材料としては、例えばシリコン窒化物等がある。

このショットキバリアダイオード１１ａによれば、第２の絶縁層２５が窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられているので、第２の電極層２１は、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに直接に接続されない。ショットキバリアダイオード１１ａに逆バイアスが印加されるときでも、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに高電界が直接に加わることがないので、第２の領域２３ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

ショットキバリアダイオード１１ａでは、窒化ガリウム系半導体支持基体２３の裏面には、第２の領域２３ｂに合わせて設けられた溝２３ｅが設けられている。第２の絶縁層２５は溝２３ｅ内に設けられており、これにより素子の平坦性を損なうことなく、絶縁層を厚くすることができるため、高電界の絶縁層による保持が容易になる。溝２３ｅは、Ｘ軸の方向に伸びている。溝２３ｅの深さは、例えば０．０１μｍ〜１０μｍであり、好ましくは０．１μｍ〜１μｍである。

ショットキバリアダイオード１１ａの一例では、
支持基体２３：ｎ型窒化ガリウム
第１導電型窒化ガリウム系半導体層１５：ｎ型窒化ガリウム
電極１７ａ、１７ｂ：ショットキ電極、Ｎｉ（８０ｎｍ）／Ａｕ（３０ｎｍ）
保護絶縁膜１８：ＳｉＯ_２、厚さ１０００ｎｍ
第１の絶縁層１９：シリコン窒化物、厚さ１０００ｎｍ
配線導体２０：Ａｌ
第２の電極層２１：オーミック電極、
Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）
第２の絶縁層２５：シリコン窒化物、厚さ１０００ｎｍ
である。このように、窒化ガリウム系半導体支持基体２３が窒化ガリウムから成ると、優れた結晶品質のＧａＮ支持基体を用いて絶縁破壊電圧の低下を抑制できる。窒化ガリウム系半導体支持基体２３の第１の領域２３ａおよび第３の領域２３ｃは単結晶であり、また第２の領域２３ｂは単結晶であることが好ましい。さらに、窒化ガリウム系半導体支持基体２３の第１の領域２３ａおよび第３の領域２３ｃの各々の結晶軸は第２の領域２３ｂの結晶軸とは反対向きであることができる。また、第１導電型窒化ガリウム系半導体層１５が窒化ガリウムから成るとき、窒化ガリウム系半導体層１５の第１の領域１５ａおよび第３の領域１５ｃは単結晶であり、また第２の領域１５ｂは単結晶であることが好ましい。さらに、窒化ガリウム系半導体層１５の第１の領域１５ａおよび第３の領域１５ｃの各々の結晶軸は第２の領域１５ｂの結晶軸とは反対向きであることができる。例えば、第１の領域１５ａおよび第３の領域１５ｃの表面はＧａ面およびＮ面の一方であり、第２の領域１５ｂの表面はＧａ面およびＮ面の他方である。

（実施例２）
実施例１のダイオードにおいて、裏面のカソード電極を形成するに先立って、裏面のコア部分を反応性イオンエッチングで所定の深さの凹部を形成するとともに、電流障壁部のためのＳｉＯ_２膜を埋め込み形成する。この後に、裏面全面に各素子共通のカソード電極を蒸着法により形成する。

図２（Ｂ）は、本実施の形態に係るショットキバリアダイオードの別の変形例を示す図面である。図２（Ｂ）は、ショットキバリアダイオード１１ｂの断面図であり、図１に示されたI−I線に対応する断面を示す。ショットキバリアダイオード１１ｂでは、導電性基板１３は窒化ガリウム系半導体と異なる半導体材料からなる支持基体２７であることができる。支持基体２７としては、窒化ガリウム系半導体層１５と同じ第１導電型を有する半導体からなり、例えばＳｉ、ＳｉＣ、ＧａＡｓ等がある。ショットキバリアダイオード１１ｂは、支持基体２７に加えて、第１導電型窒化ガリウム系半導体層３５と、第１および第２の電極３７ａ、３７ｂと、第１の絶縁層３９と、第２の電極層３１とを備え、さらに保護絶縁膜１８および配線導体２０を含む。ショットキバリアダイオード１１ｂは、窒化ガリウム系半導体層３５の第１および第３の領域３５ａ、３５ｃと支持基体２７との間にそれぞれ設けられたマスク３３を更に備える。このショットキバリアダイオード１１ｂによれば、窒化ガリウム系半導体層３５は、マスク３３を用いて転位を制御しながら半導体支持基体２７上に成長される。窒化ガリウム系半導体層３５は、第１の領域３５ａと、第２の領域３５ｂと、第３の領域３５ｃとを含んでいる。第１の領域３５ａは、第１の貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１１を有する。第２の領域３５ｂは、第１の貫通転位密度Ｄ_１より大きい貫通転位密度Ｄ_１２を有する。第３の領域３５ｃは、第１の貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１３を有する。窒化ガリウム系半導体層３５は、支持基体２７の表面２７ａ上に設けられている。第１および第２の電極３７ａ、３７ｂは、それぞれ、第１の窒化ガリウム系半導体層３５の第１の領域３５ａおよび第３の領域３５ｃにショットキ接合を成す。第１の絶縁層３９は、窒化ガリウム系半導体層３５の第２の領域３５ｂと保護絶縁膜１８との間に設けられている。保護絶縁膜１８は、第１および第２の電極３７ａ、３７ｂのエッジを覆う。第２の電極層３１は、支持基体２７の裏面２７ｂ上に設けられている。窒化ガリウム系半導体層３５の第２の領域３５ｂは第１の領域３５ａと第３の領域３５ｃとの間に設けられている。

ショットキバリアダイオード１１ｂの一例は、
保護絶縁膜１８：ＳｉＯ_２、厚さ１０００ｎｍ
配線導体２０：Ａｌ
支持基体２７：ｎ型シリコン
第１導電型窒化ガリウム系半導体層３５：ｎ型窒化ガリウム
電極３７ａ、３７ｂ：ショットキ電極、Ｐｔ（２５ｎｍ）／Ａｕ（３００ｎｍ）
第１の絶縁層３９：シリコン窒化物
マスク３３：ＳｉＯ_２
第２の電極層３１：オーミック電極
Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）
である。このように、導電性基板１３がｎ型シリコンから成るとき、マスク３３はＸ軸の方向に伸びており、Ｙ方向に配列されている。窒化ガリウム系半導体層３５を半導体支持基体２７にエピタキシャル成長すれば、上記のような構造が得られる。マスク３３の幅Ｗは、例えば５μｍ以上５００μｍ以下である。また、マスク３３の間隔Ｄは、例えば１μｍ以上１００μｍ以下である。

（第２の実施の形態）
図３は、本発明の実施の形態に係る半導体装置のｐｎ接合ダイオードを示す図面である。ｐｎ接合ダイオード４１は、導電性基板１３と、第１導電型窒化ガリウム系半導体層１５と、保護絶縁膜１８と、第１の絶縁層１９と、配線導体２０と、第２の電極層２１と、第２導電型窒化ガリウム系半導体層４３と、第１および第２の電極４５ａ、４５ｂとを備える。第２導電型窒化ガリウム系半導体層４３は、第１の領域４３ａと、第２の領域４３ｂと、第３の領域４３ｃとを含んでいる。第１の領域４３ａは、第２の貫通転位密度Ｄ_３より小さい貫通転位密度Ｄ_３１を有する。第２の領域４３ｂは、第２の貫通転位密度Ｄ_３より大きい貫通転位密度Ｄ_３２を有する。第３の領域４３ｃは、第２の貫通転位密度Ｄ_３より小さい貫通転位密度Ｄ_３３を有する。第２導電型窒化ガリウム系半導体層４３は、第１導電型窒化ガリウム系半導体層１５上に設けられている。
第１の電極４５ａは、第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａにオーミック接合を成す。第２の電極４５ｂは、第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃにオーミック接合を成す。保護絶縁膜１８は、第２導電型窒化ガリウム系半導体層４３および第１および第２の電極４５ａ、４５ｂ上に設けられており、また第１および第２の電極４５ａ、４５ｂ上にそれぞれ位置する第１および第２の開口を有する。保護絶縁膜１８は、第１および第２の電極４５ａ、４５ｂのエッジを覆う。第１の絶縁層１９は、第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂと保護絶縁膜１８との間に設けられている。配線導体２０は、保護絶縁膜１８上に設けられると共に、保護絶縁膜１８の第１および第２の開口を通して第１および第２の電極４５ａ、４５ｂに接続される。第２の電極層２１は、導電性基板１３の裏面１３ｂ上に設けられている。

第１導電型窒化ガリウム系半導体層１５と第２導電型窒化ガリウム系半導体層４３とはｐｎ接合構造Ｊ１を構成している。第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａは、第１導電型窒化ガリウム系半導体層１５の第１の領域１５ａ上に設けられている。第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂは第１導電型窒化ガリウム系半導体層１５の第２の領域１５ｂ上に設けられている。第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃは第１導電型窒化ガリウム系半導体層１５の第３の領域１５ｃ上に設けられている。窒化ガリウム系半導体層４３の第２の領域４３ｂは、第１の領域４３ａと第３の領域４３ｃとの間に設けられている。

このｐｎ接合ダイオード４１によれば、窒化ガリウム系半導体層１５、４３の第１の領域１５ａ、４３ａには、ｐｎ接合ダイオードの第１の素子ＰＮＤ１が設けられており、窒化ガリウム系半導体層１５、４３の第３の領域１５ｃ、４３ｃにはｐｎ接合ダイオードの第２の素子ＰＮＤ２が設けられている。第１の素子ＰＮＤ１は、第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａにオーミック接合を成す第１の電極４５ａを含み、また第２の素子ＰＮＤ２は、第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃにオーミック接合を成す第２の電極４５ｂを含む。第１および第２の電極４５ａ、４５ｂは絶縁層１９を乗り越えて伸びることがない。保護絶縁膜１８が第１および第２の電極４５ａ、４５ｂのエッジおよび第２導電型窒化ガリウム系半導体層４３の表面を保護する。第１および第２の電極４５ａ、４５ｂは、配線導体２０を介して互いに接続されている。窒化ガリウム系半導体層４３の第２の領域４３ｂが第１の領域４３ａと第３の領域４３ｃとの間に設けられているけれども、第１の絶縁層１９および保護絶縁膜１８が窒化ガリウム系半導体層４３の第２の領域４３ｂと配線導体２０との間に設けられているので、配線導体２０は、窒化ガリウム系半導体層４３の第２の領域４３ｂに電気的に接続されない。ｐｎ接合ダイオード４１に逆バイアスが印加されるときでも、窒化ガリウム系半導体層４３の第２の領域４３ｂに高電界が直接に加わらないので、第２の領域４３ｂにおける電界に起因する絶縁破壊電圧の低下を抑制できる。

窒化ガリウム系半導体層４３の材料としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮがある。また、第２の貫通転位密度Ｄ_３としては、例えば１×１０^８ｃｍ^−２であり、貫通転位密度Ｄ_３１、Ｄ_３３としては、例えば１×１０^２ｃｍ^−２〜１×１０^８ｃｍ^−２であり、貫通転位密度Ｄ_３２としては、例えば１×１０^８ｃｍ^−２より大きく１×１０^１２ｃｍ^−２以下である。

ｐｎ接合ダイオード４１では、第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂの各々はＸ方向に伸びている。また、第１の領域４３ａおよび第３の領域４３ｃの各々はＸ方向に伸びている。第１、第２および第３の領域４３ａ、４３ｂ、４３ｃはＹ方向に配列されている。第１、第２および第３の領域４３ａ、４３ｂ、４３ｃの各々は第２導電型窒化ガリウム系半導体層４３の一方の面から対向する他方の面にＺ軸の方向に伸びている。第２の領域４３ｂは、第１の領域４３ａおよび第３の領域４３ｃの一方から他方を隔置している。また、第１の絶縁層１９は、第２の領域４３ｂを覆っている。

ｐｎ接合ダイオード４１では、第２導電型窒化ガリウム系半導体層４３の表面には、第２の領域４３ｂに合わせて設けられた溝４３ｄが設けられている。溝４３ｄはＸ軸の方向に伸びている。第１の絶縁層１９は溝４３ｄ内に設けられており、これにより素子の平坦性を損なうことなく、絶縁層を厚くすることができるため、高電界の絶縁層による保持が容易になる。ｐｎ接合ダイオード４１では、ショットキバリアダイオード１１と同様な材料の導電性基板１３を使用できる。

（実施例３）
実施例１のためのｎ型ＧａＮ基板上にＭＯＶＰＥ法によりｎ型ＧａＮ半導体層とｐ型ＧａＮ半導体層を有するエピタキシャル膜構造を形成する。ｎ型およびｐ型ＧａＮ半導体層は、基板のコアを引き継いだコア部分を有する。ｐ型ＧａＮ表面のコア部分を反応性イオンエッチングで所定の深さにエッチングするとともに、エッチング領域をＳｉＮ膜を埋め込み素子分離のための電流障壁部を形成する。また、低欠陥密度領域にはアノード電極としてのｐ型オーミック電極を電子ビーム蒸着法及びリフトオフ法により形成する。さらに、アノード電極、電流障壁部、及びその間に露出したｐ型ＧａＮ半導体層を覆う形で保護絶縁膜、たとえばＳｉＮ膜、ＳｉＯ_２膜などを成膜する。次いで、アノード電極上の保護絶縁膜の一部をフォトリソグラフィ技術によりバッファード弗酸等でエッチングしてアノード電極の一部を露出させる。最後に、露出したアノード電極どうしが短絡するような配線導体、たとえばＡｌを蒸着法により一体形成する。基板の裏面の全面に各素子共通のカソード電極としてのｎ型オーミック電極を蒸着法により形成する。

図４（Ａ）は、本実施の形態に係るｐｎ接合ダイオードの変形例を示す図面である。図４（Ａ）は、ｐｎ接合ダイオード４１ａの断面図であり、図３に示されたII−II線に対応する断面を示す。ｐｎ接合ダイオード４１ａでは、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられた第２の絶縁層２５を更に備える。第２の絶縁層２５の材料としては、第１の実施の形態と同様に、例えば窒化物、酸化物、フッ化物またはＳＯＧ等を単体もしくは多層膜として用いることができる。このｐｎ接合ダイオード４１ａによれば、第２の絶縁層２５が窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられているので、第２の電極層２１は、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに直接に接続されない。ｐｎ接合ダイオード４１ａに逆バイアスが印加されるときでも、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに高電界が直接に加わることがないので、第２の領域２３ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

ｐｎ接合ダイオード４１では、窒化ガリウム系半導体支持基体２３の裏面には、第２の領域２３ｂに合わせて設けられた溝２３ｅが設けられている。第２の絶縁層２５は溝２３ｅ内に設けられており、これにより素子の平坦性を損なうことなく、絶縁層を厚くすることができるため、高電界の絶縁層による保持が容易になる。溝２３ｅは、Ｘ軸の方向に伸びている。

ｐｎ接合ダイオード４１ａの一例を以下に示す：
保護絶縁膜１８：ＳｉＯ_２、厚さ１０００ｎｍ
配線導体２０：Ａｌ
支持基体２３：ｎ型窒化ガリウム
第１導電型窒化ガリウム系半導体層１５：ｎ型窒化ガリウム
第２導電型窒化ガリウム系半導体層４３：ｐ型窒化ガリウム
接合Ｊ１；ホモ接合
電極４５ａ、４５ｂ：オーミック電極、Ｎｉ（５ｎｍ）／Ａｕ（１００ｎｍ）
第１の絶縁層１９：シリコン窒化物、厚さ１０００ｎｍ
第２の電極層２１：オーミック電極
Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）
第２の絶縁層２５：シリコン窒化物、厚さ１０００ｎｍ

（実施例４）
実施例３のダイオードにおいて、裏面のカソード電極を形成するに先立って、裏面のコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、電流障壁部のためのＳｉＯ_２膜を埋め込み形成する。この後に、裏面全面に各素子共通のカソード電極を蒸着法により形成する。

図４（Ｂ）は、本実施の形態に係るｐｎ接合ダイオードの別の変形例を示す図面である。図４（Ｂ）は、ｐｎ接合ダイオード４１ｂの断面図であり、図３に示されたII−II線に対応する断面を示す。ｐｎ接合ダイオード４１ｂでは、導電性基板１３は窒化ガリウム系半導体と異なる第１導電型半導体材料からなる支持基体２７であることができる。ｐｎ接合ダイオード４１ｂは、支持基体２７に加えて、第１導電型窒化ガリウム系半導体層３５と、第２導電型窒化ガリウム系半導体層４７と、第１および第２の電極４９ａ、４９ｂと、第１の絶縁層３９と、第２の電極層３１と、マスク３３とを備え、さらに保護絶縁膜１８および配線導体２０を含む。保護絶縁膜１８は、第１および第２の電極４９ａ、４９ｂのエッジを覆う。

このｐｎ接合ダイオード４１ｂによれば、窒化ガリウム系半導体層３５、４３は、半導体材料からなる支持基体２７上に、マスク３３を用いて転位を制御しながら成長される。第２導電型窒化ガリウム系半導体層４７は、第１の領域４７ａと、第２の領域４７ｂと、第３の領域４７ｃとを含んでいる。第１の領域４７ａは、第２の貫通転位密度Ｄ_４より小さい貫通転位密度Ｄ_４１を有する。第２の領域４７ｂは、第２の貫通転位密度Ｄ_４より大きい貫通転位密度Ｄ_４２を有する。第３の領域４７ｃは、第２の貫通転位密度Ｄ_４より小さい貫通転位密度Ｄ_４３を有する。第２導電型窒化ガリウム系半導体層４７は、半導体支持基体２７の表面２７ａ上に設けられている。第１および第２の電極４５ａ、４５ｂは、それぞれ、第２導電型窒化ガリウム系半導体層４７の第１の領域４７ａおよび第３の領域４７ｃにオーミック接合を成す。第１の絶縁層３９は、第２導電型窒化ガリウム系半導体層４７の第２の領域４７ｂと保護絶縁膜１８との間に設けられている。窒化ガリウム系半導体領域４７の第２の領域４７ｂは、第１の領域４７ａと第３の領域４７ｃとの間に設けられている。

（第３の実施の形態）
図５は、本発明の実施の形態に係る半導体装置のｐｉｎ接合ダイオードを示す図面である。ｐｉｎ接合ダイオード５１は、導電性基板１３と、第１導電型窒化ガリウム系半導体層１５と、保護絶縁膜１８と、第１の絶縁層１９と、配線導体２０と、第２の電極層２１と、第２導電型窒化ガリウム系半導体層４３と、第１および第２の電極４５ａ、４５ｂと、ｉ型窒化ガリウム系半導体層５３とを備える。窒化ガリウム系半導体層５３は、第１の領域５３ａと、第２の領域５３ｂと、第３の領域５３ｃとを含んでいる。第１の領域５３ａは、第３の貫通転位密度Ｄ_５より小さい貫通転位密度Ｄ_５１を有する。第２の領域５３ｂは、第３の貫通転位密度Ｄ_５より大きい貫通転位密度Ｄ_５２を有する。第３の領域５３ｃは、第３の貫通転位密度Ｄ_５より小さい貫通転位密度Ｄ_５３を有する。ｉ型窒化ガリウム系半導体層５３は、第１導電型窒化ガリウム系半導体層１５と第２導電型窒化ガリウム系半導体層４３との間に設けられている。第１導電型窒化ガリウム系半導体層１５、ｉ型窒化ガリウム系半導体層５３および第２導電型窒化ガリウム系半導体層４３はｐｉｎ接合構造Ｊ２を構成している。

第１の電極４５ａは、第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａにオーミック接合を成す。第２の電極４５ｂは、第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃにオーミック接合を成す。保護絶縁膜１８は、第２導電型窒化ガリウム系半導体層４３および第１および第２の電極４５ａ、４５ｂ上に設けられており、また第１および第２の電極４５ａ、４５ｂ上にそれぞれ位置する第１および第２の開口を有する。第１の絶縁層１９は、第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂと保護絶縁膜１８との間に設けられている。配線導体２０は、保護絶縁膜１８上に設けられると共に、保護絶縁膜１８の第１および第２の開口を通して第１および第２の電極４５ａ、４５ｂに接続される。第２の電極層２１は、導電性基板１３の裏面１３ｂ上に設けられている。

ｉ型窒化ガリウム系半導体層５３の第１の領域５３ａは第１導電型窒化ガリウム系半導体層１５の第１の領域１５ａと第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａとの間に設けられている。ｉ型窒化ガリウム系半導体層５３の第２の領域５３ｂは、第１導電型窒化ガリウム系半導体層１５の第２の領域１５ｂと第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂとの間に設けられている。ｉ型窒化ガリウム系半導体層５３の第３の領域５３ｃは、第１導電型窒化ガリウム系半導体層１５の第３の領域１５ｃと第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃとの間に設けられている。

このｐｉｎ接合ダイオード５１によれば、窒化ガリウム系半導体層１５、４３、５３の第１の領域１５ａ、４３ａ、５３ａには、ｐｉｎ接合ダイオードの第１の素子ＰＩＮＤ１が設けられており、窒化ガリウム系半導体層１５、４３、５３の第３の領域１５ｃ、４３ｃ、５３ｃには、ｐｉｎ接合ダイオードの第２の素子ＰＩＮＤ２が設けられている。第１の素子ＰＩＮＤ１は、第２導電型窒化ガリウム系半導体層４３の第１の領域４３ａにオーミック接合を成す第１の電極４５ａを含み、また第２の素子ＰＩＮＤ２は、第２導電型窒化ガリウム系半導体層４３の第３の領域４３ｃにオーミック接合を成す第２の電極４５ｂを含む。第１および第２の電極４５ａ、４５ｂは、絶縁層１９を乗り越えて伸びることがない。保護絶縁膜１８が第１および第２の電極４５ａ、４５ｂのエッジおよび第２導電型窒化ガリウム系半導体層４３の表面を保護する。第１および第２の電極４５ａ、４５ｂは、配線導体２０を介して互いに接続されている。第２導電型窒化ガリウム系半導体層４３の第２の領域４３ｂが第１の領域４３ａと第３の領域４３ｃとの間に設けられているけれども、第１の絶縁層１９が第２の領域４３ｂと配線導体２０との間に設けられているので、配線導体２０は、窒化ガリウム系半導体層４３の第２の領域４３ｂに電気的に接続されない。ｐｉｎ接合ダイオード５１に逆バイアスが印加されるときでも、窒化ガリウム系半導体層１５、４３、５３の第２の領域１５ｂ、４３ｂ、５３ｂに高電界が直接に加わることがないので、第２の領域１５ｂ、４３ｂ、５３ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

ｐｉｎ接合ダイオード５１では、ｉ型窒化ガリウム系半導体層５３の第２の領域５３ｂの各々はＸ方向に伸びている。また、第１の領域５３ａおよび第３の領域５３ｃの各々はＸ方向に伸びている。第１、第２および第３の領域５３ａ、５３ｂ、５３ｃはＹ方向に配列されている。第１、第２および第３の領域５３ａ、５３ｂ、５３ｃの各々はｉ型窒化ガリウム系半導体層５３の一方の面から対向する他方の面にＺ軸の方向に伸びている。第２の領域５３ｂは、第１の領域５３ａおよび第３の領域５３ｃの一方から他方を隔置している。

（実施例５）
実施例１のためのｎ型ＧａＮ基板上にＭＯＶＰＥ法によりｎ型ＧａＮ半導体層、高抵抗ＧａＮ層およびｐ型ＧａＮ半導体層を有するエピタキシャル膜構造を形成する。ｐ型ＧａＮ半導体および高抵抗ＧａＮは、基板のコアを引き継いだコア部分を有する。このコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、エッチング領域をＳｉＮ膜を埋め込み素子分離のための電流障壁部を形成する。また、低欠陥密度領域にはアノード電極としてのｐ型オーミック電極を電子ビーム蒸着法及びリフトオフ法により形成する。さらに、アノード電極、電流障壁部、及びその間に露出したｐ型ＧａＮ半導体層を覆う形で保護絶縁膜、たとえばＳｉＮ膜、ＳｉＯ_２膜などを成膜する。次いで、アノード電極上の保護絶縁膜の一部をフォトリソグラフィ技術によりバッファード弗酸等でエッチングしてアノード電極の一部を露出させる。最後に、露出したアノード電極どうしが短絡するような配線導体、たとえばＡｌを蒸着法により一体形成する。基板の裏面の全面に各素子共通のカソード電極としてのｎ型オーミック電極を蒸着法により形成する。

ｐｉｎ接合ダイオード５１も、ｐｎ接合ダイオード４１ａと同様に基板の裏面に絶縁層を有することができる。また、ｐｉｎ接合ダイオード５１も、ｐｎ接合ダイオード４１ｂと同様に、異なる材料から成る基板を含むことができる。

（第４の実施の形態）
図６は、本実施の形態に係る縦型トランジスタを示す図面である。縦型トランジスタとしては、例えばＭＩＳ型トランジスタ、ＭＯＳ型トランジスタ等がある。縦型トランジスタ６１は、導電性基板１３と、第２の電極層２１と、第１導電型窒化ガリウム系半導体層６３と、第１の導電性領域６５ａと、第２の導電性領域６５ｂと、第１のウエル領域６７ａと、第２のウエル領域６７ｂと、第１および第２のゲート絶縁層６９ａ、６９ｂと、第１および第２のゲート電極７１ａ、７１ｂと、第１および第２の電極７３ａ、７３ｂと、第１の絶縁層７５とを備え、また第１の保護絶縁膜６８と、第１の配線導体７０とを備え、さらに、第２の保護絶縁膜７２と、第２の配線導体７４とを含む。第１導電型窒化ガリウム系半導体層６３は、導電性基板１３の表面１３ａ上に設けられており、また第１の領域６３ａと、第２の領域６３ｂと、第３の領域６３ｃとを含む。第１の領域６３ａは、第１の貫通転位密度Ｄ_６より小さい貫通転位密度Ｄ_６１を有する。第２の領域６３ｂは、第１の貫通転位密度Ｄ_６より大きい貫通転位密度Ｄ_６２を有する。第３の領域６３ｃは、第１の貫通転位密度Ｄ_６より小さい貫通転位密度Ｄ_６３を有する。
第１および第２の導電性領域６５ａ、６５ｂは、第１導電型窒化ガリウム系半導体からなる。第１のウエル領域６７ａは、第２導電型窒化ガリウム系半導体から成っており、また第１導電型窒化ガリウム系半導体層６３の第１の領域６３ａと第１の導電性領域６５ａとの間に設けられている。第２のウエル領域６７ｂは、第２導電型窒化ガリウム系半導体から成っており、また第１導電型窒化ガリウム系半導体層６３の第３の領域６３ｃと第２の導電性領域６５ｂとの間に設けられている。

第１のゲート絶縁層６９ａは、第１導電型窒化ガリウム系半導体層６３の第１の領域６３ａおよび第１のウエル領域６７ａ上に設けられている。第２のゲート絶縁層６９ｂは、第１導電型窒化ガリウム系半導体層６３の第３の領域６３ｃおよび第２のウエル領域６７ｂ上に設けられている。第１のゲート電極７１ａは、第１のゲート絶縁層６９ａ上に位置している。また、第１のゲート電極７１ａは、当該縦型トランジスタのチャネルＣＨ１を制御するように設けられており、ウエル領域６７ａの表面導電率はゲート電極７１ａの電圧に応じて変調される。第２のゲート電極７１ｂは第２のゲート絶縁層６９ｂ上に位置している。また、第２のゲート電極７１ｂは当該縦型トランジスタのチャネルＣＨ２を制御するように設けられており、ウエル領域６７ｂの表面導電率はゲート電極７１ｂの電圧に応じて変調される。第１および第２の電極７３ａ、７３ｂは、それぞれ、第１および第２の導電性領域６５ａ、６５ｂ上に設けられており、また第１および第２のゲート電極７１ａ、７１ｂは、第１導電型窒化ガリウム系半導体層６３上に設けられている。また、第１および第２の電極７３ａ、７３ｂは、第１および第２の導電性領域６５ａ、６５ｂにオーミック接合を成しており、ゲート電極７１ａ、７１ｂの電圧に応じた変調に応答して当該縦型トランジスタに流れるキャリアを供給し、ソース電極として作用する。

第１の保護絶縁膜６８は、第１および第２のウエル領域６７ａ、６７ｂ、第１導電型窒化ガリウム系半導体層６３、第１および第２のゲート電極７１ａ、７１ｂ並びに第１および第２の電極７３ａ、７３ｂ上に設けられており、また第１および第２の電極７３ａ、７３ｂ上にそれぞれ位置する第１および第２の開口を有する。第１の保護絶縁膜６８は、第１および第２の電極７３ａ、７３ｂのエッジを覆う。第１の配線導体７０は、第１の保護絶縁膜６８上に設けられると共に、第１および第２の電極７３ａ、７３ｂに第１および第２の開口を通して接続される。第２の保護絶縁膜７２は、第１の保護絶縁膜６８および第１の配線導体７０上に設けられる。第２の配線導体７４は、第２の保護絶縁膜７２上に設けられている。また、第２の配線導体７４は、第２の保護絶縁膜７２の第１および第２の開口並びに第１の保護絶縁膜６８の第３および第４の開口を通して、第１のゲート電極７１ａと第２のゲート電極７１ｂとを互いに接続する。第１の絶縁層７５は、第１導電型窒化ガリウム系半導体層６３の第２の領域６３ｂと第１の保護絶縁膜６８との間に設けられている。

この縦型トランジスタ６１によれば、窒化ガリウム系半導体層６３の第１の領域６３ａは、縦型トランジスタ６１の第１の素子ＴＲＡ１のために設けられており、窒化ガリウム系半導体層６３の第３の領域６３ｃは縦型トランジスタ６１の第２の素子ＴＲＡ２のために設けられている。第１の素子ＴＲＡ１は、第１の領域６３ａにそれぞれオーミック接合を成す第１の電極７３ａを含む。また、第２の素子ＴＲＡ２は、第３の領域６３ｃにオーミック接合を成す第２の電極７３ｂを含む。第１および第２の電極７３ａ、７３ｂは、絶縁層７５を乗り越えて伸びることがない。第１の保護絶縁膜６８が第１および第２の電極７３ａ、７３ｂのエッジおよび窒化ガリウム系半導体領域６３、６７ａ、６７ｂの表面を保護する。第１および第２の電極７３ａ、７３ｂは、第１の配線導体７０を介して互いに接続されている。窒化ガリウム系半導体層６３の第２の領域６３ｂが第１の領域６３ａと第３の領域６３ｃとの間に設けられているけれども、第１の絶縁層７５が第２の領域６３ｂと第１の保護絶縁膜６８との間に設けられているので、配線導体７０は、窒化ガリウム系半導体層６３の第２の領域６３ｂに接続されない。縦型トランジスタ６１に逆バイアスが印加されるときでも、窒化ガリウム系半導体層６３の第２の領域６３ｂに高電界が直接に加わることがないので、第２の領域６３ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

上記の実施の形態では、第１の配線導体７０を用いて第１および第２の電極７３ａ、７３ｂを互いに接続すると共に、第２の配線導体７４を用いて第１のゲート電極７１ａと第２のゲート電極７１ｂとを互いに接続する。しかしながら、第１の配線導体７０を用いて第１のゲート電極７１ａと第２のゲート電極７１ｂとを互いに接続すると共に、第２の配線導体７４を用いて第１および第２の電極７３ａ、７３ｂを互いに接続するようにしてもよい。

既に説明された実施の形態と同様に、縦型トランジスタ６１では、導電性基板１３は、例えばＧａＮ、ＡｌＮといったIII族窒化物からなることができる。好ましくは、導電性基板１３は、窒化ガリウム系半導体支持基体２３を含んでいる。この縦型トランジスタ６１によれば、導電性基板１３が窒化ガリウム系半導体支持基体２３を含むので、窒化ガリウム系半導体層６３の第１および第３の領域６３ａ、６３ｃの貫通転位密度を低減できる。

また、既に説明された実施の形態と同様に、縦型トランジスタ６１では、第１導電型窒化ガリウム系半導体層６３の表面には、第２の領域６３ｂの位置に合わせて溝６３ｄが設けられている。溝６３ｄはＸ軸の方向に伸びている。第１の絶縁層７５は溝６３ｄ内に設けられており、これにより素子の平坦性を損なうことなく、絶縁層を厚くすることができるため、高電界の絶縁層による保持が容易になる。

図７（Ａ）は、本実施の形態に係る縦型トランジスタの変形例を示す図面である。図７（Ａ）は、縦型トランジスタ６１ａの断面図であり、図６に示されたIII−III線に対応する断面を示す。縦型トランジスタ６１ａでは、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられた第２の絶縁層２５を更に備えることができる。この縦型トランジスタ６１ａによれば、第２の絶縁層２５が窒化ガリウム系半導体支持基体２３の第２の領域２３ｂと第２の電極層２１との間に設けられているので、第２の電極層２１は、窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに直接に接続されない。縦型トランジスタ６１ａに逆バイアスが印加されるときでも、高電界が窒化ガリウム系半導体支持基体２３の第２の領域２３ｂに直接に加わることがないので、第２の領域２３ｂにおける電界に起因して生じる絶縁破壊電圧の低下を抑制できる。

（実施例６）
実施例１のためのｎ型ＧａＮ基板上にＭＯＶＰＥ法によりｎ型ＧａＮ半導体層、ｐ型ウエルＧａＮ領域およびｎ型ＧａＮ半導体領域を有するエピタキシャル膜構造を形成する。ｎ型ＧａＮ半導体層の表面には、基板のコアを引き継いだコア部分を有する。このコア部分に反応性イオンエッチングで所定の深さの凹部を形成するとともに、エッチング領域をＳｉＮ膜を埋め込んで素子分離のための電流障壁部を形成する。また、コア領域と異なる低欠陥密度領域上に反転層形成のためのＧａ_２Ｏ_３膜を成膜後、各素子共通のソース電極及びゲート電極を電子ビーム蒸着法及びリフトオフ法により形成する。次いで、ソース電極用配線取り出しのための窓を開けた第一の保護絶縁膜、たとえばＳｉＮ膜、ＳｉＯ_２膜などを形成する。窓はフォトリソグラフィ技術によりバッファード弗酸等のエッチングで行いソース電極の一部を露出させる。その後、ソース電極どうしが短絡するように第一の配線導体、たとえばＡｌを蒸着法により一体形成する。続いて、ゲート電極用配線取り出しのための窓を開けた第二の保護絶縁膜、たとえばＳｉＮ膜、ＳｉＯ_２膜などを形成する。窓はフォトリソグラフィ技術によりバッファード弗酸等のエッチングで行いゲート電極の一部を露出させる。ゲート電極どうしが短絡するように第二の配線導体、たとえばＡｌを蒸着法により一体形成する。基板の裏面の全面に各素子共通のドレイン電極を蒸着法により形成する。これにより、ＭＯＳ型トランジスタが提供される。
（実施例７）
実施例６と同様に、エピタキシャル膜構造および電流障壁部を形成する。低欠陥密度領域に反転層形成のためのＳｉＮ膜を成膜した後に、各素子共通のソース電極及びゲート電極並びに各素子共通のドレイン電極を形成する。これにより、ＭＩＳ型トランジスタが提供される。

縦型トランジスタ６１ａの一例を以下に示す：
支持基体２３：ｎ型窒化ガリウム
第１導電型窒化ガリウム系半導体層６３：ｎ型窒化ガリウム
導電性領域６５ａ、６５ｂ：ｎ型窒化ガリウム
ウエル領域６７ａ、６７ｂ：ｐ型窒化ガリウム
第１のゲート電極７１ａ、７１ｂ：Ｎｉ、Ｐｔ、ポリシリコン、Ａｌ、Ｔｉ、Ｗ、Ｉｒ、遷移金属シリサイド
ゲート絶縁層６９ａ、６９ｂ：Ｇａ_２Ｏ_３、ＳｉＮ、ＭｇＯ、ＳｉＯ_２、Ｓｃ_２Ｏ_３、Ｇｄ_２Ｏ_３
第１の絶縁層７５：シリコン窒化物
電極７３ａ、７３ｂ：オーミック電極
Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）
第２の電極層２１：オーミック電極
Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（２０ｎｍ）／Ａｕ（２００ｎｍ）
第１の保護絶縁膜６８：ＳｉＯ_２（５００ｎｍ）
第１の配線導体７０：Ａｌ
第２の保護絶縁膜７２：ＳｉＯ_２（５００ｎｍ）
第２の配線導体７４：Ａｌ

（実施例８）
実施例６または７のトランジスタにおいて、裏面のドレイン電極を形成するに先立って、反応性イオンエッチングで裏面のコア部分に所定の深さの凹部を形成するとともに、電流障壁部のためのＳｉＯ_２膜を埋め込み形成する。この後に、裏面全面上に各素子共通のドレイン電極を蒸着法により形成する。

図７（Ｂ）は、本実施の形態に係る縦型トランジスタの別の変形例を示す図面である。図７（Ｂ）は、縦型トランジスタ６１ｂの断面図であり、図６に示されたIII−III線に対応する断面を示す。縦型トランジスタ６１ｂでは、既に説明された実施の形態と同様に、導電性基板１３は窒化ガリウム系半導体と異なる第１導電型半導体からなる支持基体２７であることができる。縦型トランジスタ６１ｂは、支持基体２７に加えて、第１導電型窒化ガリウム系半導体層３５と、第１の導電性領域６５ａと、第２の導電性領域６５ｂと、第１および第２のウエル領域６７ａ、６７ｂと、第１および第２のゲート絶縁層６９ａ、６９ｂと、第１および第２のゲート電極７１ａ、７１ｂと、第１および第２の電極７３ａ、７３ｂと、第１の絶縁層７５と、第２の電極層３１と、マスク３３とを備え、さらに、第１の保護絶縁膜６８と、第１の配線導体７０と、第２の保護絶縁膜７２と、第２の配線導体７４とを含む。

（第５の実施の形態）
図８は、本実施の形態に係る縦型トランジスタを示す図面である。縦型トランジスタとしては、例えばＩＧＢＴ型トランジスタ等がある。ＩＧＢＴ型トランジスタ８１は、第１導電型窒化ガリウム系半導体層７７と、第１の導電性領域６５ａと、第２の導電性領域６５ｂと、第１のウエル領域６７ａと、第２のウエル領域６７ｂと、第１のゲート絶縁層６９ａと、第２のゲート絶縁層６９ｂと、第１のゲート電極７１ａと、第２のゲート電極７１ｂと、第１および第２の電極７３ａ、７３ｂと、第２導電型半導体支持基体８３と、第２の電極層３１と、マスク３３とを備え、また第１の保護絶縁膜６８と、第１の配線導体７０とを備え、さらに、第２の保護絶縁膜７２と、第２の配線導体７４とを含む。第１導電型窒化ガリウム系半導体層７７は、第１の実施の形態に記載された第１導電型窒化ガリウム系半導体層３５に対応しており、同様に、第１の領域７７ａと、第２の領域７７ｂと、第３の領域７７ｃとを含んでいる。第１の領域７７ａは、第１の貫通転位密度Ｄ_７より小さい貫通転位密度Ｄ_７１を有する。第２の領域６７ｂは、第１の貫通転位密度Ｄ_７より大きい貫通転位密度Ｄ_７２を有する。第３の領域６７ｃは、第１の貫通転位密度Ｄ_７より小さい貫通転位密度Ｄ_７３を有する。ＩＧＢＴ型トランジスタ８１では、第２導電型半導体支持基体８３としては、例えばｐ型Ｓｉ、ｐ型ＳｉＣ、ｐ型ＧａＡｓ等を使用できる。

上記の実施の形態では、第１の配線導体７０を用いて第１および第２の電極７３ａ、７３ｂを互いに接続すると共に、第２の配線導体７４を用いて第１のゲート電極７１ａと第２のゲート電極７１ｂとを互いに接続する。しかしながら、第１の配線導体７０を用いて第１のゲート電極７１ａと第２のゲート電極７１ｂとを互いに接続すると共に、第２の配線導体７４を用いて第１および第２の電極７３ａ、７３ｂを互いに接続するようにしてもよい。

ＩＧＢＴ型トランジスタ８１の一例を以下に示す：
支持基体８３：ｐ型シリコン
第１導電型窒化ガリウム系半導体層７７：ｎ型窒化ガリウム
導電性領域６５ａ、６５ｂ：ｎ型窒化ガリウム
ウエル領域６７ａ、６７ｂ：ｐ型窒化ガリウム
第１のゲート電極７１ａ、７１ｂ：Ｎｉ、Ｐｔ、ポリシリコン、Ａｌ、Ｔｉ、Ｗ、Ｉｒ、遷移金属シリサイド
ゲート絶縁層６９ａ、６９ｂ：Ｇａ_２Ｏ_３、ＳｉＮ、ＭｇＯ、ＳｉＯ_２、Ｓｃ_２Ｏ_３、Ｇｄ_２Ｏ_３
第１の絶縁層７５：シリコン窒化物、厚さ１０００ｎｍ
電極７３ａ、７３ｂ：オーミック電極、Ａｌ、遷移金属シリサイド、Ｃｕ
第２の電極層３１：オーミック電極
第１の保護絶縁膜６８：ＳｉＯ_２（厚さ５００ｎｍ）
第１の配線導体７０：Ａｌ
第２の保護絶縁膜７２：ＳｉＯ_２（厚さ５００ｎｍ）
第２の配線導体７４：Ａｌ

（第６の実施の形態）
図９〜図１３を参照しながら、２端子を有する半導体装置を作製する方法を説明する。図９に示されるように、ｎ型窒化ガリウム基板９１を準備する。ｎ型窒化ガリウム基板９１は第１の領域９１ａと第２の領域９１ｂとを含む。第１の領域９１ａおよび第２の領域９１ｂはＸ軸の方向に伸びており、第１の領域９１ａおよび第２の領域９１ｂは交互に配列されている。第１の領域９１ａの各々は窒化ガリウム単結晶からなり、また第２の領域９１ｂの各々は窒化ガリウム単結晶からなる。第１の領域９１ａの貫通転位密度Ｄ_Ａ１は第２の領域９１ｂの貫通転位密度Ｄ_Ｂ１より小さく、第１の領域９１ａの貫通転位密度Ｄ_Ａ１は半導体素子を形成するために十分に良好な値である。これ故に、第１の領域９１ａは低欠陥密度領域と呼ばれ、第２の領域９１ｂは高欠陥密度領域と呼ばれる。例えば、第１の領域９１ａの窒化ガリウム単結晶のＣ軸は第２の領域９１ｂの窒化ガリウム単結晶のＣ軸と反対向きである。

ｎ型窒化ガリウム基板９１の表面９１ｄ上にｎ型窒化ガリウム半導体膜９３を形成する。この形成は、例えば有機金属気相成長法を用いて行われる。ｎ型窒化ガリウム半導体膜９３は、例えばｎ型窒化ガリウム基板９１の第１の領域９１ａ上に堆積された第１の領域９３ａと、ｎ型窒化ガリウム基板９１の第２の領域９３ｂ上に堆積された第２の領域９３ｂとを含む。第１の領域９３ａおよび第２の領域９３ｂは、それぞれ、第１の領域９１ａおよび第２の領域９１ｂに沿ってＸ軸の方向に伸びており、Ｙ軸の方向に交互に配列されている。ｎ型窒化ガリウム半導体膜９３は、例えば１μｍ〜５０μｍ、好ましく５μｍ程度である。

次いで、ｎ型窒化ガリウム半導体膜９３に溝９３ｃを形成する。溝９３ｃは、第２の領域９３ｂに沿ってＸ軸の方向に伸びており、Ｙ軸の方向に交互に配列されている。ｎ型窒化ガリウム半導体膜９３の溝９３ｃの深さは、例えば０．０１μｍ〜１０μｍ、好ましく１μｍ以下である。溝９３ｃは、例えばフォトリソグラフィおよびエッチングにより形成される。

図１０に示されるように、シリコン窒化膜９５を第２の領域９３ｂを覆うように形成する。シリコン窒化膜９５は第２の領域９３ｂおよび溝９３ｃに沿ってＸ軸方向に伸びており、第２の領域９３ｂの配置に合わせてｎ型窒化ガリウム半導体膜９３上に配列されている。シリコン窒化膜９５は、例えば気相成長法によりＳｉＮ膜を堆積した後に、フォトリソグラフィ法を用いて該ＳｉＮ膜にパターンを形成することにより得られる。ＳｉＮ膜の膜厚は、例えば０．０１μｍ〜１０μｍ、好ましく１μｍ以下である。溝９３内にシリコン窒化膜９５が形成されると、シリコン窒化膜９５を設けることにより生じる段差を小さくでき、段差の近傍に設けられた電極による電界が局所的に大きくなることを防ぐことができる。

シリコン窒化膜９５のための窒化膜成長に先立って、ｐ型窒化ガリウム半導体膜を成長すれば、ｐｎダイオードの作製法が提供される。また、シリコン窒化膜９５のために窒化膜成長に先立って、ｉ型窒化ガリウム半導体膜およびｐ型窒化ガリウム半導体膜を順に成長すれば、ｐｉｎダイオードの作製法が提供される。

図１１に示されるように、ｎ型窒化ガリウム半導体膜９３の第１の領域９３ａ上に、ショットキ電極９７を形成する。ショットキ電極９７は、第１の領域９３ａに沿ってストライプ状に伸びており、ショットキ電極９７およびシリコン窒化膜９５は、ｎ型窒化ガリウム半導体膜９３上において交互に配列されている。ショットキ電極９７の各々は、シリコン窒化膜９５に接触することなく、シリコン窒化膜９５から隔置されている。各ショットキ電極９７は、第２の領域９１ｂ、９３ｂにより区切られた窒化ガリウム領域９１ａ、９３ａの各々に形成される。これらの工程により、第２の領域９１ｂ、９３ｂにより区切られた窒化ガリウム領域９１ａ、９３ａの各々に素子Ｄｉｏｄｅ１、Ｄｉｏｄｅ２が形成される。

図１２に示されるように、ｎ型窒化ガリウム半導体膜９３、ショットキ電極９７およびシリコン窒化膜９５上に保護絶縁膜９６を形成する。保護絶縁膜９６は、ショットキ電極９７上にそれぞれ設けられた開口９６ａ、９６ｂ、９６ｃ、９６ｄを有する。開口９６ａ〜９６ｄには、ショットキ電極９７が露出している。保護絶縁膜９６は、例えば気相成長法によりＳｉＮ膜を堆積した後に、フォトリソグラフィ法を用いて該ＳｉＮ膜にパターンを形成することにより得られる。保護絶縁膜９６の膜厚は、例えば０．０１μｍ〜１０μｍである。好ましくは、１μｍ以下である。

図１３に示されるように、保護絶縁膜９６上に配線導体９８を形成する。配線導体９８は、開口９６ａ、９６ｂ、９６ｃ、９６ｄを通してショットキ電極９７に電気的に接続される。ｎ型窒化ガリウム基板９１の裏面９１ｅ上にオーミック電極９９を形成する。尚、必要に応じて合金化処理を行う。これらの工程により、第２の領域９１ｂ、９３ｂにより区切られた窒化ガリウム領域９１ａ、９３ａの各々に形成された素子Ｄｉｏｄｅ１、Ｄｉｏｄｅ２が接続される。これらの素子Ｄｉｏｄｅ１、Ｄｉｏｄｅ２は、絶縁膜９５および保護絶縁膜９６を乗り越える配線導電９８により並列に接続される。素子Ｄｉｏｄｅ１、Ｄｉｏｄｅ２は、高欠陥密度領域上に直接に形成されないので、高い欠陥密度に起因する耐圧低下が起こりにくい。また、ショットキ電極９７を介して素子Ｄｉｏｄｅ１、Ｄｉｏｄｅ２を直接に接続していなので、ショットキー電極で用いている材料とは別の導電性材料を配線導体として用いる事ができるという利点がある。高出力、低損失の素子として動作させるためには、各Diodeを短絡する配線導体は低抵抗である必要があるが、低抵抗な材料、たとえばＡｌやＣｕやＡｕなどを厚くして並列につなぐことにより低抵抗化が図れる。この時これらの配線導体はショットキー電極として機能する必要はない。

以上説明したように、本発明の実施の形態によれば、高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造のダイオードを作製する方法が提供される。

（第７の実施の形態）
図１４〜図２４を参照しながら、３端子を有する半導体装置を作製する方法を説明する。図１４に示されるように、ｎ型窒化ガリウム基板１０１を準備する。ｎ型窒化ガリウム基板１０１は第１の領域１０１ａと第２の領域１０１ｂとを含む。第１の領域１０１ａおよび第２の領域１０１ｂはＸ軸の方向に伸びており、第１の領域１０１ａおよび第２の領域１０１ｂは交互に配列されている。第１の領域１０１ａの各々は窒化ガリウム単結晶からなり、また第２の領域１０１ｂの各々は窒化ガリウム単結晶からなる。第１の領域１０１ａの貫通転位密度Ｄ_Ａ２は第２の領域１０１ｂの貫通転位密度Ｄ_Ｂ２より小さく、第１の領域１０１ａの貫通転位密度Ｄ_Ａ２は半導体素子を形成するために十分に良好な値である。これ故に、第１の領域１０１ａは低欠陥密度領域と呼ばれ、第２の領域１０１ｂは高欠陥密度領域と呼ばれる。例えば、第１の領域１０１ａの窒化ガリウム単結晶のＣ軸は第２の領域１０１ｂの窒化ガリウム単結晶のＣ軸と反対向きである。

ｎ型窒化ガリウム基板１０１の表面１０１ｄ上にｎ型窒化ガリウム半導体膜１０３を形成する。この形成は、例えば有機金属気相成長法を用いて行われる。ｎ型窒化ガリウム半導体膜１０３は、例えばｎ型窒化ガリウム基板１０１の第１の領域１０１ａ上に堆積された第１の領域１０３ａと、ｎ型窒化ガリウム基板１０１の第２の領域１０１ｂ上に堆積された第２の領域１０３ｂとを含む。第１の領域１０３ａおよび第２の領域１０３ｂは、それぞれ、第１の領域１０１ａおよび第２の領域１０１ｂに沿ってＸ軸の方向に伸び、Ｙ軸の方向に交互に配列される。

図１５に示されるように、ｎ型窒化ガリウム半導体膜１０３に溝１０３ｃを形成する。溝１０３ｃは、第２の領域１０３ｂに沿ってＸ軸の方向に伸びており、Ｙ軸の方向に交互に配列されている。ｎ型窒化ガリウム半導体膜１０３の溝１０３ｃの深さは、例えば０．０１μｍ〜１０μｍ、好ましく１μｍ以下である。溝１０３ｃは、例えばフォトリソグラフィおよびエッチングにより形成される。

次いで、シリコン窒化膜１０５を第２の領域１０３ｂを覆うように溝１０３ｃ内に形成する。シリコン窒化膜１０５は第２の領域１０３ｂに沿ってＸ軸方向に伸びており、第２の領域１０３ｂの配置に合わせてｎ型窒化ガリウム半導体膜１０３上に配列されている。シリコン窒化膜１０５は、例えば気相成長法によりＳｉＮ膜を堆積した後に、フォトリソグラフィ法を用いて該ＳｉＮ膜にパターンを形成することにより得られる。ＳｉＮ膜の厚さは例えば０．０１μｍ〜１０μｍ、好ましく１μｍ以下である。

図１６に示されるように、ｎ型窒化ガリウム半導体膜１０３の表層にウエル領域１０７を形成する。ウエル領域１０７は、例えばｎ型窒化ガリウム半導体膜１０３の第１の領域１０３ａに凹部を形成すると共に、この凹部にｐ型窒化ガリウム系半導体を堆積することにより形成される。凹部の形成は、例えばフォトリソグラフィを用いた絶縁膜マスクの形成とこの絶縁膜マスクを用いたエッチングとにより行われる。また、ｐ型窒化ガリウム系半導体は、絶縁膜マスクを用いた有機金属気相成長法による選択成長により成長される。この選択成長により、凹部にウエル領域１０７が形成される。ウエル領域１０７は、第２の領域１０３ｂに沿って伸びている。２つのウエル領域１０７の間には、窒化ガリウム半導体膜１０３の第１の領域１０３ａが位置している。ウエル領域１０７の深さは例えば０．５μｍ〜５μｍ程度である。

図１７に示されるように、ウエル領域１０７の表層にｎ型窒化ガリウム半導体領域１０９を形成する。ｎ型窒化ガリウム半導体領域１０９は、例えばウエル領域１０７に凹部を形成すると共に、この凹部にｎ型窒化ガリウム系半導体を堆積することにより形成される。凹部の形成は、例えばフォトリソグラフィを用いた絶縁膜マスクの形成およびこの絶縁膜マスクを用いたエッチングにより行われる。また、ｎ型窒化ガリウム系半導体は、絶縁膜マスクを用いた有機金属気相成長法による選択成長により成長される。この選択成長により、凹部にｎ型窒化ガリウム半導体領域１０９が形成される。ｎ型窒化ガリウム半導体領域１０９は、第２の領域１０３ｂに沿って伸びている。ｎ型窒化ガリウム半導体領域１０９の各々は、ウエル領域１０７によって窒化ガリウム半導体膜１０３の第１の領域１０３ａから離されており、このウエル領域１０７の導電率が変調されることにより、ｎ型窒化ガリウム半導体領域１０９は窒化ガリウム半導体膜１０３の第１の領域１０３ａに電気的に接続される。ｎ型窒化ガリウム半導体領域１０９の深さは例えば０．１μｍ〜１μｍ程度である。

図１８に示されるように、ゲート絶縁膜１１１を形成する。ゲート絶縁膜１１１としては、例えばガリウム酸化物、ＳｉＯ_２、ＳｉＮ、ＭｇＯ等を用いることができる。ゲート絶縁膜１１１のための絶縁膜を例えば気相成長法により堆積した後に、この絶縁膜にパターン形成して、ゲート絶縁膜１１１は形成される。パターニングにより、ゲート絶縁膜１１１は、ウエル領域１０７上に、ウエル領域１０７間のｎ型窒化ガリウム半導体膜１０３の第１の領域１０３ａ上に、ｎ型窒化ガリウム半導体領域１０９上に位置する。

図１９に示されるように、電流用の電極１１３ａをｎ型窒化ガリウム半導体領域１０９上に形成する。電極１１３ａは、例えば電子ビーム蒸着法およびリフトオフ法を用いて導電膜を堆積した後に、フォトリソグラフィ法でパターン形成することにより作製される。電極１１３ａは、ｎ型窒化ガリウム半導体領域１０９上に形成され、必要に応じて合金化処理を行うことにより、窒化ガリウム半導体膜１０３に接触すること無くｎ型窒化ガリウム半導体領域１０９にオーミック接触を成す。電極１１３ａは、ウエル領域１０７上に形成され、ウエル領域１０７に電気的接触を成す。電極１１３ａは、ウエル領域１０７により分離されたｎ型窒化ガリウム半導体領域１０９毎に形成され、また絶縁膜１０５を乗り越えることなく、絶縁膜１０５から隔置されている。

図２０に示されるように、ゲート電極１１５をゲート絶縁膜１１１上に形成する。ゲート電極１１５は、ウエル領域１０７の表面の導電率を変調できるように、ウエル領域１０７、該ウエル領域１０７間のｎ型窒化ガリウム半導体膜１０３の第１の領域１０３ａ上に、ｎ型窒化ガリウム半導体領域１０９上に位置する。

図２１に示されるように、第１の保護絶縁膜１１０を形成する。第１の保護絶縁膜１１０は、電極１１３ａ上に位置する開口１１０ａ、１１０ｂ、１１０ｃ、１１０ｄを有する。開口１１０ａ〜１１０ｄは、例えば気相成長法により絶縁膜を堆積した後に、フォトリソグラフィ法およびエッチング技術を用いて該絶縁膜にパターンを形成することにより得られる。第１の保護絶縁膜１１０の膜厚は、例えば０．０１μｍ〜１０μｍである。好ましくは、１μｍ以下である。

図２２に示されるように、第１の保護絶縁膜１１０上に第１の配線導体１１２を形成する。第１の配線導体１１２は、第１の保護絶縁膜１１０の開口１１０ａ、１１０ｂ、１１０ｃ、１１０ｄを介して電極１１３ａを互いに接続する。上層の配線のために第１の配線導体１１２をゲート電極上には形成しない。第１の配線導体１１２により、電極１１３ａは並列に接続される。

図２３に示されるように、第１の保護絶縁膜１１０および第１の配線導体１１２上に第２の保護絶縁膜１１４を形成する。第２の保護絶縁膜１１４は、ゲート電極１１１上に位置する開口１１４ａ、１１４ｂを有する。また、第１の保護絶縁膜１１０もまた、ゲート電極１１１上に位置する開口１１０ｅ、１１０ｆを有する。これらの開口１１０ｅ、１１０ｆ、１１４ａ、１１４ｂは、例えば気相成長法により絶縁膜を堆積した後に、フォトリソグラフィ法およびエッチング技術を用いて該絶縁膜にパターンを形成することにより得られる。第２の保護絶縁膜１１４の膜厚は、例えば０．０１μｍ〜１０μｍである。好ましくは、１μｍ以下である。

図２４に示されるように、第２の保護絶縁膜１１４上に第２の配線導体１１６を形成する。第２の配線導体１１６は、保護絶縁膜１１０、１１４の開口１１４ａ、１１４ｂ、１１０ｅ、１１０ｆを介してゲート電極１１１を互いに接続する。更に、裏面には導電膜１１３ｂを蒸着法やスパッタ法などで形成し、必要に応じて合金化処理を行う。

これにより、縦型トランジスタの作製の主要な工程を説明した。必要な場合には、ｎ型窒化ガリウム基板１０１に替えて、窒化ガリウム系半導体と異なる半導体基板を準備すると共に、この基板の主面上にマスクを形成した後に、基板およびマスク上にｎ型窒化ガリウム半導体膜を堆積することができる。このｎ型窒化ガリウム半導体膜は、ｎ型窒化ガリウム半導体膜１０３に対応する。また、半導体基板がｐ型導電性を有するようにしてもよい。

上記の作製法の変形例として、第１の配線導体１１２をゲート電極１１１を互い接続するように形成すると共に、第２の配線導体１１６を電極１１３を互い接続するように形成するようにしてもよい。このためには、第１の配線導体１１２の開口は、ゲート電極１１１の位置に合わせて形成される。また、第１の配線導体１１２および第２の配線導体１１６の開口は、電極１１３の位置に合わせて形成される。

以上説明したように、本発明の実施の形態によれば、高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造の、ＭＩＳ型トランジスタ、ＭＯＳ型トランジスタおよび絶縁ゲートバイポーラトランジスタといった縦型トランジスタを作製する方法が提供される。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、実施の形態において説明された個々の成膜法およびエッチング法は例示であり、本発明は特定の例示に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、本発明の実施の形態に係る半導体装置のショットキバリアダイオードを示す図面である。 図２（Ａ）は該ショットキバリアダイオードの変形例を示す図面である。図２（Ｂ）は該ショットキバリアダイオードの別の変形例を示す図面である。 図３は、本発明の実施の形態に係る半導体装置のｐｎ接合ダイオードを示す図面である。 図４（Ａ）は該ｐｎ接合ダイオードの変形例を示す図面である。図４（Ｂ）は該ｐｎ接合ダイオードの別の変形例を示す図面である。 図５は、本発明の実施の形態に係る半導体装置のｐｉｎ接合ダイオードを示す図面である。 図６は、本実施の形態に係る縦型トランジスタを示す図面である。 図７（Ａ）は、本実施の形態に係る縦型トランジスタの変形例を示す図面である。図７（Ｂ）は、本実施の形態に係る縦型トランジスタの別の変形例を示す図面である。 図８は、本実施の形態に係る縦型トランジスタを示す図面である。 図９は、２端子を有する半導体装置を作製する方法におけるエピタキシャル成長から電流障壁部の溝形成工程を示す図面である。 図１０は、該半導体装置を作製する方法における絶縁膜成長工程を示す図面である。 図１１は、該半導体装置を作製する方法における電極形成工程を示す図面である。 図１２は、該半導体装置を作製する方法における保護絶縁膜形成工程を示す図面である。 図１３は、該半導体装置を作製する方法における配線電極形成工程を示す図面である。 図１４は、３端子を有する半導体装置を作製する方法におけるｎ型半導体領域形成工程を示す図面である。 図１５は、該半導体装置を作製する方法における絶縁膜成長工程を示す図面である。 図１６は、該半導体装置を作製する方法におけるウエル領域形成工程を示す図面である。 図１７は、該半導体装置を作製する方法におけるｎ型半導体領域成長工程を示す図面である。 図１８は、該半導体装置を作製する方法におけるゲート絶縁膜成長工程を示す図面である。 図１９は、該半導体装置を作製する方法におけるｎ型半導体領域用電極形成工程を示す図面である。 図２０は、該半導体装置を作製する方法におけるゲート電極形成工程を示す図面である。 図２１は、該半導体装置を作製する方法における第１の保護絶縁膜形成工程を示す図面である。 図２２は、該半導体装置を作製する方法における第１の配線電極形成工程を示す図面である。 図２３は、該半導体装置を作製する方法における第２の保護絶縁膜形成工程を示す図面である。 図２４は、該半導体装置を作製する方法における第２の配線電極形成工程および裏面電極形成工程を示す図面である。

符号の説明

１１、１１ａ、１１ｂ…ショットキバリアダイオード、１３…導電性基板、１５…第１導電型窒化ガリウム系半導体層、１５ａ、１５ｂ、１５ｃ…第１導電型窒化ガリウム系半導体層の領域、１７ａ、１７ｂ…電極、１８…保護絶縁膜、１９…第１の絶縁層、２０…配線導体、２１…第２の電極層、２３…窒化ガリウム系半導体支持基体、２３ｅ…溝、２５…第２の絶縁層、２７…支持基体、３１…第２の電極層、３３…マスク、３５…第１導電型窒化ガリウム系半導体層、３７ａ、３７ｂ…電極、３９…第１の絶縁層、４１、４１ａ、４１ｂ…ｐｎ接合ダイオード、４３…第２導電型窒化ガリウム系半導体層、４５ａ、４５ｂ…第１の電極、４７…第２導電型窒化ガリウム系半導体層、４９ａ、４９ｂ…第１の電極、５１…ｐｉｎ接合ダイオード、５３…ｉ型窒化ガリウム系半導体層、６１、６１ａ、６１ｂ…縦型トランジスタ、６３…第１導電型窒化ガリウム系半導体層、６５ａ…第１の導電性領域、６５ｂ…第２の導電性領域、６７ａ…第１のウエル領域、６７ｂ…第２のウエル領域、６８…第１の保護絶縁膜、６９ａ…第１のゲート絶縁層、６９ｂ…第２のゲート絶縁層、７０…第１の配線導体、７１ａ…第１のゲート電極、７１ｂ…第２のゲート電極、７２…第２の保護絶縁膜、７３ａ、７３ｂ…電極、７４…第２の配線導体、７５…第１の絶縁層、７７…第１導電型窒化ガリウム系半導体層、８１…ＩＧＢＴ型トランジスタ、８３…第２導電型半導体支持基体、Ｄ_１、Ｄ_１１、Ｄ_１２、Ｄ_１３…貫通転位密度、Ｄ_２、Ｄ_２１、Ｄ_２２、Ｄ_２３…貫通転位密度、Ｄ_３、Ｄ_３１、Ｄ_３２、Ｄ_３３…貫通転位密度、Ｄ_４、Ｄ_４１、Ｄ_４２、Ｄ_４３…貫通転位密度、Ｄ_５、Ｄ_５１、Ｄ_５２、Ｄ_５３…貫通転位密度、Ｄ_６、Ｄ_６１、Ｄ_６２、Ｄ_６３…貫通転位密度、Ｄ_７、Ｄ_７１、Ｄ_７２、Ｄ_７３…貫通転位密度、Ｊ２…ｐｉｎ接合構造、Ｊ１…ｐｎ接合構造、ＳＢＤ１、ＳＢＤ２…ショットキ接合ダイオードの素子、ＰＮＤ１、ＰＮＤ２…ｐｎ接合ダイオードの素子、ＰＩＮＤ１、ＰＩＮＤ２…ｐｉｎ接合ダイオードの素子、ＴＲＡＮ１、ＴＲＡＮ２…縦型トランジスタ、ＩＧＢＴ１、ＩＧＢＴ２…縦型絶縁ゲートバイポーラトランジスタ

Claims (10)

1. 窒化物系半導体を用いる半導体装置であって、
   表面および裏面を有する導電性基板と、
   第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、
   前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれショットキ接合を成す第１および第２の電極と、
   前記第１導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、
   前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、
   前記導電性基板の前記裏面上に設けられた第２の電極層と、
   を備え、
   前記第１導電型窒化ガリウム系半導体層の表面には、前記第１導電型窒化ガリウム系半導体層の前記第２の領域の位置に合わせて溝が設けられ、前記第１の絶縁層は前記溝に設けられ、
   前記保護絶縁膜及び前記第１の絶縁層は前記配線導体と前記第１導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられ、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられており、
   当該半導体装置は、前記第１及び第２の素子を含むショットキバリアダイオードである、ことを特徴とする半導体装置。
2. 窒化物系半導体を用いる半導体装置であって、
   表面および裏面を有する導電性基板と、
   第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、
   第２の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第２の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第２の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層上に設けられた第２導電型窒化ガリウム系半導体層と、
   前記第２導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれオーミック接合を成す第１および第２の電極と、
   前記第２導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、
   前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、
   前記導電性基板の前記裏面上に設けられた第２の電極層と、
   を備え、
   前記第２導電型窒化ガリウム系半導体層の表面には、前記第２導電型窒化ガリウム系半導体層の前記第２の領域の位置に合わせて溝が設けられ、前記第１の絶縁層は前記溝に設けられ、
   前記保護絶縁膜及び前記第１の絶縁層は前記配線導体と前記第２導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられ、
   前記第１導電型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、
   前記第１導電型窒化ガリウム系半導体層と前記第２導電型窒化ガリウム系半導体層とはｐｎ接合構造を構成しており、
   前記第２導電型窒化ガリウム系半導体層の前記第１の領域は、前記第１導電型窒化ガリウム系半導体層の前記第１の領域上に設けられており、
   前記第２導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１導電型窒化ガリウム系半導体層の前記第２の領域上に設けられており、
   前記第２導電型窒化ガリウム系半導体層の前記第３の領域は、前記第１導電型窒化ガリウム系半導体層の前記第３の領域上に設けられており、
   当該半導体装置は、前記第１及び第２の素子を含むｐｎ接合ダイオードである、ことを特徴とする半導体装置。
3. 窒化物系半導体を用いる半導体装置であって、
   表面および裏面を有する導電性基板と、
   第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、
   第２の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第２の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第２の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層上に設けられた第２導電型窒化ガリウム系半導体層と、
   第３の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第３の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第３の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記第１導電型窒化ガリウム系半導体層と前記第２導電型窒化ガリウム系半導体層との間に設けられたｉ型窒化ガリウム系半導体層と、
   前記第２導電型窒化ガリウム系半導体層の前記第１および第３の領域にそれぞれオーミック接合を成す第１および第２の電極と、
   前記第２導電型窒化ガリウム系半導体層および前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する保護絶縁膜と、
   前記保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される配線導体と、
   前記第２導電型窒化ガリウム系半導体層の前記第２の領域と前記保護絶縁膜との間に設けられた第１の絶縁層と、
   前記導電性基板の前記裏面上に設けられた第２の電極層と、
   を備え、
   前記第２導電型窒化ガリウム系半導体層の表面には、前記第２導電型窒化ガリウム系半導体層の前記第２の領域の位置に合わせて溝が設けられ、前記第１の絶縁層は前記溝に設けられ、
   前記保護絶縁膜及び前記第１の絶縁層は前記配線導体と前記第２導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられ、
   前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層及び前記第２導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、
   前記第１導電型窒化ガリウム系半導体層、前記ｉ型窒化ガリウム系半導体層および前記第２導電型窒化ガリウム系半導体層はｐｉｎ接合構造を構成しており、
   前記ｉ型窒化ガリウム系半導体層の前記第１の領域は、前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第２導電型窒化ガリウム系半導体層の前記第１の領域との間に設けられており、
   前記ｉ型窒化ガリウム系半導体層の前記第２の領域は、前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記第２導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられており、
   前記ｉ型窒化ガリウム系半導体層の前記第３の領域は、前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２導電型窒化ガリウム系半導体層の前記第３の領域との間に設けられており、
   当該半導体装置は、前記第１及び第２の素子を含むｐｉｎ接合ダイオードである、ことを特徴とする半導体装置。
4. 窒化物系半導体を用いる半導体装置であって、
   表面および裏面を有する導電性基板と、
   第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり、前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、
   第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、
   第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、
   第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられた第１のゲート絶縁層と、
   前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられた第２のゲート絶縁層と、
   前記第１のゲート絶縁層上に設けられた第１のゲート電極と、
   前記第２のゲート絶縁層上に設けられた第２のゲート電極と、
   前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、
   前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、
   前記第１の保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される第１の配線導体と、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記第１の保護絶縁膜との間に設けられた第１の絶縁層と、
   前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、
   前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１のゲート電極と前記第２のゲート電極とを互いに接続する第２の配線導体と、
   前記導電性基板の前記裏面上に設けられた第２の電極層と、
   を備え、
   前記第１導電型窒化ガリウム系半導体層の表面には、前記第１導電型窒化ガリウム系半導体層の前記第２の領域の位置に合わせて溝が設けられ、前記第１の絶縁層は前記溝に設けられ、
   前記第１の保護絶縁膜及び前記第１の絶縁層は前記第１の配線導体と前記第１導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられ、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記第１の領域と前記第３の領域との間に設けられており、
   当該半導体装置は、前記第１及び第２の素子を含む縦型トランジスタである、ことを特徴とする半導体装置。
5. 窒化物半導体を用いる半導体装置であって、
   窒化ガリウム系半導体と異なる半導体材料からなり表面および裏面を有する導電性基板と、
   第１の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記第１の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記第１の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含んでおり前記導電性基板の前記表面上に設けられた第１導電型窒化ガリウム系半導体層と、
   第１導電型窒化ガリウム系半導体からなる第１および第２の導電性領域と、
   第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第１の領域と前記第１の導電性領域との間に設けられた第１のウエル領域と、
   第２導電型窒化ガリウム系半導体から成っており前記第１導電型窒化ガリウム系半導体層の前記第３の領域と前記第２の導電性領域との間に設けられた第２のウエル領域と、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域および前記第１のウエル領域上に設けられている第１のゲート絶縁層と、
   前記第１導電型窒化ガリウム系半導体層の前記第３の領域および前記第２のウエル領域上に設けられている第２のゲート絶縁層と、
   前記第１のゲート絶縁層上に設けられた第１のゲート電極と、
   前記第２のゲート絶縁層上に設けられた第２のゲート電極と、
   前記第１および第２の導電性領域にそれぞれオーミック接合を成す第１および第２の電極と、
   前記第１導電型窒化ガリウム系半導体層、前記第１および第２のゲート電極並びに前記第１および第２の電極上に設けられており、前記第１および第２の電極上にそれぞれ位置する第１および第２の開口を有する第１の保護絶縁膜と、
   前記第１の保護絶縁膜上に設けられると共に、前記第１および第２の開口を通して前記第１および第２の電極に接続される第１の配線導体と、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域と前記第１の保護絶縁膜との間に設けられた第１の絶縁層と、
   前記第１の保護絶縁膜および前記第１の配線導体上に設けられた第２の保護絶縁膜と、
   前記第２の保護絶縁膜上に設けられており、前記第２の保護絶縁膜の第１および第２の開口並びに前記第１の保護絶縁膜の第３および第４の開口を通して前記第１のゲート電極と前記第２のゲート電極とを互いに接続する第２の配線導体と、
   窒化ガリウム系半導体と異なる材料から成っており前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域と前記導電性基板との間にそれぞれ設けられているマスクと、
   前記導電性基板の前記裏面上に設けられた第２の電極層と、
   を備え、
   前記第１導電型窒化ガリウム系半導体層の表面には、前記第１導電型窒化ガリウム系半導体層の前記第２の領域の位置に合わせて溝が設けられ、前記第１の絶縁層は前記溝に設けられ、
   前記第１の保護絶縁膜及び前記第１の絶縁層は前記第１の配線導体と前記第１導電型窒化ガリウム系半導体層の前記第２の領域との間に設けられ、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域は第１の素子のために設けられ、前記第１導電型窒化ガリウム系半導体層の前記第３の領域は第２の素子のために設けられ、
   前記導電性基板は第２導電型を有しており、当該半導体装置は、前記第１及び第２の素子を含む縦型絶縁ゲートバイポーラトランジスタである、ことを特徴とする半導体装置。
6. 前記第１導電型窒化ガリウム系半導体層の前記第１〜第３の領域は第１の方向に伸びており、
   前記第１導電型窒化ガリウム系半導体層の前記第１〜第３の領域は前記第１の方向に交差する第２の方向に配列される、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された半導体装置。
7. 前記導電性基板は、所定の貫通転位密度より小さい貫通転位密度を有する第１の領域と、前記所定の貫通転位密度より大きい貫通転位密度を有する第２の領域と、前記所定の貫通転位密度より小さい貫通転位密度を有する第３の領域とを含む窒化ガリウム系半導体支持基体を含んでおり、
   前記第１導電型窒化ガリウム系半導体層の前記第１の領域は、前記窒化ガリウム系半導体支持基体の前記第１の領域上に設けられており、
   前記第１導電型窒化ガリウム系半導体層の前記第２の領域は、前記窒化ガリウム系半導体支持基体の前記第２の領域上に設けられており、
   前記第１導電型窒化ガリウム系半導体層の前記第３の領域は、前記窒化ガリウム系半導体支持基体の前記第３の領域上に設けられており、
   前記第２の電極層は、前記窒化ガリウム系半導体支持基体の裏面において前記第１および第３の領域にオーミック接合を成す、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された半導体装置。
8. 前記窒化ガリウム系半導体支持基体の前記第２の領域と前記第２の電極層との間に設けられた第２の絶縁層を更に備える、ことを特徴とする請求項７に記載された半導体装置。
9. 前記窒化ガリウム系半導体支持基体は窒化ガリウムから成る、ことを特徴とする請求項７または請求項８に記載された半導体装置。
10. 窒化ガリウム系半導体とは異なる材料から成っており前記第１導電型窒化ガリウム系半導体層の前記第１および第３の領域と前記導電性基板との間にそれぞれ設けられているマスクを更に備え、
    前記導電性基板は窒化ガリウム系半導体と異なる半導体材料からなる、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された半導体装置。

Images