[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4818464B2 - 微細構造の製造方法 - Google Patents

微細構造の製造方法 Download PDF

Info

Publication number
JP4818464B2
JP4818464B2 JP2010538249A JP2010538249A JP4818464B2 JP 4818464 B2 JP4818464 B2 JP 4818464B2 JP 2010538249 A JP2010538249 A JP 2010538249A JP 2010538249 A JP2010538249 A JP 2010538249A JP 4818464 B2 JP4818464 B2 JP 4818464B2
Authority
JP
Japan
Prior art keywords
gan
heat treatment
pore
temperature
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010538249A
Other languages
English (en)
Other versions
JPWO2011013363A1 (ja
Inventor
毅士 川島
勝之 星野
祥一 川島
靖浩 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010538249A priority Critical patent/JP4818464B2/ja
Application granted granted Critical
Publication of JP4818464B2 publication Critical patent/JP4818464B2/ja
Publication of JPWO2011013363A1 publication Critical patent/JPWO2011013363A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/04MOCVD or MOVPE
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/11Comprising a photonic bandgap structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、微細構造の製造方法に関するものであり、特に、半導体内部に微細な構造を形成する製造方法に関するものであって、フォトニック結晶を用いた発光素子などの製造方法に利用される技術に関するものである。
近年、2次元フォトニック結晶を利用した面発光レーザが開発されている。フォトニック結晶は光の波長サイズで屈折率分布を設けた構造で、可視光に作用するフォトニック結晶は数十nm〜数百nmのサイズである。このような2次元フォトニック結晶は、半導体中に誘電体などの材料を埋め込むか、エッチング等で空孔を形成するなどして作製される。
特許文献1にはGaN系半導体内部に結晶成長によって、2次元フォトニック結晶を作製する技術が開示されている。具体的には以下のようにして2次元フォトニック結晶が作製される。まず、基板上に半導体の多層膜構造を途中まで形成する。次に、この半導体の多層膜構造が形成された基板を反応炉から取り出し、電子ビームリソグラフィーで多層膜構造の表面にフォトニック結晶のパターンを形成する。その後、ドライエッチングを用いて半導体多層膜構造に2次元フォトニック結晶の細孔を形成する。最後に、再成長によって2次元フォトニック結晶の細孔を維持しつつ、残りの多層膜構造を積層して、発光素子を完成させる。
国際公開第06/062084号パンフレット
2次元フォトニック結晶を備えた光デバイスでは、光の回折効果を大きくするためには、深い細孔を形成することが必要であり、この細孔を形成するためには、RIE(反応性イオンエッチング)などが用いられる。しかし、GaN系半導体は硬い材料であるため、エッチングによる微細な孔の形成が難しい。例えば、上記したRIEなどのドライエッチングで細孔を形成すると、孔上部が広いテーパー状となり易い。また、深くエッチングすると、深さに比例して孔上部が広くなり、精度良く細孔を形成することができない。
そこで、本発明は、微細構造をGaN系半導体に精度良く作製することが可能となる微細構造の製造方法を提供することを目的とするものである。
本発明は、つぎのように構成した微細構造の製造方法を提供するものである。
本発明の半導体に微細な構造を形成する微細構造の製造方法は、
基板上に、第一のGaN系半導体層を形成する第一の工程と、
前記第一の工程で形成された前記第一のGaN系半導体層に、エッチングを用いて第一の細孔を形成する第二の工程と、
前記第二の工程で形成された前記第一の細孔の径を、前記基板の面内方向に該第一の細孔の径よりも細くし、上部が塞がれていない第二の細孔を形成するため、
前記第一のGaN系半導体層が形成された基板に対し、III族原料を供給せず、窒素を含むガス雰囲気中で850℃以上、950℃以下の温度により熱処理を行って、前記第一の細孔内に前記第一のGaN系半導体層を構成する原子を移動させる第三の工程と、
を有することを特徴とする。
本発明によれば、微細構造をGaN系半導体に精度良く作製することが可能となる微細構造の製造方法を提供することができる。
本発明の実施形態1における微細構造の製造方法の工程図である。図1Aは第一の工程を示している。 本発明の実施形態1における微細構造の製造方法の工程図である。図1Bは第二の工程を示している。 本発明の実施形態1における微細構造の製造方法の工程図である。図1Cは第三の工程を示している。 本発明の実施形態2における微細構造を模式的に示した断面図である。 本発明の実施形態3における微細構造を模式的に示した断面図である。 マストランスポートの過程を示した模式図である。 マストランスポートの過程を示した模式図である。 マストランスポートの過程を示した模式図である。 マストランスポートの過程を示した模式図である。 本発明によるマストランスポートの過程を示した模式図である。 本発明によるマストランスポートの過程を示した模式図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実施例4によるフォトニック結晶を備えた面発光レーザの作製工程を示す図である。 本発明の実験例1,2で用いる試料の熱処理前の形状を示す電子顕微鏡写真である。図7Aは孔深さが約240nm、340nmの場合である。 本発明の実験例1,2で用いる試料の熱処理前の形状を示す電子顕微鏡写真である。図7Bは孔深さが約240nm、340nmの場合である。 本発明の実験例1において、第三の工程の熱処理温度を変化させた場合の細孔の形状を示す電子顕微鏡写真である。図8Aは熱処理温度900℃、950℃、1025℃の場合の結果である。 本発明の実験例1において、第三の工程の熱処理温度を変化させた場合の細孔の形状を示す電子顕微鏡写真である。図8Bは熱処理温度900℃、950℃、1025℃の場合の結果である。 本発明の実験例1において、第三の工程の熱処理温度を変化させた場合の細孔の形状を示す電子顕微鏡写真である。図8Cはそれぞれ、熱処理温度900℃、950℃、1025℃の場合の結果である。 本発明の実験例2において、第三の工程の熱処理温度を変化させ、30分間熱処理を行った場合の細孔の形状を示す電子顕微鏡写真である。図9Aは熱処理温度850℃で実施した場合の形状である。 本発明の実験例2において、第三の工程の熱処理温度を変化させ、30分間熱処理を行った場合の細孔の形状を示す電子顕微鏡写真である。図9Bは熱処理温度800℃で実施した場合の細孔の形状である。 本発明の実験例3において、第三の工程の熱処理を温度900℃保持時間30分で実施した場合の細孔の形状を示す電子顕微鏡写真である。
本発明の実施形態における微細構造の製造方法について説明する。
[実施形態1]
図1A〜1Cを用いて、本発明を適用した実施形態1における窒化物半導体の微細構造の製造方法を説明する。
(第一の工程)
まず、第一の工程において、基板上に第一のGaN系半導体層を形成する。具体的には、図1Aに示すように、基板100上にMOCVD法(有機金属化合物気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線成長法)などで、第一のGaN系半導体層101を積層する。ここで用いられる基板100は、GaN系半導体が成長できるものであれば良く、例えば、サファイア、SiC、Si、GaAs、GaN、等の基板が用いられる。また、上記した第一のGaN系半導体層101は、GaN、InN、AlN、AlGaN、InGaN、AlInN、AlGaInN、等が用いられる。
(第二の工程)
次に、第二の工程において、上記第一のGaN系半導体層101にエッチングを用いて第一の細孔102aを形成する。そのため、第一のGaN系半導体層101上に、エッチングするためのマスクを形成する。マスクのパターンは一定間隔で複数の穴が開いており、その孔パターン形状は円形、三角形、四角形、多角形、等が用いられる。本実施形態では、SiO2をマスクとして用いた場合について説明するが、マスクの種類はこれに限定されるものではない。マスクは簡単に加工ができ、GaN系半導体が耐性を持つ手法で除去できるものであれば良い。例えば、現像液で除去できるフォトレジストや、フッ酸で除去できるSiO2などの誘電体や、王水で除去できるNiなどの金属、等が挙げられる。具体的には、つぎのような手順でエッチングする。まず、第一のGaN系半導体層上101にSiO2を形成する。次に、フォトレジストを塗布し、フォトリソグラフィーや、電子ビームリソグラフィーでパターンをフォトレジストに形成する。次に、CF4ガスを用いたRIE(反応性イオンエッチング)でSiO2をエッチングする。その後、フォトレジストを除去し、SiO2を半導体エッチング用マスクとして、Cl2を用いるRIEなどで第一のGaN系半導体層101をエッチングする。最後に、SiO2をフッッ酸で除去することで、第一のGaN系半導体層101の表面に、図1Bの第一の細孔102aが形成される。エッチングには、RIE以外にICP(誘導結合プラズマエッチング)やFIB(収束電子線ビームエッチング)などを用いることができる。
(第三の工程)
(第三の工程における熱処理の温度)
次に、第三の工程において、上記エッチングによって作製した第一の細孔102aの径を、上記基板の面内方向に該第一の細孔102aの径よりも細くした第二の細孔102bを形成するための熱処理を行う。具体的には、窒素を含むガス雰囲気中で、エピタキシャル成長温度より低い温度で熱処理を行う。ここで、エピタキシャル成長温度とは、半導体結晶を結晶性良く成長するための成長温度で、例えばGaNでは、1000℃〜1200℃である。したがって、第三の工程の熱処理における温度範囲は、好ましくは950℃以下、より好ましくは900℃以下である。一方、熱処理温度が低すぎると、本発明で用いるマストランスポートという現象が生じないため、熱処理温度は850℃以上が好ましい。本発明における第三の工程の細孔102aを細くする熱処理の熱処理温度、熱処理時間については、後述する実験例1、2、3で説明する。次に、熱処理の手順と熱処理で生じる現象(マストランスポート)について説明する。まず、加熱炉へウェハをセットし、窒素源となるガスを供給して基板を850℃〜950℃まで昇温する。この工程で、第一のGaN系半導体層101の表面で原子の結合が切れ、第一の細孔102a内に原子が流れ込む。この熱処理によって原子が移動する現象をマストランスポートという。マストランスポートによって細孔102a内に原子が流れ込むことで、第一の細孔102aの径が細くなる。その結果、図1Cに示すように、第一の細孔102aより細い、第二の細孔102bが形成される。
マストランスポートによるメリットは、第一の細孔102aより細い第二の細孔102bを形成する以外にも、つぎに挙げるものがある。マストランスポートで原子を第一の細孔102aに輸送し側壁で再付着する際に、原子は再結晶化して付着する。そのため、第二の工程でのエッチングによるダメージを回復することができる。
さらに、エッチングダメージを回復し取り除くため、その上に別の半導体層を成長しても結晶性が悪くなる、等の不具合も無くすことができる。
(第三の工程におけるガス雰囲気)
つぎに、上記第三の工程の熱処理における窒素源を含むガス雰囲気の詳細について説明する。第三の工程の熱処理におけるガス雰囲気は、第一のGaN系半導体からの窒素の脱離を抑制するために、窒素源を含むガス雰囲気中で行う。窒素源としてNH3(アンモニア)や、ジメチルヒドラジンなどを用いる。また、熱処理中に窒素源のガス以外に、Ga,Al,InのIII族原料を供給しても良い。III族原料の供給量は、第一の工程における第一のGaN系半導体層101積層時のIII族源と窒素源のモル比(III/N比)よりも、第三の工程における熱処理中のIII/N比が少なければ、第一の細孔102aが埋ることは無い。第三の工程の熱処理中におけるIII/N比は、好ましくは第一の工程のIII/N比の1/2、より好ましくは1/10である。なお、第二の細孔102bの径や深さは、第一の細孔102aの径や深さを設計より1割、あるいは2割程度大きく形成しておくことで、第三の工程における熱処理の時間、熱処理温度、III族原料の供給量、等によって制御することができる。
(低温マストランスポート)
次に、上記したマストランスポートの詳細について説明する。上記したように、本発明はマストランスポートという現象を制御することで、細く深い構造の作製を可能にしている。本発明のマストランスポートと一般的なマストランスポートとの具体的な相違について、図4A〜5Bを用いて以下に説明する。図4A〜5Bにおいて400は基板、401は半導体、402aは細孔、402bは空洞、402cは402aよりも細い細孔、403は原子である。
一般的なマストランスポートは、エピタキシャル成長温度まで基板を加熱し、十分な熱エネルギーを与えることで、基板表面の原子を拡散、輸送させ、表面エネルギーが小さくなるところで再付着させる。具体的には、図4Aのように半導体401を基板400上に積層し、細孔402aを形成する。基板400をエピタキシャル成長温度まで加熱すると、図4Bのように熱エネルギーによって基板表面の原子403の結合が切れ、半導体401の表面上を拡散する。そして、原子403は表面エネルギーが低くなる方向、つまり、基板表面から細孔402aの内部へ流れ込む。熱処理後は、図4Cのように、細孔402aが半導体401自身によって埋め込まれ、なだらかな表面になる。一方、細孔402aのアスペクト比が高い場合は、図4Dのように細孔402aの上部が塞がり空洞402bが形成される。
上記した一般的なマストランスポートに対して、本発明によるマストランスポートでは、原子の拡散距離や、拡散する原子の量を制御する。具体的には、エピタキシャル成長温度より低い任意の温度で熱処理することで、原子の拡散距離を短くし、図5Aに示すように半導体401の表面から細孔402aへ拡散する原子403の量を減らす。本願明細書では、このようなマストランスポートを「低温マストランスポート」という。この低温マストランスポートは、原子403の輸送、再付着の過程が通常のマストランスポートとは異なり、原子の拡散距離が短い。このため、原子403は細孔402aの側壁で再付着する。その結果、図5Bに示すように細孔402aは細くなり、細い細孔402cとなる。また、原子403は細孔402aの側壁で再付着するため、細孔402aの底に到達しにくくなり、細孔402aの深さの変化量を小さくできる。
上記した本発明の低温マストランスポート時のアスペクト比について説明する。第一の細孔102aのアスペクト比が1未満の場合、熱処理中に基板100の主面に対して斜めのファセット面が形成され易くなり、第一の細孔102aが浅くなることや、第一の細孔102aが埋ってしまうことがある。例えば、(0001)c面のGaN系半導体の場合、以下に示すファセット面やこの面よりもより高指数の斜めのファセット面が形成され易くなる。
Figure 0004818464
そのため、第一の細孔102aのアスペクト比は1以上、より好ましくは2以上とすることが望ましい。また、低温マストランスポート時の孔径については、第一の細孔102aの孔径を1μm以下の構造を熱処理した場合に、本発明の効果が顕著に現れる。具体的には、500nm以下とするのが好ましく、250nm以下とするのがより好ましい。なぜなら、低温マストランスポートは、エピタキシャル成長温度より低い温度で熱処理をするため、原子の拡散距離が短く、孔の細くなる速度が数nm/min以下と遅いからである。
[実施形態2]
実施形態2として、第三の工程の後に、熱処理で第二の細孔102bを塞ぐ形態について図2を用いて説明する。本実施形態は、実施形態1の熱処理によって第一の細孔102aを細くして、第二の細孔102bにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第四の工程として、窒素を含むガス雰囲気中で熱処理する。具体的には、第三の工程の熱処理で第一の細孔102aを細くして第二の細孔102bにした後に、窒素を含むガス雰囲気中で第二の工程における熱処理の温度よりも高い温度で熱処理を行う。第四の工程の熱処理におけるガス雰囲気は、第三の工程の熱処理と同じく、第一のGaN系半導体からの窒素の脱離を抑制するため、窒素源を含むガス雰囲気中で行う。窒素源としてNH3や、ジメチルヒドラジンなどを用いる。本実施形態における第四の工程での熱処理温度は、エピタキシャル成長温度以上とする。具体的には1000℃以上、より好ましくは1025℃以上である。
この工程では通常のマストランスポートが生じる。熱処理温度が900℃以下である第三の工程と比べ、1000℃以上の熱処理では原子の拡散距離が大きくなる。第二の細孔102bは、第三の工程の熱処理によって、細く深いアスペクト比の高い構造になっているため、原子が第二の細孔102bの底に到達しにくくなり、上部で再付着する。その結果、第二の細孔102bの上部は第一のGaN系半導体層101によって塞がれ、第三の細孔102cが第一のGaN系半導体層101の内部に形成される。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよく、その場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二の細孔102bの上部を第一のGaN系半導体層101で塞ぐ際に、酸素などの不純物の混入を防ぐことができる。
[実施形態3]
実施形態3として、第三の工程の後に、結晶成長で第二の細孔102bを塞ぐ形態について図3を用いて、説明する。本実施形態は、実施形態1の第一の細孔102aを細くして第二の細孔102bにする第三の工程までは同じであるため、第三の工程までの説明は省略する。本実施形態では、第三の工程の熱処理で第一の細孔102aを第二の細孔102bにした後に、第四の工程として、窒素原料とIII族原料を供給する。第二の細孔102bは細く深いアスペクト比の高い構造になっているため、III族原料が第二の細孔102bの底に到達しにくい。その結果、第二の細孔102bの形状は大きく変化せず、第一のGaN系半導体層101上に第二のGaN系半導体層103を形成することができる。第二のGaN系半導体層103の成長温度は、第二のGaN系半導体層103の結晶性が悪化しない温度や、多結晶にならない温度であれば良い。しかし、成長温度がエピタキシャル成長温度より低い場合、原料が基板上で十分に拡散しないため、原料の一部が第二の細孔102bの内部に流れ込み、第二の細孔102bの深さが減ってしまう。そのため、第二のGaN系半導体層103の成長温度は、1000℃以上が好ましく、1025℃以上がより好ましい。第三の工程の熱処理と第四の工程の熱処理は同じ加熱炉内で実施してもよい。この場合、基板を空気雰囲気中に晒さずにすむため、第四の熱処理の工程で第二のGaN系半導体層103を形成する際に、酸素などの不純物の混入を防ぐことができる。なお、第三の工程の熱処理で第一の細孔102aのエッチングダメージが除去されるため、結晶性を劣化させずに第二のGaN系半導体層を形成できる。
本実施例では、上記実施形態の一例として、第三の工程の熱処理温度を900℃で行い、低温マストランスポートを発生させて細孔を形成する例について説明する。
[実施例1]
本実施例では実施形態1に示す製造方法を用いて微細構造の作製をする方法について説明する。まず、基板100としてc面のサファイア基板を用いる。次に、MOCVD装置にサファイア基板をセットする。約1100℃まで加熱し、サファイア基板表面を水素雰囲気中でクリーニングする。その後、基板温度を約500℃まで降温して、TMG(トリメチルガリウム)を100μmol/minとNH3を5slm供給し、厚さ20nmの低温GaNバッファ層を形成する。次に、基板を1100℃まで加熱し、GaN系半導体層101としてGaNを3μm成長させる。次に、MOCVD装置から基板を取り出し、GaNに厚さ200nmのSiO2をスパッタ法で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は100nm、隣接する円の中心間距離は200nmである。
次に、レジストをマスクとして、CF4ガスを用いてRIEでSiO2をエッチングする。
SiO2に正方格子のパターンが形成されるので、SiO2をマスクとして、GaNをエッチングする。Cl2ガスを用いたRIEでGaNをエッチングし、第一の細孔102aとして深さ250nmの細孔を形成する。フッ酸でSiO2を除去し、再びMOCVD装置に基板をセットする。N2を10slm、NH3を5slm供給しながら、基板を900℃まで加熱する。基板温度が900℃に到達したら温度を900℃に保ち30分間熱処理する。この工程で、GaNは低温マストランスポートによってGaN分解、Gaの輸送、GaとNの再付着が生じる。エピタキシャル成長温度より低い温度(900℃)で低温マストランスポートさせるため、GaNの表面から輸送されたGaが細孔の側壁に付着し、孔径が細くなる。900℃の熱処理の結果、細孔は、直径50nm、深さは20nm浅く230nmになり、深く細い細孔が形成される。
[実施例2]
本実施例では実施形態2に示す製造方法を用いて微細構造の作製を行う方法を説明する。まず、基板100としてc面のGaN基板を用いる。次に、MOCVD装置にGaN基板をセットする。GaN基板を約1100℃まで加熱し、TMG(トリメチルガリウム)100μmol/min、NH3を5slm供給して、GaN系半導体層101としてGaNを3μm成長させる。次に、MOCVD装置から基板を取り出し、GaN上に厚さ300nmのSiO2をプラズマCVD装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は150nm、隣接する円の中心間距離は300nmである。
次に、レジストをマスクとして、CF4ガスを用いてRIEでSiO2をエッチングする。
SiO2に正方格子のパターンが形成されるので、今度はSiO2をマスクとして、GaNをエッチングする。Cl2ガスを用いたRIEでエッチングし、第一の細孔102aとして深さ300nmの細孔を形成する。SiO2をフッ酸で除去し、再びMOCVD装置に基板をセットする。N2を10slm、NH3を5slm供給しながら、基板を900℃まで加熱する。次に、基板温度900℃でTMGを10μmol/minを供給し、15分間保持する。この工程で、GaNは低温マストランスポートされる。エピタキシャル成長温度より低い温度(900℃)で低温マストランスポートさせるため、表面から輸送されたGaが細孔の側壁に付着し、孔径が細くなる。900℃の熱処理の結果、第二の細孔102bとして、直径50nm、深さ270nmの第二の細孔102bになる。
次に、TMGの供給を止め、N2、NH3を供給しながら、基板温度を1100℃まで昇温して、10分間保持する。エピタキシャル成長温度で熱処理しているため、マストランスポートされるGa原子の拡散距離が大きくなり、拡散する原子の量も増加する。また、細孔は径が50nmと狭く、アスペクト比も高いため、Ga原子が細孔の底へ流れ込みにくくなり、細孔上部でGaが再付着する。1100℃で熱処理の結果、細孔上部が閉じた構造が形成される。細孔上部は厚さ20nmのGaNで閉じられ、第三の細孔102cとして直径は50nm、深さ250nmの細孔がGaNの内部に形成される。
[実施例3]
本実施例では実施形態3に示す製造方法を用いて微細構造の作製を行う方法について説明する。まず、基板100としてc面のGaN基板を用いる。次に、MOCVD装置にGaN基板をセットする。GaN基板を約1100℃まで加熱し、TMGa100μmol/min、NH3を5slm供給して、GaN系半導体層101としてGaNを3μm成長させる。次に、MOCVD装置から基板を取り出し、GaN上に厚さ200nmのSiO2をプラズマCVD装置で形成し、その上にレジストを塗布する。次に、電子ビームリソグラフィーを用いて円形の正方格子パターンを描画、現像する。円の直径は150nm、隣接する円の中心間距離は300nmである。
次に、レジストをマスクとしてCF4ガスを用いるRIEでSiO2をエッチングする。SiO2に正方格子のパターンが形成されるので、今度はSiO2をマスクとして、Cl2ガスを用いたRIEでGaNをエッチングする。第一の細孔102aとして円形で直径100nm、孔深さ200nmの細孔を形成する。SiO2をフッ酸で除去し、再びMOCVD装置に基板をセットする。N2を10slm、NH3を5slm供給しながら、基板100を900℃まで加熱する。次に、基板温度が900℃でTMGを10μmol/minを供給し、30分間保持する。この時、GaNは低温マストランスポートされる。
エピタキシャル成長温度より低い温度(900℃)で低温マストランスポートさせるため、表面から輸送されたGaが細孔の側壁に付着し、細孔の径が細くなる。900℃の熱処理の結果、第二に細孔102bとして、直径50nm、深さ190nmの細孔になる。次に、TMGの供給を止め、N2,NH3を供給しながら、基板温度を1100℃まで昇温する。基板の温度が1100℃に到達したら、TMGを100μmol/minで供給し、第二のGaN系半導体層103としてGaNを再成長させる。細孔は径が50nmと狭く、アスペクト比も高いため、原料が細孔の底へ流れ込みにくくなるので、孔形状を維持してGaNが再成長する。
[実施例4]
本実施例では実施形態2に示す製造方法を用いて、上記した細孔が複数配列されて構成される2次元フォトニック結晶面発光レーザの作製を行う方法について、図6A〜6Fを用いて説明する。図6A〜6Fにおいて、600はn−GaN基板、601はn−GaN、602はn−Al0.10Ga0.90N、603はn−GaN、604はIn0.10Ga0.90N/GaN多重量子井戸活性層である。605はp−Al0.15Ga0.85N層、606はp−GaN、607はSiO2、608はフォトニック結晶、609はp−Al0.10Ga0.90N、610はp−GaN層、611はNi/Au電極、612はTi/Al電極である。
本実施例での方法において、まず、基板100としてc面のn−GaN基板600を用意する。次に、n−GaN基板600をMOCVD装置にセットする。n−GaN基板600上に、以下の層を順次成長させる。すなわち、厚さ3μmのn−GaN層601、500nmのn―Al0.10Ga0.90N層602、50nmのn−GaN層603を成長させる。さらに、その上にIn0.10Ga0.90N/GaN多重量子井戸活性層604、20nmのp−Al0.15Ga0.85N層605を成長させる。
次に、第一のGaN系半導体層101として厚さ250nmのp−GaN606を、p−Al0.15Ga0.85N層605上に成長させる(図6A)。次に、MOCVD装置から基板を取り出し、p−GaN606上にSiO2607を形成し、レジストを塗布する。電子ビームリソグラフィーで、直径100nmの円形、円形の中心間距離が160nmの正方格子のパターンを描画し現像する。レジストをマスクとしてCF4を用いたRIEでSiO2607をエッチングする(図6B)。その後、SiO2607をマスクとしてCl2を用いたICPでp−GaN606を240nmの深にエッチングすることで第一の細孔102aが形成される。p−GaN606をエッチング後、SiO2607をフッ酸で除去する(図6C)。
再びMOCVD装置に基板をセットし、N2を10slm、NH3を5slm供給しながら、基板を900℃まで加熱する。900℃に到達したら30分保持し、第一の細孔102aを低温マストランスポートで細くする。900℃の熱処理で直径60nm、深さ230nmの第二の細孔102bを形成する(図6D)。次に、N2,NH3を供給しながら、基板温度を1025℃まで昇温させ、1025℃に到達後10分保持する。この工程で、マストランスポートにより第一の細孔102bはp−GaN606によって塞がれ、第二の細孔102bの上部20nmを塞ぎ第三の細孔102cが形成される。そして、p−GaN606層内部に第三の細孔102cとp−GaN606とで構成される2次元フォトニック結晶608が形成される(図6E)。本実施例ではフォトニック結晶608をIn0.10Ga0.90N/GaN多重量子井戸活性層604上部に形成したが、In0.10Ga0.90N/GaN多重量子井戸活性層604の下部に形成しても良い。また、In0.10Ga0.90N/GaN多重量子井戸活性層604に形成しても良い。
次に、厚さ500nmのp−Al0.10Ga0.90N609層をp−GaN層606上に形成し、最後にp−Al0.10Ga0.90N層609上に電極形成のためのp−GaN層610を50nm成長させる。MOCVD装置から基板を取り出し、電極形成のためのp−GaN層610上にNi/Au電極611を蒸着装置で形成し、n−GaN基板の裏面Ti/Al電極612を形成することで、2次元周期構造のフォトニック結晶を備えた面発光レーザが完成する(図6F)。なお、上記した例では2次元フォトニック結晶を備えた面発光レーザについて説明したが、本発明は上記細孔が1次元に複数配列されて構成される、DFBレーザの作製などにも適用することができる。
[実験例1]
本実験例は、実施形態1に示す第三の工程で、細孔を細くする工程の熱処理温度の上限について調べた結果である。MOCVD装置を用いて、サファイア基板上にGaNを成長した。次に、p−GaNを半導体101としてGaN上に成長する。そして、p−GaNに第一の細孔102aを作製した。図7Aは、p−GaNに作製した第一の細孔102aの断面を観察した電顕微鏡写真である。細孔は、孔上部の径が約90nm、孔底部の径が40nm、深さが240nmであった。孔の形状は上部から底へ向かって細くなっている。第三の工程の熱処理を、温度900℃、950℃、1025℃、保持時間0分(昇降温のみ)で実施し、熱処理後の細孔の形状を電子顕微鏡で観察した。図8A、8B、8Cはそれぞれ、900℃、950℃、1025℃で熱処理した試料の電子顕微鏡写真である。
熱処理温度900℃では、径は約60nmで所望の構造が得られていた。熱処理温度950℃では、径は約50nmになった。熱処理温度1025℃では、径は約50nmになったが、細孔上部が完全に塞がっていた。細孔の上部に注目すると、熱処理温度が900℃、950℃と高くなるにつれ、孔径が約45nm、約25nmとより細くなり、1025℃では完全に塞がっている。熱処理温度が高すぎると、マストランスポートされる原子の量が多く、また拡散距離が長くなる。そのため、孔上部で原子がより再付着しやすくなり、孔上部が狭くなるか、又は孔上部が塞がり、空洞が形成される。孔上部が塞がり、空洞が形成されてしまうと、半導体層の表面から細孔内部への原子の供給がストップする。その結果、細孔の径を熱処理の保持時間や、III族供給量などで、より細く制御することが出来なくなる。以上のことから熱処理温度は950℃以下が好ましい。
[実験例2]
本実験例は、実施形態1に示す第三の工程で、細孔を細くする工程の熱処理温度の下限について調べた結果である。実験例1と同様の手順で、第三の工程の熱処理温度を変化させて、30分間熱処理を実施し、細孔の形状を電子顕微鏡で観察した。図9A、9Bは熱処理後の断面写真である。図9Aは熱処理温度850℃、孔深さ240nmの結果であり、図9Bは熱処理温度800℃、孔深さ340nmの実験結果である。2試料間で孔深さが異なるため、比較用として熱処理前の各試料の断面形状を観察した電子顕微鏡写真をそれぞれ図7A、7Bに示す。図7Aと図9Aを比較すると、温度850℃で熱処理を行った図9Aは細孔上部の角が丸くなり、径も狭くなっていることが確認できる。ここで、図9Aの孔の形状は実験例1の図8Aの孔の形状と似ている。このことから、図8Aの熱処理温度900℃、時間0分と、図9Aの850℃、30分とを比べると、熱処理温度が850℃ではマストランスポートで移動する原子の量が少なくなるが、熱処理時間を長くすることで細孔の径を細くできると言える。一方、図7Bと図9Bを比較すると、温度800℃で熱処理を行った図9Bは、孔上部角がやや丸くなっているのみである。これは熱処理温度を800℃より低くした場合、熱エネルギーが十分ではなく、拡散する原子の量が大幅に減ってしまうためである。したがって、熱処理温度は850℃以上が好ましい。
[実験例3]
本実験例は、実施形態1に示す第三の工程の熱処理時間が与える影響について調べた結果である。実験例1と同じ構造の細孔を作製し、温度900℃、保持時間30分で熱処理を実施した。図10は900℃で30分間熱処理した試料の細孔の電子顕微鏡写真である。実験例1の熱処理温度900℃、保持時間0分の結果である図7Bと図10の細孔の径を比較すると、保持時間を長くすることで細孔がより細くなっていることが分かる。細孔の径は保持時間0分のときには約60nmであったが、保持時間を30分にすることで細孔の径は約40nmとより細くなった。また、細孔102bの深さは保持時間0分と30分とでは変わらずどちらも240nmであった。本実験結果から、孔の深さを一定に保ちつつ、熱処理時間で孔径を制御できることが明らかとなった。
上記実験例1、2、3の結果を表1にまとめる。ここで、Aは、細い細孔が得られ、細孔の上部が塞がれなかったものである。Bは、細孔上部が細くなったものや一部塞がりかけていたものである。Cは、細孔が完全に塞がったものや全く変化が無かったものである。
Figure 0004818464
以上の実験結果より、低温マストランスポートで細孔を細くするためには熱処理温度が850℃以上、950℃以下であることが好ましい。また、熱処理温度、熱処理時間を適切に制御することで細孔の径を制御することができる。例えば、熱処理温度が850℃の場合には、熱処理時間を長くすることで、本発明の効果が現れる。また、これらの結果より、熱処理温度が950℃の場合には、熱処理時間を長くしすぎると孔上部が塞がってしまうことが予想できる。そのため、950℃では短時間での熱処理が好ましい。そのため、熱処理時間を短くする場合には、熱処理温度を875℃以上、950℃以下、あるいは、875℃以上925℃以下に設定することが好ましい。
また、熱処理時間を長くする場合には、熱処理温度を850℃以上900℃以下に設定することが好ましい。
この出願は2009年7月30日に出願された日本国特許出願第2009−178401からの優先権を主張するものであり、その内容を引用してこの出願の一部とするものである。
100:基板
101:第一のGaN系半導体層
102a:第一の細孔
102b:第二の細孔
102c:第三の細孔
103:第二のGaN系半導体層


Claims (9)

  1. 半導体に微細な構造を形成する微細構造の製造方法であって、
    基板上に、第一のGaN系半導体層を形成する第一の工程と、
    前記第一の工程で形成された前記第一のGaN系半導体層に、エッチングを用いて第一の細孔を形成する第二の工程と、
    前記第二の工程で形成された前記第一の細孔の径を、前記基板の面内方向に該第一の細孔の径よりも細くし、上部が塞がれていない第二の細孔を形成するため、
    前記第一のGaN系半導体層が形成された基板に対し、III族原料を供給せず、窒素を含むガス雰囲気中で850℃以上、950℃以下の温度により熱処理を行って、前記第一の細孔内に前記第一のGaN系半導体層を構成する原子を移動させる第三の工程と、
    を有することを特徴とする微細構造の製造方法。
  2. 前記第三の工程における熱処理の温度が、850℃以上、900℃以下であることを特徴とする請求項1に記載の微細構造の製造方法。
  3. 前記第三の工程の後に、更に熱処理を行う第四の工程を有し、
    窒素源を含むガス雰囲気中で、前記第三の工程における熱処理の温度より高い温度により熱処理を行い、前記第二の細孔の上部を第一のGaN系半導体で塞ぐことを特徴とする請求項1または請求項2に記載の微細構造の製造方法。
  4. 前記第四の工程における熱処理の温度が、1000℃以上であることを特徴とする請求項に記載の微細構造の製造方法。
  5. 前記第四の工程の熱処理において、III族原料を供給することにより前記第一のGaN系半導体層上に第二のGaN系半導体層を成長させ、前記第二の細孔の上部を塞ぐことを特徴とする請求項に記載の微細構造の製造方法。
  6. 前記細孔のアスペクト比が1以上であることを特徴とする請求項1からのいずれか1項に記載の微細構造の製造方法。
  7. 前記細孔の径は1μm以下であることを特徴とする請求項1からのいずれか1項に記載の微細構造の製造方法。
  8. 請求項1からのいずれか1項に記載の微細構造の製造方法が、フォトニック結晶あるいは2次元周期構造を構成する複数配列された細孔を作製する際に用いられる製造方法であることを特徴とする微細構造の製造方法。
  9. 前記フォトニック結晶あるいは2次元周期構造が、面発光レーザを構成するフォトニック結晶あるいは2次元周期構造であることを特徴とする請求項に記載の微細構造の製造方法。
JP2010538249A 2009-07-30 2010-07-28 微細構造の製造方法 Expired - Fee Related JP4818464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010538249A JP4818464B2 (ja) 2009-07-30 2010-07-28 微細構造の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009178401 2009-07-30
JP2009178401 2009-07-30
JP2010538249A JP4818464B2 (ja) 2009-07-30 2010-07-28 微細構造の製造方法
PCT/JP2010/004783 WO2011013363A1 (ja) 2009-07-30 2010-07-28 微細構造の製造方法

Publications (2)

Publication Number Publication Date
JP4818464B2 true JP4818464B2 (ja) 2011-11-16
JPWO2011013363A1 JPWO2011013363A1 (ja) 2013-01-07

Family

ID=43529033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538249A Expired - Fee Related JP4818464B2 (ja) 2009-07-30 2010-07-28 微細構造の製造方法

Country Status (3)

Country Link
US (1) US8129210B2 (ja)
JP (1) JP4818464B2 (ja)
WO (1) WO2011013363A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110337764A (zh) * 2017-02-27 2019-10-15 国立大学法人京都大学 表面发射激光器和制造表面发射激光器的方法
EP3840139A1 (en) * 2019-12-16 2021-06-23 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device
EP3849031A4 (en) * 2018-09-03 2022-06-08 Kyoto University SURFACE EMISSION LASER ELEMENT AND METHOD OF MAKING A SURFACE EMISSION LASER ELEMENT
US11539187B2 (en) 2017-12-22 2022-12-27 Kyoto University Surface emitting laser element and manufacturing method of the same
US11670910B2 (en) 2019-12-16 2023-06-06 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409170B2 (ja) * 2009-07-30 2014-02-05 キヤノン株式会社 半導体素子の製造方法および半導体素子
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
FR2979034A1 (fr) * 2011-08-12 2013-02-15 St Microelectronics Tours Sas Diode electroluminescente
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
TWI619267B (zh) * 2013-10-22 2018-03-21 晶元光電股份有限公司 發光元件及其製造方法
TWI597863B (zh) 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN104600161B (zh) * 2013-10-31 2018-10-23 晶元光电股份有限公司 发光元件及其制造方法
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
JP6513626B2 (ja) * 2016-12-01 2019-05-15 株式会社東芝 フォトニック結晶内蔵基板およびその製造方法、並びに面発光量子カスケードレーザ
JP7156850B2 (ja) * 2018-08-02 2022-10-19 日本ルメンタム株式会社 半導体光素子及び光送受信モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191073A (ja) * 2005-01-07 2006-07-20 Samsung Corning Co Ltd エピタキシャルウェーハの製造方法
JP2006203196A (ja) * 2005-01-19 2006-08-03 Samsung Corning Co Ltd エピタキシャルウェーハの製造方法
JP2009055056A (ja) * 2008-10-17 2009-03-12 Hitachi Cable Ltd 窒化物半導体の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001241136A1 (en) * 2000-03-31 2001-10-15 Toyoda Gosei Co. Ltd. Method for dicing semiconductor wafer into chips
JP2004111766A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 窒化ガリウム系半導体素子及びその製造方法
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
EP1821378A4 (en) 2004-12-08 2009-12-09 Sumitomo Electric Industries SEMICONDUCTOR LASER DEVICE AND METHOD FOR THE PRODUCTION THEREOF
JP4743867B2 (ja) * 2006-02-28 2011-08-10 キヤノン株式会社 面発光レーザ
US7499480B2 (en) * 2006-11-16 2009-03-03 Canon Kabushiki Kaisha Photonic crystal structure and surface-emitting laser using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191073A (ja) * 2005-01-07 2006-07-20 Samsung Corning Co Ltd エピタキシャルウェーハの製造方法
JP2006203196A (ja) * 2005-01-19 2006-08-03 Samsung Corning Co Ltd エピタキシャルウェーハの製造方法
JP2009055056A (ja) * 2008-10-17 2009-03-12 Hitachi Cable Ltd 窒化物半導体の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110337764A (zh) * 2017-02-27 2019-10-15 国立大学法人京都大学 表面发射激光器和制造表面发射激光器的方法
CN110337764B (zh) * 2017-02-27 2021-06-11 国立大学法人京都大学 表面发射激光器和制造表面发射激光器的方法
US11283243B2 (en) 2017-02-27 2022-03-22 Kyoto University Surface-emitting laser and method for manufacturing surface-emitting laser
US11539187B2 (en) 2017-12-22 2022-12-27 Kyoto University Surface emitting laser element and manufacturing method of the same
EP3849031A4 (en) * 2018-09-03 2022-06-08 Kyoto University SURFACE EMISSION LASER ELEMENT AND METHOD OF MAKING A SURFACE EMISSION LASER ELEMENT
JP7527576B2 (ja) 2018-09-03 2024-08-05 国立大学法人京都大学 面発光レーザ素子及び面発光レーザ素子の製造方法
US12113333B2 (en) 2018-09-03 2024-10-08 Kyoto University Surface emitting laser element and manufacturing method of the same
EP3840139A1 (en) * 2019-12-16 2021-06-23 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device
US11670910B2 (en) 2019-12-16 2023-06-06 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device
US11837850B2 (en) 2019-12-16 2023-12-05 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device
US12057678B2 (en) 2019-12-16 2024-08-06 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device

Also Published As

Publication number Publication date
JPWO2011013363A1 (ja) 2013-01-07
US8129210B2 (en) 2012-03-06
WO2011013363A1 (ja) 2011-02-03
US20110039364A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP4818464B2 (ja) 微細構造の製造方法
TWI395260B (zh) 半導體元件之製造
KR100956499B1 (ko) 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR101300069B1 (ko) 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법
JP3550070B2 (ja) GaN系化合物半導体結晶、その成長方法及び半導体基材
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP2010232464A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
US20060086948A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2010263007A (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
WO2014038106A1 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2007184503A (ja) 半導体部材及びその製造方法
JP2007150250A (ja) 窒化物半導体基板の製造方法
JP5065625B2 (ja) GaN単結晶基板の製造方法
EP2221854B1 (en) Iii nitride structure and method for manufacturing iii nitride structure
JP4915009B2 (ja) 半導体部材の製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP5056272B2 (ja) 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
GB2470097A (en) Epitaxial overgrowth
JP2004165550A (ja) 窒化物半導体素子
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
TW202249299A (zh) 控制半導體結構中弓曲之方法、半導體結構及半導體裝置
JP2004335635A (ja) 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100928

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees