[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4816916B2 - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法 Download PDF

Info

Publication number
JP4816916B2
JP4816916B2 JP2006071294A JP2006071294A JP4816916B2 JP 4816916 B2 JP4816916 B2 JP 4816916B2 JP 2006071294 A JP2006071294 A JP 2006071294A JP 2006071294 A JP2006071294 A JP 2006071294A JP 4816916 B2 JP4816916 B2 JP 4816916B2
Authority
JP
Japan
Prior art keywords
layer
orientation
titanium
ferroelectric memory
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071294A
Other languages
English (en)
Other versions
JP2007250777A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006071294A priority Critical patent/JP4816916B2/ja
Publication of JP2007250777A publication Critical patent/JP2007250777A/ja
Application granted granted Critical
Publication of JP4816916B2 publication Critical patent/JP4816916B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリの製造方法は、
(a)基体の上方にチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第1バリア層を形成する工程と、
(b)アンモニアガスのプラズマを励起して、前記第1バリア層の表面に、当該プラズマを照射する工程と、
(c)チタンを構成元素として含む第1の金属層を形成する工程と、
(d)前記第1の金属層を窒化して窒素化合物からなる第1の配向制御層を形成する工程と、
(e)前記第1の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)と(e)の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第2バリア層を前記第1の配向制御層の上方に形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1バリア層の膜厚は、50nm未満であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記第1バリア層の膜厚は、30nm以下であることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)では、前記第1バリア層として、微結晶を含む膜を形成することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)の前に、
アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
前記基体の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
窒素を含有する雰囲気において加熱することにより、前記第2の金属層を窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)では、窒素を含有する雰囲気において加熱することにより、前記第1の金属層を窒化することができる。
本発明にかかる強誘電体メモリは、
基体の上方に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第1バリア層と、
前記第1バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第1の配向制御層と、
第1の前記配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層と前記第1電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第2バリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記第1バリア層の膜厚は、50nm未満であることができる。
本発明にかかる強誘電体メモリにおいて、
前記第1バリア層の膜厚は、30nm以下であることができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有し、
前記第1バリア層は、微結晶膜であることができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層の結晶および前記第2バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有し、
前記第1バリア層は、微結晶を含む膜であることができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2バリア層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層は、チタンの窒化物であり、
前記第2バリア層は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第1電極と電気的に接続されたスイッチングトランジスタとを有することができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、第1バリア層29と、第1の配向制御層12と、第2バリア層25と、絶縁層26と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成された第3バリア層27を、コンタクトホール22内にさらに含む。プラグ20は、第3バリア層27によって覆われている。
第3バリア層27は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。この第3バリア層27によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
第1バリア層29は、絶縁層26上およびプラグ20上に形成されている。また、第1バリア層29は、微結晶を含む微結晶ライクな膜である。微結晶は、数nm以下の微細な結晶の集合体である。また第1バリア層29の膜厚は、50nm未満であることが好ましく、30nm以下であることがより好ましい。第1バリア層29は、50nm未満の膜厚の微結晶を含む微結晶膜であることにより、プラグ20上においてプラグ20の結晶配向の影響を受けずに形成されることができ、プラグ20の結晶情報を遮蔽することができる。このような第1バリア層29を形成することによって、上層の第1の配向制御層12の結晶を優れた配向にすることができる。即ち、第1バリア層29が形成されることにより、プラグ20の結晶構造が遮蔽され、第1の配向制御層12を所望の配向にしやすくする。その結果、結晶配向性に優れた第1の配向制御層12を形成することができ、後述する第1の配向制御層12の配向制御機能を高めることができる。
第1の配向制御層12は、第1バリア層29上に形成されている。この第1の配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお第1の配向制御層12は、少なくとも一部が結晶質であることができる。
第2バリア層25は、第1の配向制御層12上に形成されている。第2バリア層25は、酸素バリア機能を有する。第2バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。このように酸素バリア性の高い第2バリア層25を形成することによって、製造工程におけるプラグ20の酸化を防止することもできる。また第2バリア層25は、第1電極32の密着性を向上させることもできる。また第2バリア層25は、少なくとも一部が結晶質であることができる。
強誘電体キャパシタ30は、第2バリア層25の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるが、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸配向成分を分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
次に、配向制御層12の配向制御機能について説明する。第1の配向制御層12は、結晶質であり、所望の結晶配向を有する。したがって、第2バリア層25は、第1の配向制御層12上に形成されているため、その材質が結晶質である場合に第1の配向制御層12の結晶配向の影響を受けて、第1の配向制御層12と等しい配向を有することができる。本実施の形態によれば、第1の配向制御層12および第2バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、第1の配向制御層12が良好な結晶質の(111)配向を有することにより、第2バリア層25についても良好な結晶質の(111)配向にすることができる。
第1電極32は、第2バリア層25上に形成されているため、その材質が結晶質である場合に第2バリア層25の結晶配向の影響を受けて、第2バリア層25と等しい配向を有することができる。即ち、第1電極32は、第1の配向制御層12の上方に形成されているため、第1の配向制御層12の結晶配向の影響を受けて、第1の配向制御層12と等しい配向を有することができる。本実施の形態よれば、第1の配向制御層12および第2バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、第1の配向制御層12および第2バリア層25が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、第1の配向制御層12および第2バリア層25の上方に形成されているため、第1の配向制御層12および第2バリア層25の結晶配向の影響を受けて、第1の配向制御層12および第2バリア層25と等しい配向を有することができる。本実施の形態よれば、第1の配向制御層12および第2バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。また、同様に第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、第1の配向制御層12、第2バリア層25、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、第1バリア層29、第1の配向制御層12、第2バリア層25、および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図11はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的に第3バリア層27aを形成する。第3バリア層27aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
次いで、図5に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図6に示すように、導電層20aおよび第3バリア層27aの一部を研磨し、除去することによってプラグ20および第3バリア層27を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。このようにして、基体の一例としての、トランジスタ18、プラグ20、絶縁層26等を形成することができる。
なお、絶縁層26が第3バリア層27aより研磨されにくい材質からなる場合には、コンタクトホール22の内部にリセス(凹部)が発生することがある。リセスが発生した場合には、第3バリア層27aと同様の材料等を用いて、スパッタリング等によりリセスを埋め込んでもよい。これにより絶縁層26からプラグ20の形成領域まで連続的に平坦化することができる。以上の工程により基体の一例としての、半導体基板10、トランジスタ18、絶縁層26、プラグ20、第3バリア層27、および素子分離領域16が形成される。
次に、図7に示すように、プラグ20および絶縁層26の上面に第1バリア層29aを形成する。第1バリア層29aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第1バリア層29aの膜厚は、50nm未満であることが好ましく、30nm以下であることがより好ましい。第1バリア層29aは、その膜厚が50nm以上になると結晶構造が発達し、結晶質を有してしまい、この結晶構造は、下層のプラグ20の結晶配向の影響を受けてしまう。これに対し、50nm未満の膜厚を有することによって、第1バリア層29aは、数nm以下の微細な結晶の集合体である微結晶膜からなることができ、上述したように下層のプラグ20の結晶配向を遮蔽することができる。
次に、第1バリア層29aの上面に、第1の配向制御層12a(図10参照)を形成する。まず、図8に示すように、アンモニアガスのプラズマを励起して、第1の配向制御層12aが形成される領域の表面14sに、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、表面14sが−NHで終端され、後述する工程で第1の金属層14aを成膜する際に、第1の金属層14aを構成する原子が表面14s上でマイグレーションし易くなる。その結果、第1の金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた第1の金属層14aを成膜することができると推測される。
次いで、図9に示すように、チタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜する。この第1の金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第1の金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第1の金属層14aを形成することができる。この場合、第1の金属層14aを成膜する際の基板温度は、第1の配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
ここで、(111)配向性を有する第1の配向制御層12aが得られる理由としては、以下のとおりである。まず第1の金属層14aを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。第1の金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、第1の金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する第1の配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた第1の配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜することにより、配向性に優れた第1の金属層14aを得ることができる。
次いで、図10に示すように、第1の金属層14aを窒化して、窒化物からなる結晶質の第1の配向制御層12aを形成する。第1の金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第1の金属層14aをアニールすることにより、第1の金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第1の金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第1の金属層14aの結晶配向を保持した状態で、第1の金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、第1の配向制御層12aを得ることができる。
ここで第1の金属層14aがチタンおよびアルミニウムを含む場合、第1の配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、第1の金属層14aがチタンを含む場合(例えばTi)、第1の配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この第1の金属層14aを窒化して得られた第1の配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(第1の金属層14a)の配向性に影響されて、(111)配向となる。
次に、図10に示すように、第1の配向制御層12aの上面に第2バリア層25aを形成する。第2バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第2バリア層25aを配向制御層12a上に形成することにより、配向制御層12aの結晶配向性を第2バリア層25aに反映させることができ、第2バリア層25の結晶性を著しく向上させることができる。
次に、図11に示すように、第2バリア層25a上に第1電極32aを形成する。ここで、第1電極32aを第1の配向制御層12aおよび第2バリア層25a上に形成することにより、第1の配向制御層12aおよび第2バリア層25aの結晶配向性を第1電極32aに反映させることができる。本実施の形態では、第1の配向制御層12aおよび第2バリア層25aの少なくとも一部が(111)配向を有する結晶質であるため、第1電極32aを(111)配向に形成することができる。第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図11に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図11に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。以上の工程により強誘電体メモリ100を製造することができる。
本実施の形態の強誘電体メモリ100の製造方法によれば、第1の配向制御層12の形成前に微結晶を含む第1バリア膜29を形成することにより、結晶配向性に優れた第1の配向制御層12を形成することができる。このような第1の配向制御層12を形成することにより、その上面に形成された第1電極32aおよび強誘電体層34aの結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。
3.変形例
以下に、変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第2の配向制御層212をさらに含む点で、本実施の形態にかかる強誘電体メモリ100と異なる。
3.1.強誘電体メモリ
図12は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。
第2の配向制御層212は、プラグ20および絶縁層26と第1バリア層29との間に形成されている。第2の配向制御層212は、上述した第1の配向制御層12と同様にチタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお第2の配向制御層212は、少なくとも一部が結晶質であることができる。
強誘電体メモリ200の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。
変形例にかかる強誘電体メモリ200によれば、第2の配向制御層212が絶縁層26と第1バリア層29との間に形成されているため、絶縁層26上において第1バリア層29の結晶配向性を向上させることができる。具体的には、第2の配向制御層212は、結晶質であり、所望の結晶配向を有することができる。したがって、第1バリア層29は、第2の配向制御層212上に形成されているため、その材質が結晶質である場合に第2の配向制御層212の結晶配向の影響を受けて、第2の配向制御層212と等しい配向になりやすい。ここでは、第2の配向制御層212および第1バリア層29は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、第2の配向制御層212が良好な結晶質の(111)配向を有することにより、第1バリア層29についても良好な結晶質の(111)配向にすることができ、その結果、絶縁層26上において、第1バリア層29の上方に形成されている第2バリア層25、第1電極32、強誘電体層34の結晶配向性を向上させることができる。これにより強誘電体メモリ200のヒステリシス特性をさらに向上させることができる。
3.2.強誘電体メモリの製造方法
次に、図12に示す強誘電体メモリ200の製造方法について、図面を参照して説明する。図13〜図18はそれぞれ、図12に示される強誘電体メモリ200の一製造工程を模式的に示す断面図である。
まず、上述した製造方法によりトランジスタ18、絶縁層26および導電層20aを成膜し、導電層20aおよび第3バリア層27の一部を研磨する。
次に絶縁層26およびプラグ20の上面に第2の配向制御層212a(図15参照)を形成する。まず、図13に示すように、アンモニアガスのプラズマを励起して、第2の配向制御層212aが形成される領域の表面214sに、当該プラズマを照射する。このアンモニアプラズマ処理により、表面214sが−NHで終端され、後述する工程で第2の金属層214aを成膜する際に、第2の金属層214aを構成する原子が表面214s上でマイグレーションし易くなる。その結果、第2の金属層14aの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた第2の金属層214aを成膜することができると推測される。
次いで、図14に示すように、チタン層またはチタンアルミニウム層からなる第2の金属層214aを成膜する。この第2の金属層214aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第2の金属層214aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第2の金属層214aを形成することができる。この場合、第2の金属層214aを成膜する際の基板温度は、第2の配向制御層212が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
第2の金属層214aは、自己配向性を発現できる材質からなるが、特に、プラグ20上より絶縁層26上において自己配向性を強く発現することができる。第2の金属層214aは、この自己配向性により(001)配向の結晶を有することができ、後述する窒化工程により、(111)配向を有する第2の配向制御層212aを得ることができると推測される。
次いで、図15に示すように、第2の金属層214aを窒化して、窒化物からなる結晶質の第2の配向制御層212aを形成する。第2の金属層214aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第2の金属層214aをアニールすることにより、第2の金属層214aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第2の金属層214aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第2の金属層214aの結晶配向を保持した状態で、第2の金属層214aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、第2の配向制御層212aを得ることができる。
次に、図15に示すように、第2の配向制御層212aの上面に第1バリア層29aを形成し、その上面に第1の配向制御層12aを形成する。第1バリア層29aおよび第1の配向制御層12aは、上述した方法により形成される。
次に、図16に示すように、第1の配向制御層12a上に第2バリア層25a、第1電極32a、強誘電体層34a、第2電極36aを成膜し、パターニングすることにより、図12に示す強誘電体メモリ200を得ることができる。
なお、強誘電体メモリ200の製造方法における他の工程については、上述した強誘電体メモリ100の製造方法と同様であるので説明を省略する。
変形例にかかる強誘電体メモリ200の製造方法によれば、絶縁層26上において、結晶配向性に優れた第1バリア層29を得ることができる。この第1バリア層29の結晶配向の影響を受け、その上方に形成されている第1の配向制御層12、第2バリア層25、第1電極32、および強誘電体層34の結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
4.比較例および実験例
次に、比較例および実験例を用いて、上述した強誘電体メモリ100について具体的に説明する。
4.1.比較例
シリコン基板上にプラグ20、第1の配向制御層12、第2バリア層25、および第1電極32を形成した。
具体的には、まず、基板上にタングステンからなるプラグ20をCVD法により成膜した。次に、プラグ20の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層14aを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり,基板温度が150[℃]であった。
次に、チタン層からなる金属層14aを窒素雰囲気下で熱処理(ランプアニール)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。
次に、反応性スパッタリングによりTiAlNからなる第2バリア層25aを形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。
次いで、スパッタリングによりイリジウムからなる第1電極32aを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気(アルゴン)の流量を199[sccm]、成膜パワーを1.0[kW]とし、かつ基板温度を500[℃]として行った。得られたイリジウム層のXRDパターンを図19に示す。図19によれば、2θ=36.5°付近、2θ=37.5°付近、2θ=41°付近、および2θ=47.5°付近にピークが観測された。2θ=36.5°のピークは、(111)配向を有する結晶質のTiN由来である。2θ=37.5°のピークは、(111)配向を有する結晶質のTiAlN由来である。2θ=41°のピークは、Irの(111)配向成分に由来している。2θ=47°のピークは、Irの(100)配向成分に由来している。以上の結果より、(111)配向を有する結晶質のIrの他に、(200)配向を有する結晶質のIrも成膜されていることが確認された。
また、このイリジウム層の結晶配向性を定量的に評価するため、図19に示すIr(111)回折のロッキングカーブを測定した。その結果を図20に示す。図20に示すロッキングカーブは、ブロードなプロファイルを示しているため、明瞭なピークを決定できなかった。
4.2.実験例1
上述した本実施の形態にかかる強誘電体メモリ100の製造方法(図6〜図11)に従って、シリコン基板上にプラグ20、第1バリア層29、第1の配向制御層12、第2バリア層25、および第1電極32を形成した。
具体的には、まず、基板上にタングステンからなるプラグ20をCVD法により成膜した。その後反応性スパッタリングによりTiAlNからなる第1バリア層29を形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。ここでプラグ20の膜厚は約20nmとした。
次に、第1バリア層29の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層14aを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり,基板温度が150[℃]であった。
次に、チタン層からなる金属層14aを窒素雰囲気下で熱処理(ランプアニール)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。
次に、反応性スパッタリングによりTiAlNからなる第2バリア層25aを形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。
次いで、スパッタリングによりイリジウムからなる第1電極32aを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気(アルゴン)の流量を199[sccm]、成膜パワーを1.0[kW]とし、かつ基板温度を500[℃]として行った。得られたイリジウム層のXRDパターンを図21に示す。図21によれば、2θ=36.5°付近、2θ=37.5°付近、および2θ=41°付近にピークが観測された。2θ=36.5°のピークは、(111)配向を有する結晶質のTiNであると推測される。2θ=37.5°のピークは、(111)配向を有する結晶質のTiAlNであると推測される。2θ=41°のピークは、(111)配向を有する結晶質のIrであると推測される。
以上の結果によれば、実験例1にかかるイリジウム層の(111)配向のピーク強度が比較例にかかるイリジウム層のピーク強度の約10倍であった。また、図19において観測されたイリジウム層の(200)配向のピークが実験例1においては観測されなかった。
また、このイリジウム層の結晶配向性を定量的に評価するため、図21に示す(111)配向の回折ピークのロッキングカーブを測定した。その結果を図22に示す。図20に示すロッキングカーブは、図20に示すロッキングカーブより明瞭なピークを有していることが確認された。
以上の結果から、実験例1にかかる強誘電体メモリ100は、比較例にかかる強誘電体メモリと比べて、第1電極32の結晶配向性に優れているため、強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
4.3.実験例2
次に、様々な膜厚のTiAlN層を複数形成し、各TiAlN層の結晶状態を観察した。TiAlN層は、プラグ20の材料として用いられるタングステン層の上面に、反応性スパッタリングにより形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。ここでTiAlN層の膜厚は、それぞれ20nm、30nm、50nm、100nm、200nmとした。
図23(A)〜(E)は、各膜厚のTiAlN層のSEM(走査型電子顕微鏡)像を示す。また、図24(A)〜(E)は、各膜厚のTiAlN層のXRDパターンを示す。図23(A)〜(E)によれば、TiAlN層の膜厚が50nm以上において表面に凹凸が確認され、TiAlN層が厚くなるにつれてその凹凸が深くなっていることが観測された。これは、TiAlN層の膜厚が50nm以上においては、下層のタングステン層の結晶構造がTiAlN層に伝達された状態で、TiAlN層が結晶成長し、柱状構造が発達してしまったものと推測される。一方、TiAlN層の膜厚が50nm未満の場合には、表面が平坦に形成されていることが確認された。
図24(A)〜(E)によれば、TiAlN層の膜厚が50nm以上において、2θ=37.5°付近にピークが観測された。このピークは、(111)配向を有する結晶質のTiAlN由来である。これによれば、膜厚が50nm以上では、TiAlN層は結晶質であり、膜厚が50nm未満では、TiAlN層は微結晶および/または非晶質と推測される。
以上の結果から、TiAlN層は、膜厚が50nm以上では表面に凹凸があるため、その上に配向制御層等の結晶質の膜を形成したとしても、良好な結晶配向性の膜を得られない場合があるが、TiAlN層は、膜厚が50nm未満では表面が平坦であるため、その上に配向制御層等の結晶質の膜を形成した場合には、良好な結晶配向性の膜を形成できると推測される。
また、TiAlN層は、膜厚が50nm未満である場合、好ましくは30nm以下である場合には、XRDパターンにおいて結晶ピークが観測されないため、微結晶および/または非晶質なTiAlNを含む微結晶ライクな膜であると推測される。TiAlN層(第1バリア層29)が微結晶ライクな構造であることにより、下層のプラグ20の結晶情報を遮蔽して、上層の第1の配向制御層12の結晶配向を向上させることができ、このようなTiAlN層を有する強誘電体メモリ100は、強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 変形例にかかる強誘電体メモリを模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図11に示す強誘電体メモリの一製造工程を模式的に示す断面図。 比較例で成膜された第1電極(Ir層)のXRDパターンを示す。 図19に示すIr(111)回折のロッキングカーブを示す。 実験例1で成膜された第1電極(Ir層)のXRDパターンを示す。 図21に示すIr(111)回折のロッキングカーブを示す。 (A)〜(E)は、実験例2で成膜されたTiAlN層のSEM像を示す。 (A)〜(E)は、実験例2で成膜されたTiAlN層のXRDパターンを示す。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a 第1の配向制御層、 13 ゲート導電層、 14a 第1の金属層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、 25、25a 第2バリア層、 27、27a 第3バリア層、 29、29a 第1バリア層、 26 絶縁層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体膜、 36、36a 第2電極、 100、200 強誘電体メモリ、 R1 レジスト層

Claims (15)

  1. (a)基体の上方にチタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、微結晶を含む微結晶膜でありプラグの結晶情報を遮断可能な膜からなる第1バリア層を形成する工程と、
    (b)アンモニアガスのプラズマを励起して、前記第1バリア層の表面に、当該プラズマを照射する工程と、
    (c)チタン層またはチタンアルミニウム層からなる第1の金属層を形成する工程と、
    (d)前記第1の金属層を窒化して窒素化合物からなり(111)配向を有する第1の配向制御層を形成する工程と、
    (e)前記第1の配向制御層の上方に、イリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選択される少なくとも1種の金属であって、(111)配向を有する第1電極を形成する工程と、
    (f)前記第1電極の上方に、(Pb(Zr,Ti)O )からなり、(111)配向を有する強誘電体層を形成する工程と、
    (g)前記強誘電体層の上方に第2電極を形成する工程と、
    を含む、強誘電体メモリの製造方法。
  2. 請求項1において、
    前記工程(d)と(e)の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第2バリア層を前記第1の配向制御層の上方に形成する工程をさらに含む、強誘電体メモリの製造方法。
  3. 請求項1または2において、
    前記第1バリア層の膜厚は、50nm未満である、強誘電体メモリの製造方法。
  4. 請求項1または2において、
    前記第1バリア層の膜厚は、30nm以下である、強誘電体メモリの製造方法。
  5. 請求項1ないし4のいずれかにおいて、
    前記工程(a)では、前記第1バリア層として、微結晶を含む膜を形成する、強誘電体メモリの製造方法。
  6. 請求項1ないし5のいずれかにおいて、
    前記工程(a)の前に、
    アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
    前記基体の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
    前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、をさらに含む、強誘電体メモリの製造方法。
  7. 請求項6において、
    窒素を含有する雰囲気において加熱することにより、前記第2の金属層を窒化する、強誘電体メモリの製造方法。
  8. 請求項1ないし7のいずれかにおいて、
    前記工程(d)では、窒素を含有する雰囲気において加熱することにより、前記第1の金属層を窒化する、強誘電体メモリの製造方法。
  9. 基体の上方に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、微結晶を含む微結晶膜でありプラグの結晶情報を遮断可能な膜からなる第1バリア層と、
    前記第1バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、(111)配向を有する第1の配向制御層と、
    第1の前記配向制御層の上方に形成され、イリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選択される少なくとも1種の金属であって、(111)配向を有する第1電極と、
    前記第1電極の上方に形成され、(Pb(Zr,Ti)O )からなり、(111)配向を有する強誘電体層と、
    前記強誘電体層の上方に形成された第2電極と、
    を含む、強誘電体メモリ。
  10. 請求項9において、
    前記第1の配向制御層と前記第1電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第2バリア層をさらに含む、強誘電体メモリ。
  11. 請求項10において、
    前記第2バリア層は、(111)配向を有する、強誘電体メモリ。
  12. 請求項11において、
    前記第1の配向制御層は、チタンの窒化物であり、
    前記第2バリア層は、チタンおよびアルミニウムの窒化物である、強誘電体メモリ。
  13. 請求項9ないし12のいずれかにおいて、
    前記第1バリア層の膜厚は、50nm未満である、強誘電体メモリ。
  14. 請求項9ないし12のいずれかにおいて、
    前記第1バリア層の膜厚は、30nm以下である、強誘電体メモリ。
  15. 請求項9ないし14のいずれかにおいて、
    前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第1電極と電気的に接続されたスイッチングトランジスタとを有する、強誘電体メモリ。
JP2006071294A 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法 Expired - Fee Related JP4816916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071294A JP4816916B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071294A JP4816916B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007250777A JP2007250777A (ja) 2007-09-27
JP4816916B2 true JP4816916B2 (ja) 2011-11-16

Family

ID=38594754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071294A Expired - Fee Related JP4816916B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4816916B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435633B2 (ja) * 1999-09-13 2003-08-11 株式会社村田製作所 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP4573009B2 (ja) * 2000-08-09 2010-11-04 日本電気株式会社 金属酸化物誘電体膜の気相成長方法
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP4409163B2 (ja) * 2002-11-11 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004303995A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置の構造およびその製造方法
JP4002916B2 (ja) * 2003-10-22 2007-11-07 松下電器産業株式会社 半導体装置及びその製造方法
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007250777A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP5010121B2 (ja) 半導体装置の製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees