[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4164700B2 - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法 Download PDF

Info

Publication number
JP4164700B2
JP4164700B2 JP2006143927A JP2006143927A JP4164700B2 JP 4164700 B2 JP4164700 B2 JP 4164700B2 JP 2006143927 A JP2006143927 A JP 2006143927A JP 2006143927 A JP2006143927 A JP 2006143927A JP 4164700 B2 JP4164700 B2 JP 4164700B2
Authority
JP
Japan
Prior art keywords
layer
orientation
ferroelectric
titanium
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006143927A
Other languages
English (en)
Other versions
JP2007317765A (ja
Inventor
宏之 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006143927A priority Critical patent/JP4164700B2/ja
Priority to US11/749,999 priority patent/US20070275484A1/en
Publication of JP2007317765A publication Critical patent/JP2007317765A/ja
Application granted granted Critical
Publication of JP4164700B2 publication Critical patent/JP4164700B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリの製造方法は、
(a)導電層を形成する工程と、
(b)前記導電層の表面を、窒素を含有する雰囲気において加熱する工程と、
(c)前記導電層の上方に配向制御層を形成する工程と、
(d)前記配向制御層の上方に第1電極を形成する工程と、
(e)前記第1電極の上方に強誘電体層を形成する工程と、
(f)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(b)では、窒素を含有する雰囲気において加熱することにより、前記導電層の表面を平坦化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタン層を形成する工程と、
(c2)前記チタン層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素雰囲気で前記チタン層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンおよびアルミニウムの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタンアルミニウム層を形成する工程と、
(c2)前記チタンアルミニウム層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)と(d)の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリは、
構成元素としてXを含む導電層と、
前記導電層の上面に形成された窒化X層と、
前記窒化X層の上面に形成された配向制御層と、
前記配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層と前記第1電極との間に形成されたバリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
基板上に形成された絶縁層と、
前記絶縁層を貫通するコンタクトホールと、をさらに含み、
前記導電層は、前記コンタクトホールに形成されていることができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、配向制御層12と、絶縁層26と、プラグ20と、第1バリア層25と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は、構成元素としてXを含む。元素Xは、例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成された第2バリア層23と、プラグ20上に形成された窒化X層24とを、コンタクトホール22内にさらに含む。プラグ20は、第2バリア層23と窒化X層24とによって覆われている。
配向制御層12は、絶縁層26上および窒化X層24上に形成されている。この配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお配向制御層12は、少なくとも一部が結晶質であることができる。
第1バリア層25は、配向制御層12上に形成されている。第1バリア層25は、酸素バリア機能を有する。第1バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。また第1バリア層25は、第1電極32の密着性を向上させることもできる。なお第1バリア層25は、少なくとも一部が結晶質であることができる。
強誘電体キャパシタ30は、第1バリア層25の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。したがって原理的には、c軸配向させることで最大の分極量を得ることができる。ところが実際はc軸単一配向膜を得ることは極めて困難であり、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この問題は、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより解決される。(111)配向の場合は、分極軸が傾くため、その分、誘発電荷はロスするが、そのかわりすべての結晶成分が分極反転に寄与できるため、c軸配向とa軸配向成分が混在した状態よりも、かえって効率的に電荷を取り出すことが可能となるためである。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
第2バリア層23は、コンタクトホール22の底面および側面に形成される。第2バリア層23は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。この第2バリア層23によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
窒化X層24は、プラグ20上に形成される。窒化X層24は、導電性材料である元素Xを窒化した窒化Xを含む。元素Xとしては、上述したタングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属等を適用することができる。このように、プラグ20上に窒化X層24が形成されることによって、プラグ20上における配向制御層12aの結晶を優れた配向にすることができる。これは、窒化X層24の上面は、プラグ20の上面に比べて凹凸が少なく平滑であることから、その上に形成される配向制御層12を所望の配向にしやすくする。その結果、結晶配向性に優れた配向制御層12を形成することができ、後述する配向制御層12の配向制御機能を高めることができる。
次に、配向制御層12の配向制御機能について説明する。配向制御層12は、結晶質であり、所望の結晶配向を有する。したがって、第1バリア層25は、配向制御層12上に形成されているため、その材質が結晶質である場合に配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態によれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、配向制御層12が良好な結晶質の(111)配向を有することにより、第1バリア層25についても良好な結晶質の(111)配向にすることができる。
第1電極32は、第1バリア層25上に形成されているため、その材質が結晶質である場合に第1バリア層25の結晶配向の影響を受けて、第1バリア層25と等しい配向を有することができる。即ち、第1電極32は、配向制御層12の上方に形成されているため、配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12および第1バリア層25が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、配向制御層12および第1バリア層25の上方に形成されているため、配向制御層12および第1バリア層25の結晶配向の影響を受けて、配向制御層12および第1バリア層25と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。また、同様に第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12、第1バリア層25、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、窒化X層24、配向制御層12、第1バリア層25、および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図10はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的に第2バリア層23aを形成する。第2バリア層23aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
次いで、図4に示すように、コンタクトホール22に導電性材料Xを埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図5に示すように、導電層20aおよび第2バリア層23aを研磨してプラグ20および第2バリア層23を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。
次に、図6に示すように、プラグ20の表面を窒化して窒化X層24を形成する。プラグ20の表面の窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中でプラグ20の表面をアニールすることにより、プラグ20の表面を窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。アニール温度は、600〜800℃で行なうのが好ましく、600〜725℃で行なうのがさらに好ましい。これにより、窒化X層24を得ることができる。窒化X層24は、プラグ20の表層のみ形成されればよく、窒化X層24の膜厚は、たとえば数十nm程度であることができる。また、窒化X層24は、結晶構造を有する必要はなく、アモルファスの状態であることができる。
このように窒化X層24を形成することにより、プラグ20上において後述する配向制御層12aの結晶を優れた配向にすることができる。具体的には、窒化X層24を形成することにより、配向制御層12aが形成される領域の表面が平滑化されるとともに、−NHで終端されるため、金属層14aを構成する原子がマイグレーションし易くなる。その結果、金属層14aの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた金属層14aを成膜することができると推測される。
次に、配向制御層12a(図8参照)を形成する。まず、アンモニアガスのプラズマを励起して、配向制御層12aが形成される領域の表面に、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、配向制御層12aが形成される領域の表面が−NHで終端され、後述する工程で金属層14aを成膜する際に、金属層14aを構成する原子がマイグレーションし易くなる。その結果、金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた金属層14aを成膜することができると推測される。また、後述する研磨処理の前にアンモニアプラズマ処理を行うことにより、上述したようなアンモニアプラズマ処理の効果をより高めることができる。また、−NHは窒化X層24表面で維持されやすいため、窒化X層24の表面をさらにアンモニアプラズマ処理することによって、アンモニアプラズマ処理の効果を長く持続させることができる。
次いで、図7に示すように、チタン層またはチタンアルミニウム層からなる金属層14aを成膜する。この金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により金属層14aを形成することができる。この場合、金属層14aを成膜する際の基板温度は、配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
ここで、(111)配向性を有する配向制御層12aが得られる理由としては、以下のとおりである。まず金属層14aを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層14aを成膜することにより、配向性に優れた金属層14aを得ることができる。
次いで、図8に示すように、金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成する。金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層14aをアニールすることにより、金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層14aの結晶配向を保持した状態で、金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、配向制御層12aを得ることができる。
ここで金属層14aがチタンおよびアルミニウムを含む場合、配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、金属層14aがチタンを含む場合(例えばTi)、配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。この金属層14aは、たとえば20nmであることができる。また、この金属層14aを窒化して得られた配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(金属層14a)の配向性に影響されて、(111)配向となる。
次に、図9に示すように、プラグ20および配向制御層12aの上面に第1バリア層25aを形成する。第1バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第1バリア層25aを配向制御層12a上に形成することにより、配向制御層12aの結晶配向性を第1バリア層25aに反映させることができ、第1バリア層25の結晶性を著しく向上させることができる。
次に、図10に示すように、第1バリア層25a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第1バリア層25a上に形成することにより、配向制御層12aおよび第1バリア層25aの結晶配向性を第1電極32aに反映させ、第1電極32aの結晶性を著しく向上させることができる。本実施の形態では、配向制御層12aの結晶配向が(111)配向であるため、第1バリア層25aおよび第1電極32aの少なくとも一部を、(111)配向を有する結晶質に形成することができる。
第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図10に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図10に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第1バリア層25上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。以上の工程により強誘電体メモリ100を製造することができる。
本実施の形態の強誘電体メモリ100の製造方法によれば、プラグ20上に窒化X層24を形成することにより、結晶配向性に優れた金属層14aを成膜することができ、ひいては、結晶配向性に優れた配向制御層12aを形成することができる。
また、本実施の形態の強誘電体メモリ100の製造方法によれば、結晶質の金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成することにより、配向制御層12aの結晶構造を反映させた第1バリア層25a、第1電極32aおよび強誘電体層34aを形成することができる。すなわち、所定の結晶配向を有する配向制御層12aを形成することにより、所望の結晶配向を有する強誘電体層34aを形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリ100を得ることができる。
3.実験例
次に、実験例を用いて本実施の形態の強誘電体メモリ100について具体的に説明する。
3.1.実験例1
実験例1では、窒化X層24の有無が表面の平滑性に与える影響について調べた。
まず、シリコン基板上にタングステンからなる導電層20a(タングステン層)をCVD法により成膜した。ここで得られたタングステン層のSEM画像を図11に示す。
その後窒素雰囲気下で熱処理(RTA)することにより窒化して窒化タングステンからなる窒化X層24を形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。ここで得られたタングステン層および窒化タングステン層のSEM画像を図12に示す。
図11と図12によれば、タングステン層の表面に比べて窒化タングステン層の表面は、凹凸が少なく平滑性に優れていることが確認された。
3.2.実験例2
実験例2では、配向制御層12の形成領域における平滑性が配向制御層12の結晶配向性に与える影響について調べた。以下の(1)〜(3)で得られたチタン層のXRDパターンから、結晶質のチタンに由来する002ピークの強度を調べた。
(1)シリコン基板上にタングステンからなる導電層20a(タングステン層)をCVD法により成膜し、その後チタン層からなる金属層14aを成膜した。チタン層は、スパッタリングにより形成した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり、基板温度が150[℃]であった。
(2)シリコン基板上にタングステンからなる導電層20a(タングステン層)をCVD法により成膜し、その後窒素雰囲気下で熱処理(RTA)することにより窒化して窒化タングステンからなる窒化X層24を形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。その後チタン層からなる金属層14aを成膜した。チタン層は、スパッタリングにより形成した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり、基板温度が150[℃]であった。
(3)シリコン基板上にタングステンからなる導電層20a(タングステン層)をCVD法により成膜し、RFスパッタリングによってタングステン層表面に凹凸形状を設けた。その後チタン層からなる金属層14aを成膜した。チタン層は、スパッタリングにより形成した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり、基板温度が150[℃]であった。
図13によれば、窒化タングステン層が下地に形成されたチタン層は、窒化タングステン層が下地に形成されていないチタン層に比べて、(001)配向を有する結晶質のチタンに由来する002ピークの強度が5倍以上であった。したがって、窒化X層24上に形成されたチタン層は、結晶配向性に優れているため、本実施の形態にかかる強誘電体メモリ100の強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 実験例1で成膜されたタングステン層のSEM画像を示す図。 実験例1で成膜されたタングステン層および窒化タングステン層のSEM画像を示す図。 実験例2で成膜されたチタン層のXRDパターンにおける(002)配向の回折ピークの強度を示す図。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a 配向制御層、 13 ゲート導電層、 14a 金属層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、23、23a 第2バリア層、 24 窒化X層、 25、25a 第1バリア層、 26 絶縁層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体層、 36、36a 第2電極、 100 強誘電体メモリ、 R1 レジスト層

Claims (21)

  1. (a)プラグを形成する工程と、
    (b)前記プラグの表面を、窒素を含有する雰囲気において加熱する工程と、
    (c)前記プラグの上方に配向制御層を形成する工程と、
    (d)前記配向制御層の上方に第1電極を形成する工程と、
    (e)前記第1電極の上方に強誘電体層を形成する工程と、
    (f)前記強誘電体層の上方に第2電極を形成する工程と、
    を含み
    前記工程(b)では、窒素を含有する雰囲気において加熱することにより、前記プラグの表面を平坦化する、強誘電体メモリの製造方法。
  2. 請求項において、
    前記配向制御層は、チタンの窒化物を含む、強誘電体メモリの製造方法。
  3. 請求項において、
    前記工程(c)は、
    (c1)前記チタン層を形成する工程と、
    (c2)前記チタン層を窒化する工程と、
    を含む、強誘電体メモリの製造方法。
  4. 請求項において、
    前記工程(c2)は、窒素雰囲気で前記チタン層を加熱することにより窒化する、強誘電体メモリの製造方法。
  5. 請求項またはにおいて、
    前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  6. 請求項において、
    前記配向制御層は、チタンおよびアルミニウムの窒化物を含む、強誘電体メモリの製造方法。
  7. 請求項において、
    前記工程(c)は、
    (c1)前記チタンアルミニウム層を形成する工程と、
    (c2)前記チタンアルミニウム層を窒化する工程と、
    を含む、強誘電体メモリの製造方法。
  8. 請求項において、
    前記工程(c2)は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化する、強誘電体メモリの製造方法。
  9. 請求項またはにおいて、
    前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  10. 請求項1ないしのいずれかにおいて、
    前記工程(c)と(d)の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。
  11. 請求項10において、
    前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
  12. 構成元素としてXを含むプラグと、
    前記プラグの上面に形成された窒化X層と、
    前記窒化X層の上面に形成された配向制御層と、
    前記配向制御層の上方に形成された第1電極と、
    前記第1電極の上方に形成された強誘電体層と、
    前記強誘電体層の上方に形成された第2電極と、
    を含み、
    前記窒化X層の上面は、前記プラグの上面に比べて平坦である、強誘電体メモリ。
  13. 請求項12において、
    前記配向制御層と前記第1電極との間に形成されたバリア層をさらに含む、強誘電体メモリ。
  14. 請求項12または13において、
    前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記配向制御層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有する、強誘電体メモリ。
  15. 請求項14において、
    前記配向制御層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有する、強誘電体メモリ。
  16. 請求項15において、
    前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。
  17. 請求項13において、
    前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記配向制御層の結晶および前記バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有する、強誘電体メモリ。
  18. 請求項17において、
    前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有する、強誘電体メモリ。
  19. 請求項18において、
    前記配向制御層は、チタンの窒化物であり、
    前記バリア層は、チタンおよびアルミニウムの窒化物である、強誘電体メモリ。
  20. 請求項12ないし19のいずれかにおいて、
    前記プラグと電気的に接続されたスイッチングトランジスタをさらに含む、強誘電体メモリ。
  21. 請求項12ないし20のいずれかにおいて、
    基板上に形成された絶縁層と、
    前記絶縁層を貫通するコンタクトホールと、をさらに含み、
    前記プラグは、前記コンタクトホールに形成されている、強誘電体メモリ。
JP2006143927A 2006-05-24 2006-05-24 強誘電体メモリおよびその製造方法 Expired - Fee Related JP4164700B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006143927A JP4164700B2 (ja) 2006-05-24 2006-05-24 強誘電体メモリおよびその製造方法
US11/749,999 US20070275484A1 (en) 2006-05-24 2007-05-17 Ferroelectric memory and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143927A JP4164700B2 (ja) 2006-05-24 2006-05-24 強誘電体メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007317765A JP2007317765A (ja) 2007-12-06
JP4164700B2 true JP4164700B2 (ja) 2008-10-15

Family

ID=38750020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143927A Expired - Fee Related JP4164700B2 (ja) 2006-05-24 2006-05-24 強誘電体メモリおよびその製造方法

Country Status (2)

Country Link
US (1) US20070275484A1 (ja)
JP (1) JP4164700B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5467241B2 (ja) * 2008-09-30 2014-04-09 国立大学法人 岡山大学 メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US11716858B1 (en) 2021-05-07 2023-08-01 Kepler Computing Inc. Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such
US20230395134A1 (en) 2022-06-03 2023-12-07 Kepler Computing Inc. Write disturb mitigation for non-linear polar material based multi-capacitor bit-cell
US12062584B1 (en) 2022-10-28 2024-08-13 Kepler Computing Inc. Iterative method of multilayer stack development for device applications
US11741428B1 (en) 2022-12-23 2023-08-29 Kepler Computing Inc. Iterative monetization of process development of non-linear polar material and devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047147A1 (en) * 1998-08-31 2002-04-25 Keiko Kushida Semiconductor device and process for producing the semiconductor device
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US20020168847A1 (en) * 2001-05-09 2002-11-14 Applied Materials, Inc. Methods of forming a nitridated surface on a metallic layer and products produced thereby
KR100522756B1 (ko) * 2002-09-17 2005-10-24 주식회사 하이닉스반도체 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
KR100988082B1 (ko) * 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
CN100470806C (zh) * 2003-05-27 2009-03-18 松下电器产业株式会社 半导体器件的制造方法
JP2006066514A (ja) * 2004-08-25 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US20070040198A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Semiconductor device and manufacturing method thereof, and thin film device
JP2007081378A (ja) * 2005-08-17 2007-03-29 Fujitsu Ltd 半導体装置とその製造方法、および薄膜装置
JP2007115972A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20070275484A1 (en) 2007-11-29
JP2007317765A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
WO2007116442A1 (ja) 半導体装置及びその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
US20080123243A1 (en) Ferroelectric capacitor
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP2008227217A (ja) 強誘電体キャパシタの製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080715

R150 Certificate of patent or registration of utility model

Ref document number: 4164700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees