[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4683224B2 - 強誘電体メモリの製造方法 - Google Patents

強誘電体メモリの製造方法 Download PDF

Info

Publication number
JP4683224B2
JP4683224B2 JP2006071292A JP2006071292A JP4683224B2 JP 4683224 B2 JP4683224 B2 JP 4683224B2 JP 2006071292 A JP2006071292 A JP 2006071292A JP 2006071292 A JP2006071292 A JP 2006071292A JP 4683224 B2 JP4683224 B2 JP 4683224B2
Authority
JP
Japan
Prior art keywords
layer
orientation
titanium
ferroelectric
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071292A
Other languages
English (en)
Other versions
JP2007250775A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006071292A priority Critical patent/JP4683224B2/ja
Publication of JP2007250775A publication Critical patent/JP2007250775A/ja
Application granted granted Critical
Publication of JP4683224B2 publication Critical patent/JP4683224B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリの製造方法は、
(a)導電層を形成する工程と、
(b)前記導電層の表面をアモルファス化する工程と、
(c)前記導電層の上方に配向制御層を形成する工程と、
(d)前記配向制御層の上方に第1電極を形成する工程と、
(e)前記第1電極の上方に強誘電体層を形成する工程と、
(f)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
このように、配向制御層を形成する前に導電層の表面をアモルファス化することによって、導電層の結晶構造を遮蔽することができ、優れた結晶配向の配向制御層を得ることができる。また、第1電極の下方に配向制御層を形成することによって、配向制御層の結晶構造が反映された第1電極および強誘電体層を形成することができる。すなわち、優れた結晶配向を有する配向制御層を形成することにより、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(b)では、前記導電層の表面を酸化することによりアモルファス化することができる。
本発明にかかる強誘電体メモリの製造方法において、
酸素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化することができる。
本発明にかかる強誘電体メモリの製造方法において、
窒素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)の後に、前記導電層の表面を還元する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
水素を含有する雰囲気において加熱することにより、前記導電層の表面を還元することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタン層を形成する工程と、
(c2)前記チタン層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素雰囲気で前記チタン層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンおよびアルミニウムの窒化物を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)は、
(c1)前記チタンアルミニウム層を形成する工程と、
(c2)前記チタンアルミニウム層を窒化する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c2)は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)と(d)の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリは、
導電層と、
前記導電層の上面に形成されたアモルファス層と、
前記アモルファス層の上面に形成された配向制御層と、
前記配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層と前記第1電極との間に形成されたバリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記バリア層の結晶は、前記第1電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記バリア層、前記第1電極、および前記強誘電体層の結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記基板上に形成されたスイッチングトランジスタと、
前記スイッチングトランジスタ上に形成された絶縁層と、
前記絶縁層を貫通するコンタクトホールと、をさらに含み、
前記導電層は、前記コンタクトホールに形成され、前記スイッチングトランジスタと前記第1電極とを電気的に接続していることができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、配向制御層12と、絶縁層26と、プラグ20と、第1バリア層25と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成された第2バリア層23と、プラグ20上に形成されたアモルファス層24とを、コンタクトホール22内にさらに含む。プラグ20は、第2バリア層23とアモルファス層24とによって覆われている。
配向制御層12は、絶縁層26上およびアモルファス層24上に形成されている。この配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお配向制御層12は、少なくとも一部が結晶質であることができる。
第1バリア層25は、配向制御層12上に形成されている。第1バリア層25は、酸素バリア機能を有する。第1バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。また第1バリア層25は、第1電極32の密着性を向上させることもできる。なお第1バリア層25は、少なくとも一部が結晶質であることができる。
強誘電体キャパシタ30は、第1バリア層25の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。したがって原理的には、c軸配向させることで最大の分極量を得ることができる。ところが実際はc軸単一配向膜を得ることは極めて困難であり、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この問題は、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより解決される。(111)配向の場合は、分極軸が傾くため、その分、誘発電荷はロスするが、そのかわりすべての結晶成分が分極反転に寄与できるため、c軸配向とa軸配向成分が混在した状態よりも、かえって効率的に電荷を取り出すことが可能となるためである。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
第2バリア層23は、コンタクトホール22の底面および側面に形成される。第2バリア層23は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。この第2バリア層23によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
アモルファス層24は、プラグ20上に形成される。アモルファス層24は、上述したタングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属等のプラグ20の材料を含むアモルファス(非晶質)からなる。このように、プラグ20上にアモルファス層24が形成されることによって、プラグ20上における配向制御層12aの結晶を優れた配向にすることができる。具体的には、アモルファス層24が形成されることにより、プラグ20の結晶構造が配向制御層12に対して遮蔽され、配向制御層12を所望の配向にしやすくする。その結果、結晶配向性に優れた配向制御層12を形成することができ、後述する配向制御層12の配向制御機能を高めることができる。
次に、配向制御層12の配向制御機能について説明する。配向制御層12は、結晶質であり、所望の結晶配向を有する。したがって、第1バリア層25は、配向制御層12上に形成されているため、その材質が結晶質である場合に配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態によれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、配向制御層12が良好な結晶質の(111)配向を有することにより、第1バリア層25についても良好な結晶質の(111)配向にすることができる。
第1電極32は、第1バリア層25上に形成されているため、その材質が結晶質である場合に第1バリア層25の結晶配向の影響を受けて、第1バリア層25と等しい配向を有することができる。即ち、第1電極32は、配向制御層12の上方に形成されているため、配向制御層12の結晶配向の影響を受けて、配向制御層12と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12および第1バリア層25が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、配向制御層12および第1バリア層25の上方に形成されているため、配向制御層12および第1バリア層25の結晶配向の影響を受けて、配向制御層12および第1バリア層25と等しい配向を有することができる。本実施の形態よれば、配向制御層12および第1バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。また、同様に第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、配向制御層12、第1バリア層25、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、アモルファス層24、配向制御層12、第1バリア層25、および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図10はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的に第2バリア層23aを形成する。第2バリア層23aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
次いで、図4に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図5に示すように、導電層20aおよび第2バリア層23aを研磨してプラグ20および第2バリア層23を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。
次に、図6に示すように、プラグ20の表面をアモルファス化してアモルファス層24aを形成する。アモルファス化は、たとえばプラグ20表面を酸化することによって実現される。プラグ20表面の酸化は、プラグ20等の材質に応じて適宜選択が可能であるが、例えば、酸素を含む雰囲気中でプラグ20をアニールすることにより、プラグ20表面を酸化する方法が挙げられる。アニール温度は、プラグ表面を酸化することのできる範囲であれば特に限定されないが、300〜600℃で行なうのが好ましく、300〜400℃で行なうのがさらに好ましい。
また、アモルファス化は、たとえばプラグ20表面を窒化することによっても実現される。プラグ20表面の窒化は、プラグ20等の材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中でプラグ20をアニールすることにより、プラグ20表面を窒化する方法が挙げられる。アニール温度は、600〜800℃で行なうのが好ましく、600〜725℃で行なうのがさらに好ましい。
ここでは、プラグ20の表層のみをアモルファス化することが好ましい。また、上述したようなアニール等は必ずしも必要ではなく、たとえばプラグ20を空気中に曝すだけでもプラグ20の表面を酸化してアモルファス化することも可能である。
このようにアモルファス層24aを形成することにより、プラグ20上において後述する配向制御層12aの結晶を優れた配向にすることができる。具体的には、アモルファス層24aを形成することにより、後述する工程で金属層14aを成膜する際に、プラグ20の結晶構造を金属層14aの下方で遮蔽し、金属層14aを構成する原子がマイグレーションし易くなる。その結果、金属層14aの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた金属層14aを成膜することができると推測される。また、アモルファス層24aを形成することにより、プラグ20上を平坦化することもできる。
次に、配向制御層12a(図8参照)を形成する。まず、アンモニアガスのプラズマを励起して、配向制御層12aが形成される領域の表面に、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、配向制御層12aが形成される領域の表面が−NHで終端され、後述する工程で金属層14aを成膜する際に、金属層14aを構成する原子がマイグレーションし易くなる。その結果、金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた金属層14aを成膜することができると推測される。また、後述する研磨処理の前にアンモニアプラズマ処理を行うことにより、上述したようなアンモニアプラズマ処理の効果をより高めることができる。
次いで、図7に示すように、チタン層またはチタンアルミニウム層からなる金属層14aを成膜する。この金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により金属層14aを形成することができる。この場合、金属層14aを成膜する際の基板温度は、配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
ここで、(111)配向性を有する配向制御層12aが得られる理由としては、以下のとおりである。まず金属層14aを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層14aを成膜することにより、配向性に優れた金属層14aを得ることができる。
次いで、図8に示すように、金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成する。金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層14aをアニールすることにより、金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層14aの結晶配向を保持した状態で、金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、配向制御層12aを得ることができる。
ここで金属層14aがチタンおよびアルミニウムを含む場合、配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、金属層14aがチタンを含む場合(例えばTi)、配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この金属層14aを窒化して得られた配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(金属層14a)の配向性に影響されて、(111)配向となる。
次に、図9に示すように、プラグ20の表面(アモルファス層24a)を還元してアモルファス層24を形成する。具体的には、アモルファス層24aを還元雰囲気においてアニールすることにより、アモルファス層24aを還元することができる。ここで還元雰囲気は、酸化されたプラグ20の材料を還元できる雰囲気であれば特に限定されないが、例えば、アンモニアやそのプラズマ、あるいは水素を含む雰囲気であることができる。アニール温度は、100〜725℃で行なうのが好ましく、400〜725℃で行なうのがさらに好ましい。
この還元工程は、上述したアモルファス化工程として酸化処理を適用した場合にのみ行われる。アモルファス層24aを還元することによって、アモルファス層24aに含まれる酸素を除去することができる。アモルファス化工程として酸化処理を適用した場合には、プラグ20と配向制御層12との間でコンタクト不良が発生することがある。よって、アモルファス層24aを還元することにより、このようなコンタクト不良を防止することができる。
なお、還元工程を行うタイミングは、金属層14aの成膜後であれば、特に限定されないが、強誘電体層34aの成膜前であることが好ましい。たとえば、強誘電体層34に構成元素として鉛と酸素が含まれる場合に、強誘電体層34aの成膜後に還元工程を行うと、強誘電体層34aの酸素欠損を引き起こし、さらにこの酸素欠損に誘発されて鉛欠損をも引き起こしてしまうことがある。そこで、強誘電体層34aの成膜前に還元を行うことによって、このような強誘電体層34aにおける鉛欠損を防止し、強誘電体メモリ100のヒステリシス特性を良好に保つことができる。
次に、図9に示すように、プラグ20および配向制御層12aの上面に第1バリア層25aを形成する。第1バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第1バリア層25aを配向制御層12a上に形成することにより、配向制御層12aの結晶配向性を第1バリア層25aに反映させることができ、第1バリア層25の結晶性を著しく向上させることができる。
次に、図10に示すように、第1バリア層25a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第1バリア層25a上に形成することにより、配向制御層12aおよび第1バリア層25aの結晶配向性を第1電極32aに反映させ、第1電極32aの結晶性を著しく向上させることができる。本実施の形態では、配向制御層12aの結晶配向が(111)配向であるため、第1バリア層25aおよび第1電極32aの少なくとも一部を、(111)配向を有する結晶質に形成することができる。
第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図10に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図10に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第1バリア層25上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。以上の工程により強誘電体メモリ100を製造することができる。
本実施の形態の強誘電体メモリ100の製造方法によれば、プラグ20上にアモルファス層24aを形成することにより、結晶配向性に優れた金属層14aを成膜することができ、ひいては、結晶配向性に優れた配向制御層12aを形成することができる。
また、本実施の形態の強誘電体メモリ100の製造方法によれば、結晶質の金属層14aを窒化して、窒化物からなる結晶質の配向制御層12aを形成することにより、配向制御層12aの結晶構造を反映させた第1バリア層25a、第1電極32aおよび強誘電体層34aを形成することができる。すなわち、所定の結晶配向を有する配向制御層12aを形成することにより、所望の結晶配向を有する強誘電体層34aを形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリ100を得ることができる。
3.実験例
次に、実験例を用いて本実施の形態の強誘電体メモリ100について具体的に説明する。
3.1.実験例1
実験例1、2では、アモルファス層24の有無がその上に成膜される金属層14a(チタン層)の結晶配向性に与える影響を調べた。
まず、基板上にタングステンからなる導電層20aをCVD法により成膜し、その後チタン層からなる金属層14aを成膜した。チタン層は、スパッタリングにより形成した。チタン層の成膜条件は、雰囲気(アルゴン)の流量が50[sccm]であり,成膜パワーが1.5[kW]であり、基板温度が150[℃]であった。得られたチタン層のXRDパターンを図11に示す。図11によれば、2θ=38.5°付近および2θ=40.5°付近にピークが観測された。2θ=38.5°付近のピークは、(001)配向を有する結晶質のチタンに由来する002ピークである。また、2θ=40.5°付近のピークは、(101)配向を有する結晶質のチタンに由来している。
また、このチタン層の結晶配向性を定量的に評価するため、図11に示す(002)回折のロッキングカーブを測定した。その結果を図12に示す。図12に示すロッキングカーブは、ブロードなプロファイルを示しているため、明瞭なピークを決定できなかった。
3.2.実験例2
次に、実験例1と同様に基板上にタングステンからなる導電層(プラグ20)を成膜し、プラグ20の表面を酸化してアモルファス層24を形成した。その後、実験例1と同様の条件でチタン層からなる金属層14aを成膜した。得られたチタン層のXRDパターンを図13に示す。図13によれば、2θ=38.5°付近および2θ=40.5°付近にピークが観測された。2θ=38.5°付近のピークは、(001)配向を有する結晶質のチタンに由来する002ピークである。また、2θ=40.5°付近のピークは、同じくTi101ピークである。
また、このチタン層の結晶配向性を定量的に評価するため、図13に示す(002)回折のロッキングカーブを測定した。その結果を図14に示す。図14に示すロッキングカーブは、図12に示すロッキングカーブより明瞭なピークを有していることが確認された。
XRDパターンにおいて、アモルファス層24を有するときの(002)ピークの強度が、アモルファス層24を有さないときと比べて、5倍以上になっている。また、ロッキングカーブについても、アモルファス層24を有することによって、ピークが明瞭になっている。よって、アモルファス層24を有することにより、チタン層の結晶配向性が向上したことが確認された。
以上の結果から、アモルファス層24上に形成されたチタン層は、結晶配向性に優れているため、本実施の形態にかかる強誘電体メモリ100の強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
3.3.実験例3
実験例1において得られたチタン層を窒素雰囲気下で熱処理(RTA)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。ここで、熱処理における温度は650[℃]であり、熱処理時間は2分間であった。次に、反応性スパッタリングによりTiAlNからなる第1バリア層25aを形成した。反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。次に、スパッタリングによりイリジウムからなる第1電極32aを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気(アルゴン)の流量を199[sccm]、成膜パワーを1.0[kW]とし、かつ基板温度を500[℃]として行った。
得られたイリジウム層のXRDパターンを図15に示す。図15によれば、2θ=36.5°付近、2θ=37.5°付近、2θ=41°付近、および2θ=47°付近にピークが観測された。2θ=36.5°付近ピークは、(111)配向を有する結晶質のTiNに由来している。2θ=37.5°付近ピークは、(111)配向を有する結晶質のTiAlNに由来している。また2θ=41°付近のピークは、Ir(111)回折に、2θ=47°付近のピークは、Ir(200)回折に由来している。ここでIr200ピークは比較的大きく、Irは(111)配向成分に加えて、(100)配向成分も相当量混在していることが明らかになった。
また、このイリジウム層の結晶配向性を定量的に評価するため、図15に示す(111)配向の回折ピークのロッキングカーブを測定した。その結果を図16に示す。図16に示すロッキングカーブは、ブロードなプロファイルを示していることが確認された。図16によれば、アモルファス層24を下層に有さないイリジウム層の(111)配向の揺らぎが大きいことが確認された。
3.4.実験例4
実験例2において得られたチタン層を窒素雰囲気下で熱処理(RTA)することにより窒化してチタンの窒化物(TiN)からなる配向制御層12aを形成した。次に、反応性スパッタリングによりTiAlNからなる第1バリア層25aを形成した。各成膜条件は、上述した実験例3と同様である。得られたイリジウム層のXRDパターンを図17に示す。図17によれば、2θ=36.5°付近、2θ=37.5°付近、2θ=41°付近、および2θ=47°付近にピークが観測された。2θ=36.5°付近ピークは、(111)配向を有する結晶質のTiNに由来している。2θ=37.5°付近ピークは、(111)配向を有する結晶質のTiAlNに由来している。また2θ=41°付近のピークは、Ir(111)回折に、また2θ=47°付近のピークは、Ir(200)回折に由来している。
また、このイリジウム層の結晶配向性を定量的に評価するため、図17に示す(111)配向の回折ピークのロッキングカーブを測定した。その結果を図18に示す。
図17および図15によれば、実験例4にかかるイリジウム層の(111)配向のピーク強度が実験例3にかかるイリジウム層のピーク強度に比べて増加していることが確認された。また、図15において観測されたイリジウム層の(200)配向のピークが図17においてはほとんど観測されなかった。
また図18および図16によれば、図18に示すロッキングカーブは、図16に示すロッキングカーブに比べてシャープなプロファイルを示していることが確認された。これにより、アモルファス層24を下層に有するイリジウム層の(111)配向の揺らぎが、アモルファス層24を有さない場合より小さいことが確認された。
以上の結果から、アモルファス層24を有する強誘電体メモリ100は、アモルファス層24を有さない強誘電体メモリと比べて、第1電極32の結晶配向性に優れているため、強誘電体層34の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 実験例1で成膜されたチタン層のXRDパターンを示す。 図11に示すチタン層の(002)配向の回折ピークのロッキングカーブを示す。 実験例2で成膜されたチタン層のXRDパターンを示す。 図13に示すチタン層の(002)配向の回折ピークのロッキングカーブを示す。 実験例3で成膜された第1電極(Ir層)のXRDパターンを示す。 図15に示すIr層の(111)配向の回折ピークのロッキングカーブを示す。 実験例4で成膜された第1電極(Ir層)のXRDパターンを示す。 図17に示すIr層の(111)配向の回折ピークのロッキングカーブを示す。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a 配向制御層、 13 ゲート導電層、 14a 金属層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、23、23a 第2バリア層、 24、24a アモルファス層、 25、25a 第1バリア層、 26 絶縁層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体層、 36、36a 第2電極、 100 強誘電体メモリ、 R1 レジスト層

Claims (15)

  1. (a)導電層を形成する工程と、
    (b)前記導電層の表面をアモルファス化する工程と、
    (c)前記導電層の上方にチタンの窒化物を含む配向制御層を形成する工程と、
    (d)前記配向制御層の上方に第1電極を形成する工程と、
    (e)前記第1電極の上方に強誘電体層を形成する工程と、
    (f)前記強誘電体層の上方に第2電極を形成する工程と、
    を含む、強誘電体メモリの製造方法。
  2. 請求項において、
    前記工程(c)は、
    (c1)前記チタン層を形成する工程と、
    (c2)前記チタン層を窒化する工程と、
    を含む、強誘電体メモリの製造方法。
  3. 請求項において、
    前記工程(c2)は、窒素雰囲気で前記チタン層を加熱することにより窒化する、強誘電体メモリの製造方法。
  4. 請求項またはにおいて、
    前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  5. (a)導電層を形成する工程と、
    (b)前記導電層の表面をアモルファス化する工程と、
    (c)前記導電層の上方にチタンおよびアルミニウムの窒化物を含む配向制御層を形成する工程と、
    (d)前記配向制御層の上方に第1電極を形成する工程と、
    (e)前記第1電極の上方に強誘電体層を形成する工程と、
    (f)前記強誘電体層の上方に第2電極を形成する工程と、
    を含む、強誘電体メモリの製造方法。
  6. 請求項において、
    前記工程(c)は、
    (c1)前記チタンアルミニウム層を形成する工程と、
    (c2)前記チタンアルミニウム層を窒化する工程と、
    を含む、強誘電体メモリの製造方法。
  7. 請求項において、
    前記工程(c2)は、窒素雰囲気で前記チタンアルミニウム層を加熱することにより窒化する、強誘電体メモリの製造方法。
  8. 請求項またはにおいて、
    前記工程(c1)の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  9. 請求項1ないし8のいずれかにおいて、
    前記工程(b)では、前記導電層の表面を酸化することによりアモルファス化する、強誘電体メモリの製造方法。
  10. 請求項において、
    酸素を含有する雰囲気において加熱することにより、前記導電層の表面を酸化する、強誘電体メモリの製造方法。
  11. 請求項9または10において、
    前記工程(c)の後に、前記導電層の表面を還元する工程をさらに含む、強誘電体メモリの製造方法。
  12. 請求項11において、
    水素を含有する雰囲気において加熱することにより、前記導電層の表面を還元する、強誘電体メモリの製造方法。
  13. 請求項1ないし8のいずれかにおいて、
    前記工程(b)では、窒素を含有する雰囲気において加熱して、前記導電層の表面を窒化することによりアモルファス化する、強誘電体メモリの製造方法。
  14. 請求項1ないし13のいずれかにおいて、
    前記工程(c)と(d)の間に、前記配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。
  15. 請求項14において、
    前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
JP2006071292A 2006-03-15 2006-03-15 強誘電体メモリの製造方法 Expired - Fee Related JP4683224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071292A JP4683224B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071292A JP4683224B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリの製造方法

Publications (2)

Publication Number Publication Date
JP2007250775A JP2007250775A (ja) 2007-09-27
JP4683224B2 true JP4683224B2 (ja) 2011-05-18

Family

ID=38594752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071292A Expired - Fee Related JP4683224B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリの製造方法

Country Status (1)

Country Link
JP (1) JP4683224B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004311868A (ja) * 2003-04-10 2004-11-04 Fujitsu Ltd 半導体装置
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006059968A (ja) * 2004-08-19 2006-03-02 Seiko Epson Corp 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2007067294A (ja) * 2005-09-01 2007-03-15 Fujitsu Ltd 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033316A1 (fr) * 1996-03-08 1997-09-12 Hitachi, Ltd. Composant a semi-conducteur et sa fabrication
JP2004153031A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2004311868A (ja) * 2003-04-10 2004-11-04 Fujitsu Ltd 半導体装置
JP2005150688A (ja) * 2003-10-22 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006059968A (ja) * 2004-08-19 2006-03-02 Seiko Epson Corp 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2007067294A (ja) * 2005-09-01 2007-03-15 Fujitsu Ltd 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007250775A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
JP4438963B2 (ja) 強誘電体キャパシタ
JP2009071144A (ja) 強誘電体メモリの製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees