JP4729661B2 - ヒロックが無いアルミニウム層及びその形成方法 - Google Patents
ヒロックが無いアルミニウム層及びその形成方法 Download PDFInfo
- Publication number
- JP4729661B2 JP4729661B2 JP2004193115A JP2004193115A JP4729661B2 JP 4729661 B2 JP4729661 B2 JP 4729661B2 JP 2004193115 A JP2004193115 A JP 2004193115A JP 2004193115 A JP2004193115 A JP 2004193115A JP 4729661 B2 JP4729661 B2 JP 4729661B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- pure
- thickness
- hillocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 36
- 238000000034 method Methods 0.000 title description 10
- 239000010410 layer Substances 0.000 claims description 411
- 230000004888 barrier function Effects 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 90
- 239000011521 glass Substances 0.000 claims description 57
- 229910045601 alloy Inorganic materials 0.000 claims description 53
- 239000000956 alloy Substances 0.000 claims description 53
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910017105 AlOxNy Inorganic materials 0.000 claims 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 53
- 238000000137 annealing Methods 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 39
- 239000002184 metal Substances 0.000 description 38
- 239000010408 film Substances 0.000 description 30
- 238000000151 deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000008646 thermal stress Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910017758 Cu-Si Inorganic materials 0.000 description 2
- 229910017931 Cu—Si Inorganic materials 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QQHSIRTYSFLSRM-UHFFFAOYSA-N alumanylidynechromium Chemical compound [Al].[Cr] QQHSIRTYSFLSRM-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- -1 molybdenum nitride compound Chemical class 0.000 description 1
- 229940110728 nitrogen / oxygen Drugs 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
- B32B15/016—Layered products comprising a layer of metal all layers being exclusively metallic all layers being formed of aluminium or aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12764—Next to Al-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、一般に、アルミニウム（Ａｌ）導電層に関し、特に、ヒロックが無いＡｌ層及びその形成方法に関する。
高集積度の集積回路（ＩＣ）の半導体製造が必要になるにつれて、ＩＣのために必要な相互接続を形成できる十分な面積を基板に確保することが難しくなる場合がある。ＩＣの金属酸化膜半導体（ＭＯＳ）のサイズの減少に伴って数が増加した相互接続を形成するという要件を満たすため、２層以上の金属層を互いに接続することは、多くのＩＣ製造で適用されている、必須の技術になってきている。特に、マイクロプロセッサ等の高度な機能を持つ幾つかの集積回路においては、集積回路の構成部品を互いに接続するため、４層または５層の金属層が必要とされる。一方、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）パネルの製造においては、金属膜が電極および相互接続部として使用され、また、これらは、金属膜から成る多層構造中に形成されている。
金属膜の多層構造においては、層間短絡が生じないように、任意の２つの金属層間に誘電体等の絶縁層が形成されている。また、金属層の材料として、電気抵抗が低い純金属または合金が適切に使用される。一般に、純金属としては、例えば、Ｃｒ、Ａｌ、Ｃｕ、Ｍｏ、Ｔａ、及びＷを使用することができる。電気抵抗が低い合金としては、例えば、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄ、及びＡｌ−Ｎｄ等のその他の元素から選択された１または複数の元素を含むアルミニウム合金が使用されている。金属層の材料としては、純アルミニウムを使用することが好ましい。これは、アルミニウムが、基板との高い密着性、製造時における高いエッチング特性、低い電気抵抗率を有するためである。また、地球には、アルミニウムが他の金属元素よりも多く含まれている。したがって、アルミニウムは、入手可能であり、コストが低い。
しかしながら、金属層のための元素として、他の金属よりも融点が低い純アルミニウムを使用することは、未だ不都合がある。図１には、ガラス基板上に金属を堆積させた状態が示されている。薄膜トランジスタの製造においては、最初に、比較的低い温度（約１５０℃）でガラス基板１０２上に金属を堆積させることにより、グレイン１０４が形成されるとともに、グレイン間にグレイン境界１０６が形成される。実際には、グレインは、図１に示されるような規則的な状態で形成されない。図１に示される規則的なグレインは、図示のためである。次に、アニーリングが行なわれ、これにより、高温加熱によってグレインの振動が大きくなることで、グレインの原子が再配列され、その結果、グレインの欠陥が減少して、グレインが再び結晶化される。この再結晶の後、転位等の欠陥の密度の減少により、グレインの内部応力が急速に減少する。アニール温度が上昇し、再結晶で形成されたグレインがグレイン間の界面エネルギを超える高いエネルギレベルまで引き上げられると、グレインは、それらのうちの小さなグレインが消失しながら、成長し始める。このように、グレインの成長によって大きなグレインが生じ、小さなグレインのグレイン境界が消失する。したがって、グレインの内部応力は、低いレベルまで更に減少する。
純アルミニウムが配線層材料として使用されると、ヒロック等が生じる場合がある。図２は、アニーリング後の配線層材料として純アルミニウムを用いたガラス基板を図示することにより、ヒロックを示している。アニーリングにおいては、高温により、Ａｌグレイン１０４およびガラス基板１０２が熱膨張する。アルミニウムはガラスよりも大きい熱膨張係数を有するため、Ａｌグレイン１０４による大きな圧縮応力がガラス基板１０２に加わる。この圧縮応力により、アルミニウム原子がグレイン境界１０６に沿って移動し、ヒロック１１０が生じる。ヒロック等、例えばヒロック１１０は、その後の製造プロセスでの他の層の厚さを不均一にする。また、下側の金属層と上側の金属層との間に形成される絶縁層（図示せず）を大きなヒロックが貫通して、このヒロックが上側の金属層に接触すると、最悪の場合、層間短絡が生じる虞がある。
したがって、配線材料としてＡｌを使用するためには、ヒロックの問題を解決する必要がある。従来、この問題に対しては、２つの手法がある。第１の手法は、融点が高い他の元素、例えばＮｄ、Ｔｉ、Ｚｒ、Ｔａ、Ｓｉ、及びＣｕを配線材料として使用することである。図３は、ガラス基板２０２上に形成されたＡｌ合金のグレイン２０４のアニーリング後を示している。図３に示されるように、Ａｌ合金のグレイン２０４のグレイン境界２０６間には、ヒロックが形成されていない。Ａｌ合金の追加元素の原子はＡｌグレイン中に溶解することができないため、グレイン２４０が成長すると、追加元素の原子は、グレイン境界２０６へと移動し、グレイン境界２０６間に徐々に粒子２１０を形成する。したがって、Ａｌ原子がグレイン境界２０６に沿って移動する場合、小さな粒子２１０によって、グレイン２０４の上側へのＡｌ原子の移動が妨げられ、それにより、ヒロックの形成が抑制される。
第２の手法は、Ａｌグレインを覆う高融点の金属層を形成することにより、ヒロックの成長を抑制することである。図４は、Ａｌグレインを上側から覆う金属層を示す。高融点の金属層２１２がＡｌグレイン２０４上に配置された後、アニーリングが行なわれる。金属層２１２は、Ａｌグレイン２０４間にグレイン境界２０６によって形成される出口を覆うキャップとして機能するため、Ａｌ原子がブロックされ、グレイン境界２０６に沿うヒロックの形成が妨げられる。また、金属層２１２の代わりにアモルファス相のＡｌ層を使用する第２の手法の変形例もある。ヒロックの形成を抑制するため、アモルファス状態のＡｌ層をグレイン２０４上に形成することができる。
ヒロック形成の問題に対するこれらの従来の手法においては、第１の手法が最も効果的で且つ通常において使用される。例えば、日本の会社コベルコは、金属層のための配線材料としてＡｌ−Ｎｄ合金を提供しており、これについては、ヤマモト等に対して付与された特許文献１に記載されている。Ｎｄは、原子量が大きく且つ融点が高いため、小さな粒子を形成して、Ａｌ原子がグレイン境界に沿って移動してヒロックを形成することを妨げることができる。このようにすると、温度が３００℃に達する場合でも、ヒロックが生じない。
しかしながら、Ｎｄは希土類元素であるため、製造コストが高く、スプラッシュ欠陥を回避するために低いスパッタリングレートを適用する必要がある。また、Ｎｄの抵抗率が高いため、Ａｌ−Ｎｄ合金は、純アルミニウムの抵抗率よりも高い抵抗率を有する。
前述したように、一般的な半導体製造および液晶ディスプレイ製造においては配線材料または電極材料としてＡｌを使用することが望ましいため、Ａｌが使用される際のヒロックの形成を防止する研究が非常に重要となる。
したがって、本発明の目的は、ヒロックを防止するための導電層及びその形成方法を提供することである。
本発明は、ガラス基板上に形成された少なくとも２つのアルミニウム（Ａｌ）層を含み且つヒロックを防止できる導電層を提供することにより、前記目的を達成する。前記少なくとも２つのＡｌ層は、ガラス基板上に形成されたバリアアルミニウム層（バリアＡｌ層）と、バリアＡｌ層上に形成された実質的に純粋なアルミニウム層（実質的純Ａｌ層）とを含む。実質的純Ａｌ層は、その純度が少なくとも約９９．０重量％であり、好ましくは少なくとも約９９．９重量％である。以下、実質的に純粋なＡｌ層（実質的純Ａｌ層）を省略して単に純Ａｌ層という。また、バリアＡｌ層の熱膨張係数は、純Ａｌ層の熱膨張係数よりも小さい。
バリアＡｌ層は、酸化アルミニウム（ＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）のうちの１つの化合物を少なくとも含んでいる。バリアＡｌ層の純Ａｌ層に対する厚さ比率が約１：６．２５から１：１の範囲である場合には、ヒロック等を効果的に防止できる。バリアＡｌ層の純Ａｌ層に対する厚さ比率が約１：６．２５から１：２の範囲である場合には、デバイスをエッチングした後、良好な断面形状が得られる。
また、バリアＡｌ層は、Ａｌ−Ｎｄ合金層であっても良い。この場合、Ａｌ−Ｎｄ合金は、約１００Åから４０００Åの範囲の厚さを有し、好ましくは約３００Å及び９００Åの厚さである。純Ａｌ層は、約５００Åから４５００Åの範囲の厚さを有し、好ましくは約１５００Å及び３０００Åの厚さである。また、Ａｌ−Ｎｄ合金層の純Ａｌ層に対する厚さ比率は、約１：６．６７から１：０．５５の範囲である。
バリア層の熱膨張係数が純Ａｌ層の熱膨張係数と基板の熱膨張係数との間にあるバリアアルミニウム（Ａｌ）層を緩衝層として使用することにより、ヒロック等が効果的に防止される。また、抵抗が下がり、製造コストが低減される。
本発明の他の目的、特徴、利点は、好ましいが制限的でない実施形態の以下の詳細な説明から明らかになる。以下、添付図面を参照しながら説明する。
本発明の他の目的、特徴、利点は、好ましいが制限的でない実施形態の以下の詳細な説明から明らかになる。以下、添付図面を参照しながら説明する。
図６は、基板上に少なくとも２つのアルミニウム層を有する本発明の実施形態に係る導電層を示す。基板３０２上にバリアアルミニウム（Ａｌ）層３０４が形成され、その後、バリアＡｌ層３０４上に純Ａｌ層３０６が形成され、これにより、以下の熱処理を受けた後、アルミニウムヒロック（ｈｉｌｌｏｃｋ）の発生が抑制される。
第１の実施形態において、バリアＡｌ層は、窒化アルミニウム（ＡｌＮｘ）、酸化アルミニウム（ＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）のうちの１つの化合物を少なくとも含む。第２の実施形態においては、特定の研究のため、バリアＡｌ層の材料として、アルミニウム−ネオジウム（Ａｌ−Ｎｄ）合金が使用されている。これにより、関連する実験結果も開示されている。
（第１の実施形態）
（第１の実施形態）
図６も参照されたい。第１の実施形態においては、ガラス基板３０４が設けられ、窒化アルミニウム（ＡｌＮｘ）層、酸化アルミニウム（ＡｌＯｘ）層、酸窒化アルミニウム（ＡｌＯｘＮｙ）層、または、これらの任意の２つの層あるいは３つの層の組み合わせ等のバリアＡｌ層３０４がこの基板３０４上にわたって形成されている。その後、バリアＡｌ層３０４上にわたって純Ａｌ層（少なくとも９９．０重量％、好ましくは少なくとも９９．９重量％）３０６が形成されている。バリアＡｌ層の材料に関しては、バリアＡｌ層３０４の熱膨張係数が純Ａｌ層３０６のそれ（熱膨張係数）よりも小さく且つガラス基板３０２のそれよりも大きくなるように選択された。したがって、以下のプロセスにおいてデバイスが高温（または、熱衝撃）に晒された後、Ａｌヒロックの形成をうまく防止することができる。また、バリアＡｌ層３０４の抵抗率は、純Ａｌ層３０６のそれよりも高い。
表１には、純Ａｌ、ＡｌＮｘ、ＡｌＯｘ、ＡｌＯｘＮｙおよび３つの異なるガラス基板のアニーリング前の熱膨張係数および抵抗率が示されている。
アニーリング（加熱）プロセス中、ガラス基板３０２と純Ａｌ層３０６との間の熱膨張係数の違いによって生じる熱応力によりアルミニウム原子がグレイン境界に沿って移動するため、ヒロック等が生じる。本発明の特徴は、ガラス基板３０２と純Ａｌ層３０６との間にバリアＡｌ層３０４を介挿することである。この場合、バリアＡｌ層３０４の熱膨張係数は、ガラス基板３０２の熱膨張係数（それ）よりも大きいが、純Ａｌ層３０６のそれよりも小さい。したがって、バリアＡｌ層３０４は、ヒロック等を形成するＡｌ原子のグレイン境界に沿う移動を防止する緩衝層として機能する。また、かなり低い低効率（電気抵抗）および後処理（例えばエッチング処理）の施されたデバイスの良好な形状を得るため、純Ａｌ層３０６は、物理的に、バリアＡｌ層３０４よりも厚い。
本発明の第１の実施形態のヒロックが無いデバイスの状態を調べるために、実験が行なわれている。先ず最初に、スパッタリングする純アルミニウムターゲットが、スパッタリング装置の真空チャンバ内に装着される。堆積パラメータ、すなわち、全圧、排ガス中の窒素含有量、および基板バイアス電圧において異なる値を用い、窒素／アルゴン（Ｎ2／Ａｒ）ガス混合体中でアルミニウムターゲットを反応性スパッタリングすることにより窒化アルミニウム（ＡｌＮｘ）膜を成長させた。同様に、酸素／アルゴン（Ｏ2／Ａｒ）ガス混合体中でアルミニウムターゲットを反応性スパッタリングすることにより酸化アルミニウム（ＡｌＯｘ）膜を成長させるとともに、窒素／酸素／アルゴン（Ｎ2／Ｏ2／Ａｒ）ガス混合体中で酸窒化アルミニウム（ＡｌＯｘＮｙ）膜を成長させた。
その後、２つのＡｌ層を含む積層構造体を３４０℃の温度で３０分間加熱する（アニールする）。処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体の最上層を観察して、ヒロック等が生じているか否か、また、構造体の断面形状が良好か否かを調べる。その結果が表２に示されている。
（実施例１（比較例））
０．３Ｐａの成膜圧力およびＡｒガスのスパッタリング条件下で、厚さが２０００Åの純Ａｌ膜がガラス基板上に形成されている。その後、構造体が３４０℃の温度で３０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
０．３Ｐａの成膜圧力およびＡｒガスのスパッタリング条件下で、厚さが２０００Åの純Ａｌ膜がガラス基板上に形成されている。その後、構造体が３４０℃の温度で３０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
結果は、緩衝層が存在しない場合にはヒロック等が生じることを示している。
（実施例２）
先ず最初に、０．５Ｐａの成膜圧力下で、反応性スパッタリングにより、厚さが２００Åの窒化アルミニウムから成るバリアＡｌ膜がガラス基板上に形成されている。０．３Ｐａの成膜圧力下で、厚さが２０００Åの純Ａｌ膜がバリアＡｌ膜上に形成されている。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１０である。したがって、純Ａｌ層（２０００Å）／ＡｌＮｘ（２００Å）／基板を含む積層構造体が、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
先ず最初に、０．５Ｐａの成膜圧力下で、反応性スパッタリングにより、厚さが２００Åの窒化アルミニウムから成るバリアＡｌ膜がガラス基板上に形成されている。０．３Ｐａの成膜圧力下で、厚さが２０００Åの純Ａｌ膜がバリアＡｌ膜上に形成されている。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１０である。したがって、純Ａｌ層（２０００Å）／ＡｌＮｘ（２００Å）／基板を含む積層構造体が、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が生じることを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率（１：１０）が非常に低いため、ガラス基板とＡｌ原子との間で熱応力を緩和することができない。また、後処理（例えばフォトリソグラフィおよびエッチング）を行なった後においては、バリアＡｌ層がオーバーエッチングされていて、これらの積層構造体の断面形状は良好ではない。
（実施例３）
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層（ＡｌＮｘ）を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．７である。
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層（ＡｌＮｘ）を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．７である。
積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。結果は、ヒロック等が依然として生じていることを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率（１：６．７）が非常に低いため、ガラス基板とＡｌ原子との間で熱応力を緩和することができない。また、後処理（例えばフォトリソグラフィおよびエッチング）を行なった後においては、バリアＡｌ層がオーバーエッチングされていて、これらの積層構造体の断面形状は良好ではない。
（実施例４）
実施例２の処理に従って、ガラス基板上に厚さが４００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：５である。
実施例２の処理に従って、ガラス基板上に厚さが４００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：５である。
純Ａｌ層（２０００Å）／ＡｌＮｘ（４００Å）／基板を含む積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、アニール後にヒロック等が生じないことを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率が１：５である場合には、ガラス基板とＡｌ原子との間の熱応力を効果的に緩和することができる。また、後処理（例えばフォトリソグラフィおよびエッチング）を行なった後においては、これらの積層構造体の断面形状は良好である。
（実施例５）
実施例２の処理に従って、ガラス基板上に厚さが５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：４である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：４である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例６）
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例７）
実施例２の処理に従って、ガラス基板上に厚さが１０００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが１０００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例８）
実施例２の処理に従って、ガラス基板上に厚さが１５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
実施例２の処理に従って、ガラス基板上に厚さが１５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
（実施例９）
実施例２の処理に従って、ガラス基板上に厚さが２０００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが２０００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２０００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
（実施例１０）
実施例２の処理に従って、ガラス基板上に厚さが２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：７．２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：７．２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が依然として生じていることを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率（１：７．２）が非常に低いため、ガラス基板とＡｌ原子との間で熱応力を緩和することができない。また、バリアＡｌ層がオーバーエッチングされ、これらの積層構造体の断面形状は良好ではない。
（実施例１１）
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１２）
実施例２の処理に従って、ガラス基板上に厚さが９００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが９００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１３）
実施例２の処理に従って、ガラス基板上に厚さが１８００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが１８００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが１８００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
（実施例１４）
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：８．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが３００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：８．３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が依然として生じていることを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率（１：８．３）が非常に低いため、ガラス基板とＡｌ原子との間で熱応力を緩和することができない。また、バリアＡｌ層がオーバーエッチングされ、これらの積層構造体の断面形状は良好ではない。
（実施例１５）
実施例２の処理に従って、ガラス基板上に厚さが４００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．２５である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
実施例２の処理に従って、ガラス基板上に厚さが４００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．２５である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１６）
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：４．２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：４．２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１７）
実施例２の処理に従って、ガラス基板上に厚さが７００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３．６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが７００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３．６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１８）
実施例２の処理に従って、ガラス基板上に厚さが１２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが１２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例１９）
実施例２の処理に従って、ガラス基板上に厚さが２５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが２５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが２５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
（実施例２０）
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：７．５である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが６００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：７．５である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が依然として生じていることを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率（１：７．５）が非常に低いため、ガラス基板とＡｌ原子との間で熱応力を緩和することができない。また、バリアＡｌ層がオーバーエッチングされ、これらの積層構造体の断面形状は良好ではない。
（実施例２１）
実施例２の処理に従って、ガラス基板上に厚さが７５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが７５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例２２）
実施例２の処理に従って、ガラス基板上に厚さが１５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが１５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：３である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例２３）
実施例２の処理に従って、ガラス基板上に厚さが２２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが２２５０ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：２である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制され、構造体の断面形状が良好であることを示している。
（実施例２４）
実施例２の処理に従って、ガラス基板上に厚さが４５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
実施例２の処理に従って、ガラス基板上に厚さが４５００ÅのバリアＡｌ層を有し且つバリアＡｌ層上にわたって厚さが４５００Åの純Ａｌ層を有する積層構造体を形成した。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：１である。これらの積層構造体は、３４０℃の温度で３０分間アニールされた後、ＳＥＭによって観察されている。
結果は、ヒロック等が効果的に抑制されていることを示している。しかしながら、構造体の断面形状は良好ではない。純Ａｌ層がオーバーエッチングされ、バリアＡｌ層がアンダーエッチングされ、それにより、バリアＡｌ層が過剰に残った。
実施例１〜２４の結果は、ヒロックが無い導電層が基板上に形成された少なくとも２層のアルミニウム（Ａｌ）層を備えており、そのアルミニウム層は、基板上に形成されたバリアＡｌ層とバリアＡｌ層上に形成された純Ａｌ層とを含み、純Ａｌ層が約１０００オングストロームから４５００オングストロームの範囲の厚さを有し、バリアＡｌ層の純Ａｌ層に対する厚さ比率が約１：６．２５から１：１の範囲にあることを示している。したがって、ガラス基板と純Ａｌ層との間の熱膨張の差に基づいて生じる熱応力が効果的に緩和されている。また、第１の実施形態において、バリアＡｌ層として使用される材料は、窒化アルミニウム（ＡｌＮｘ）、酸化アルミニウム（ＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）であっても良い。
また、表２に記載された複数の実施例の結果は、純Ａｌ層が約１０００オングストロームから４５００オングストロームの範囲の厚さを有し、バリアＡｌ層は純Ａｌ層よりも物理的に薄く、特に、バリアＡｌ層の純Ａｌ層に対する厚さ比率が約１：６．２５から１：２の範囲にある場合に、これらの積層構造体の断面形状が良好であることを示している。
以上においては、たった１層の純Ａｌ層が示されているが、本発明がこれに限定されないことは言うまでもない。バリアＡｌ層上に複数（２、３、４、５層、そしてそれ以上）の純Ａｌ層が形成される場合であっても、ヒロック等の発生は、依然として防止されている。実際の用途において、純Ａｌ層は、例えばＡｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄ、Ａｌ−Ｃｒ、Ａｌ−Ｔｉ等のＡｌ系の層と置き換えることができる。また、バリアＡｌ層が複数の層を含んでいても良い。例えば、バリアＡｌ層は、窒素含有量が異なる第１のＡｌＮｘ層と第２のＡｌＮｘ層と第３のＡｌＮｘ層とを含んでいても良く、あるいは、酸素含有量が異なる第１のＡｌＯｘ層と第２のＡｌＯｘ層と第３のＡｌＯｘ層とを含んでいても良く、あるいは、酸素の窒素に対する含有率が異なる第１のＡｌＯｘＮｙ層と第２のＡｌＯｘＮｙ層と第３のＡｌＯｘＮｙ層とを含んでいても良い。また、バリアＡｌ層は、異なる化合物を有する複数の層、例えば、ＡｌＮｘ層／ＡｌＯｘ層、または、ＡｌＮｘ層／ＡｌＯｘＮｙ層、または、ＡｌＯｘ層／ＡｌＯｘＮｙ層、または、ＡｌＮｘ層／ＡｌＯｘ層／ＡｌＯｘＮｙ層を含んでいても良い。
（第２の実施形態）
第２の実施形態においては、ヒロック等の発生を防止するためのバリアＡｌ層として、アルミニウム−ネオジウム（Ａｌ−Ｎｄ）合金層が使用される。この積層構造体は、多くの場合、薄膜トランジスタ（ＴＦＴ）の電極パターンとして使用されている。
第２の実施形態においては、ヒロック等の発生を防止するためのバリアＡｌ層として、アルミニウム−ネオジウム（Ａｌ−Ｎｄ）合金層が使用される。この積層構造体は、多くの場合、薄膜トランジスタ（ＴＦＴ）の電極パターンとして使用されている。
図６も参照されたい。第２の実施形態においては、ガラス基板３０４が設けられていて、この基板３０４上にわたってＡｌ−Ｎｄ合金層（バリアＡｌ層３０４として）が形成されている。Ａｌ−Ｎｄ合金層は、約１００オングストロームから４０００オングストロームの範囲の厚さ、好ましくは約３００オングストローム及び９００オングストロームの厚さを有する。
その後、Ａｌ−Ｎｄ合金層上にわたって純Ａｌ層３０６が形成されている。純Ａｌ層は、約５００オングストロームから４５００オングストロームの範囲の厚さ、好ましくは約１５００オングストローム及び３０００オングストロームの厚さを有する。
Ａｌ−Ｎｄ合金層および純Ａｌ層３０６の成膜条件は限定されない。一般的な成膜圧力、例えば０．３Ｐａまたは０．４Ｐａを適合させることができる。熱処理中に生じる応力をＡｌ−Ｎｄ合金層が解放し、これにより、ヒロックを効果的に抑制することができる。
また、Ａｌ層の酸化を防止するための保護層（図６に図示しない）が、純Ａｌ層３０６上にわたって更に形成されていても良い。保護層の材料として、モリブデン（Ｍｏ）、チタン（Ｔｉ）、窒化モリブデン化合物（ＭｏＮ）等の金属を使用しても良い。
本発明の第２の実施形態のヒロックが無いデバイスの状態を調べるために、実験が行なわれている。同様に、積層構造体（基板上のＡｌ−Ｎｄ合金層とＡｌ−Ｎｄ合金層上の純Ａｌ層とを含む）が３２０℃で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体の最上層を観察して、任意のヒロック等が生じているか否かを調べる。また、純Ａｌ層上にわたってＭｏ層が保護層として更に形成されていて、構造体の断面形状がＳＥＭによって観察されている。その結果が表３に示されている。
（実施例２５（比較例））
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが２０００Åの純Ａｌ膜が基板上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが２０００Åの純Ａｌ膜が基板上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
結果は、純Ａｌ層だけが使用されている場合にヒロック等が生じることを示している。
（実施例２６）（比較例）
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。
結果は、Ａｌ−Ｎｄ合金層のみが導電層として使用されている場合にヒロック等が生じないことを示している。
また、Ａｌ−Ｎｄ合金層上に１０００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
しかしながら、Ａｌ−Ｎｄ合金の材料は高価であり、導電層の唯一の材料としてＡｌ−Ｎｄ合金を使用することは、あまり有益ではない。また、Ａｌ−Ｎｄ合金の電気抵抗は非常に高く（Ａｌにおける値の約２倍）、デバイスの電気的要件を満たすべく厚い膜を形成するために、多くの成膜時間を要する。
（実施例２７）
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが３００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされる。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。結果は、ヒロック等の発生が無いことを示している。
０．３Ｐａの成膜圧力のスパッタリング条件下で、厚さが３００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされる。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。結果は、ヒロック等の発生が無いことを示している。
また、純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例２８）
厚さが３００ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが３００ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例２９）
厚さが４５０ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが４５０ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。その後、構造体が３２０℃の温度で１０分間アニールされている。このアニール処理後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例３０）
厚さが４５０ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが４５０ÅのＡｌ−Ｎｄ合金膜が基板上に形成（０．３Ｐａの成膜圧力）された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例３１）
厚さが９００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成される。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが９００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成される。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例３２）
厚さが９００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが９００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例３３）
厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが２０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
（実施例３４）
厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。Ａｌ−Ｎｄ合金層の純Ａｌ層に対する厚さ比率は、約１：０．５５である。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
厚さが１８００ÅのＡｌ−Ｎｄ合金膜が基板上に形成された後、厚さが１０００Åの純Ａｌ層がＡｌ−Ｎｄ合金膜上に形成されている。Ａｌ−Ｎｄ合金層の純Ａｌ層に対する厚さ比率は、約１：０．５５である。構造体が３２０℃の温度で１０分間アニールされ、その後、走査型電子顕微鏡（ＳＥＭ）により積層構造体を観察する。この結果も、ヒロック等の発生が無いことを示している。
純Ａｌ層上に９００Åの厚さで金属Ｍｏ層が更に形成されている。ＳＥＭ下で、構造体が良好な断面形状を有することが分かった。
なお、第２の実施形態（実施例２７〜３３）において、純Ａｌ層は、一般に、Ａｌ−Ｎｄ合金（バリア層）よりも厚いが、ヒロック等を効果的に防止するため、純Ａｌ層がＡｌ−Ｎｄ合金層よりも薄くても良い（実施例３４）。
実施例２７〜３４において、基板と純Ａｌ層との間に介挿されたＡｌ−Ｎｄ合金層は、ヒロック等の発生を効果的に防止する。
実施例２７〜３４の結果は、導電層が基板上に形成された少なくとも２層のアルミニウム（Ａｌ）層を備えており、そのアルミニウム層は、基板上に形成されたバリアＡｌ（Ａｌ−Ｎｄ合金）層とバリアＡｌ層上に形成された純Ａｌ層とを含み、バリアＡｌ層が約３００オングストロームから１８００オングストロームの範囲の厚さを有し、純Ａｌ層が約１０００オングストロームから２０００オングストロームの範囲の厚さを有することを示している。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．６７から１：０．５５の範囲である。そのため、ガラス基板と純Ａｌ層との間の熱膨張の差に基づいて生じる熱応力が効果的に緩和されている。したがって、ヒロックの発生を防止するとともに、これらの積層構造体の良好な断面形状を維持するために、Ａｌ−Ｎｄ合金層は、約１００オングストロームから４０００オングストロームの範囲の厚さ、好ましくは約３００オングストロームから９００オングストロームの範囲の厚さを有する。純Ａｌ層は、約５００オングストロームから４５００オングストロームの範囲の厚さ、好ましくは約１５００オングストロームから３０００オングストロームの範囲の厚さを有する。
実際の用途において、本発明の第２の実施形態に係る殆どの積層構造体（実施例２７〜３３）は、製造コストを考慮して、非常に厚い純Ａｌ層と、非常に薄いＡｌ−Ｎｄ合金層とを備えている。例えば、４５０ÅのＡｌ−Ｎｄ合金層と２０００Åの純Ａｌ層とを備える構造体のコストは、１８００ÅのＡｌ−Ｎｄ合金層だけを備える構造体のコストの６６％である。また、Ａｌの電気抵抗は、Ａｌ−Ｎｄ合金のそれよりも低い（約５０％）。したがって、ＡｌＮｄ／Ａｌから成る更に薄い複合体を使用して、サイズを減少させるとともに、デバイスの均一性を向上させることにより、デバイス要件を満たすことができる。
本発明の実施形態に係る構造体は、電子デバイスの配線パターンまたは電子パターン等の導電パターンとして使用することができる。以下の説明において、本発明の構造体は、薄膜トランジスタ（ＴＦＴ）の金属ゲート電極として使用されている。図７は、本発明の実施形態に係るＴＦＴのボトムゲートの断面図である。先ず最初に、基板４００が設けられている。基板４００上にわたって導電層が堆積され、この導電層がエッチングされることにより、ゲート電極４１０が形成されている。
本発明の第１の実施形態において、ゲート電極４１０は、基板４００上に形成されたバリアＡｌ層およびバリアＡｌ層上に形成された純Ａｌ層を含む少なくとも２層のＡｌ層を備えている。バリアＡｌ層は、窒化アルミニウム（ＡｌＮｘ）、酸化アルミニウム（ＡｌＯｘ）、酸窒化アルミニウム（ＡｌＯｘＮｙ）のうちの１つの化合物を少なくとも含む。デバイスがエッチングされた後に良好な断面形状を得るため、バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．２５から１：２の範囲である。また、保護の目的のため、純Ａｌ層上に３００Åから１２００Åの厚さでＭｏ層またはＭｏＮ層が更に形成されていても良い。
本発明の第２の実施形態において、ゲート電極４１０は、基板４００上に形成されたＡｌ−Ｎｄ合金層およびＡｌ−Ｎｄ合金層上に形成された純Ａｌ層を含む少なくとも２つのＡｌ層を備えている。Ａｌ−Ｎｄ合金層は、約１００Åから４０００Åの範囲の厚さ、好ましくは約３００Å及び９００Åの範囲の厚さを有する。純Ａｌ層は、約５００オングストロームから４５００オングストロームの範囲の厚さ、好ましくは約１５００オングストローム及び３０００オングストロームの範囲の厚さを有する。バリアＡｌ層の純Ａｌ層に対する厚さ比率は、約１：６．６７から１：０．５５の範囲である。同様に、保護の目的のため、純Ａｌ層上に３００Åから１２００Åの厚さでＭｏ層またはＭｏＮ層が更に形成されても良い。
その後、ゲート電極４１０上にわたってゲート絶縁層４２０が形成されている。その後、堆積およびフォトリソグラフィにより、アモルファスシリコン層４３０およびオーム接触層４４０がゲート絶縁層４２０上に形成されている。
次に、ソース領域４６０およびドレイン領域４６５は、基板４００上にわたって金属（例えばＣｒおよびＡｌ）層を堆積しパターニングすることにより形成されている。また、アモルファスシリコン層４３０の表面を露出させるため、チャネル領域も形成されている。この場合、このチャネルによってソース領域４６０とドレイン領域４６５とが分割されている。
その後、ソース領域４６０、ドレイン領域４６５、チャネルを覆うため、基板４００上にわたってパッシベーション層４７０が形成される。フォトリソグラフィおよびエッチングにより、パッシベーション層４７０に開口が形成され、ドレイン領域４６０が露出される。最後に、パッシベーション層４７０上にわたってパターン化された透明電極（ＩＴＯ）３８０が形成されるとともに、透明電極によって開口が満たされている。
無論、本発明を様々な電子装置に適用でき、本発明がＴＦＴデバイスの用途に限定されないことは言うまでもない。本発明の積層構造体によれば、製造コストをかなり減らすことができ、ヒロック等を効果的に抑制することができる。また、Ａｌ層の組み合わせ（純Ａｌ層の下側にバリア層）の電気抵抗は、Ａｌ系の層（例えばＡｌ−Ｎｄ合金層）だけの電気抵抗よりも十分に低く、そのため、適用されるデバイスの電気的特性が向上する。
実施例および好ましい実施形態において本発明を説明してきたが、本発明がこれらに限定されないことは言うまでもない。逆に、本発明は、様々な変形例、同様の配置構成、手続きを網羅しようとするものであり、したがって、添付の請求の範囲は、そのような変形例、同様の配置構成、手続きの全てを包含するように最も広く解釈されるべきである。
１０２，２０２，３０２，３０４ ガラス基板
１０４ グレイン
１０６ グレイン境界
１１０ ヒロック
２０４，２４０ グレイン
２０６ グレイン境界
２１０ 粒子
２１２ 金属層
３０４ バリアＡｌ層
３０２，３０４，４００ 基板
３０６ 純Ａｌ層層
４１０ ゲート電極
４２０ ゲート絶縁層
４３０ アモルファスシリコン層
４４０ オーム接触層
４６０ ソース領域
４６０，４６５ ドレイン領域
４７０ パッシベーション層
１０４ グレイン
１０６ グレイン境界
１１０ ヒロック
２０４，２４０ グレイン
２０６ グレイン境界
２１０ 粒子
２１２ 金属層
３０４ バリアＡｌ層
３０２，３０４，４００ 基板
３０６ 純Ａｌ層層
４１０ ゲート電極
４２０ ゲート絶縁層
４３０ アモルファスシリコン層
４４０ オーム接触層
４６０ ソース領域
４６０，４６５ ドレイン領域
４７０ パッシベーション層
Claims (5)
- ガラス基板上に形成された導電パターンを少なくとも備えた電子デバイスにおいて、
前記導電パターンは、
前記ガラス基板上に形成された実質的に純粋なアルミニウム層（実質的純Ａｌ層）と、
前記実質的純Ａｌ層と前記ガラス基板との間に形成されたバリアアルミニウム層（バリアＡｌ層）と、を備え、
前記バリアＡｌ層は、酸化アルミニウム（ＡｌＯｘ）または窒化酸化アルミニウム（ＡｌＯｘＮｙ）からなり、
前記バリアＡｌ層の実質的純Ａｌ層に対する厚さ比率は１：６．２５から１：１の範囲である電子デバイス。 - 前記実質的純Ａｌ層は前記バリアＡｌ層よりも物理的に厚い、
請求項１に記載の電子デバイス。 - 前記実質的純Ａｌ層のアルミニウムは純度が少なくとも９９．０重量％である、
請求項１に記載の電子デバイス。 - 前記実質的純Ａｌ層上に更に保護層が形成された、
請求項１に記載の電子デバイス。 - 前記保護層は、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、チタン（Ｔｉ）、または、これらの組み合わせから成る合金から選択された材料によって形成されている、
請求項４に記載の電子デバイス。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92119085 | 2003-07-11 | ||
| TW92119085A TWI232541B (en) | 2003-07-11 | 2003-07-11 | Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method |
| TW93103832A TWI246874B (en) | 2004-02-17 | 2004-02-17 | Hillock-free aluminum metal layer and method of forming the same |
| TW93103832 | 2004-02-17 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005033198A JP2005033198A (ja) | 2005-02-03 |
| JP2005033198A5 JP2005033198A5 (ja) | 2007-08-02 |
| JP4729661B2 true JP4729661B2 (ja) | 2011-07-20 |
Family
ID=33566914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004193115A Expired - Fee Related JP4729661B2 (ja) | 2003-07-11 | 2004-06-30 | ヒロックが無いアルミニウム層及びその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7235310B2 (ja) |
| JP (1) | JP4729661B2 (ja) |
| KR (1) | KR101070761B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7843632B2 (en) * | 2006-08-16 | 2010-11-30 | Cymer, Inc. | EUV optics |
| JP4729661B2 (ja) * | 2003-07-11 | 2011-07-20 | 奇美電子股▲ふん▼有限公司 | ヒロックが無いアルミニウム層及びその形成方法 |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| TWI255363B (en) * | 2005-02-04 | 2006-05-21 | Quanta Display Inc | Liquid crystal display |
| KR101555707B1 (ko) * | 2005-04-18 | 2015-09-25 | 가부시키가이샤 니콘 | 노광 장치 및 노광 방법, 그리고 디바이스 제조 방법 |
| US8526137B2 (en) | 2010-04-16 | 2013-09-03 | International Business Machines Corporation | Head comprising a crystalline alumina layer |
| CN101887893B (zh) * | 2010-06-10 | 2012-01-11 | 深超光电（深圳）有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| TWI471946B (zh) * | 2010-11-17 | 2015-02-01 | Innolux Corp | 薄膜電晶體 |
| CN102477531B (zh) * | 2010-11-26 | 2015-03-25 | 鸿富锦精密工业（深圳）有限公司 | 被覆件及其制造方法 |
| KR101221722B1 (ko) | 2011-03-04 | 2013-01-11 | 주식회사 엘지화학 | 전도성 구조체 및 이의 제조방법 |
| US9087839B2 (en) | 2013-03-29 | 2015-07-21 | International Business Machines Corporation | Semiconductor structures with metal lines |
| CN103779358A (zh) * | 2014-01-27 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| TWI569289B (zh) * | 2014-05-12 | 2017-02-01 | Ｌｇ化學股份有限公司 | 導電性結構體及其製造方法以及顯示裝置 |
| CN105077163A (zh) * | 2015-07-19 | 2015-11-25 | 中盐榆林盐化有限公司 | 一种富硒盐及其制备方法 |
| JP2017092330A (ja) * | 2015-11-13 | 2017-05-25 | 株式会社神戸製鋼所 | デバイス用配線膜 |
| CN107464830A (zh) | 2017-07-18 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及制作方法、显示面板 |
| KR102502646B1 (ko) | 2018-06-27 | 2023-02-24 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380550A (ja) * | 1986-09-24 | 1988-04-11 | Nikon Corp | 半導体装置の配線前駆体 |
| JPH10199827A (ja) * | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 配線構造及びそれを用いた表示装置 |
| JP2000208773A (ja) * | 1999-01-13 | 2000-07-28 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2002151810A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | 回路基板およびその製造方法 |
| JP2002368202A (ja) * | 2001-06-07 | 2002-12-20 | Canon Inc | 半導体装置、撮像装置、放射線検出装置及び放射線検出システム |
| JP2002367928A (ja) * | 2001-05-31 | 2002-12-20 | Chi Mei Electronics Corp | ヒロックのないアルミニウム配線層およびその形成方法 |
| JP2003517514A (ja) * | 1997-07-15 | 2003-05-27 | マイクロン テクノロジー インコーポレイテッド | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4206472A (en) * | 1977-12-27 | 1980-06-03 | International Business Machines Corporation | Thin film structures and method for fabricating same |
| US5580800A (en) * | 1993-03-22 | 1996-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of patterning aluminum containing group IIIb Element |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| US5625233A (en) * | 1995-01-13 | 1997-04-29 | Ibm Corporation | Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide |
| KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
| US6537427B1 (en) * | 1999-02-04 | 2003-03-25 | Micron Technology, Inc. | Deposition of smooth aluminum films |
| US6140701A (en) * | 1999-08-31 | 2000-10-31 | Micron Technology, Inc. | Suppression of hillock formation in thin aluminum films |
| US6322712B1 (en) * | 1999-09-01 | 2001-11-27 | Micron Technology, Inc. | Buffer layer in flat panel display |
| US6770518B2 (en) * | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| KR100829556B1 (ko) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
| KR100685953B1 (ko) * | 2002-08-20 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 배선의 형성방법 |
| TWI233178B (en) * | 2003-01-16 | 2005-05-21 | Chi Mei Optoelectronics Corp | Gate layer having no hillock and its manufacturing method |
| JP4729661B2 (ja) * | 2003-07-11 | 2011-07-20 | 奇美電子股▲ふん▼有限公司 | ヒロックが無いアルミニウム層及びその形成方法 |
| US6984857B2 (en) * | 2003-07-16 | 2006-01-10 | Texas Instruments Incorporated | Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same |
| US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
| JP2006032552A (ja) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
| US20080254613A1 (en) * | 2007-04-10 | 2008-10-16 | Applied Materials, Inc. | Methods for forming metal interconnect structure for thin film transistor applications |
| JP2009071242A (ja) * | 2007-09-18 | 2009-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-06-30 JP JP2004193115A patent/JP4729661B2/ja not_active Expired - Fee Related
- 2004-07-08 US US10/885,782 patent/US7235310B2/en active Active
- 2004-07-09 KR KR1020040053579A patent/KR101070761B1/ko active IP Right Grant
-
2007
- 2007-05-22 US US11/802,350 patent/US7944056B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380550A (ja) * | 1986-09-24 | 1988-04-11 | Nikon Corp | 半導体装置の配線前駆体 |
| JPH10199827A (ja) * | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 配線構造及びそれを用いた表示装置 |
| JP2003517514A (ja) * | 1997-07-15 | 2003-05-27 | マイクロン テクノロジー インコーポレイテッド | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 |
| JP2000208773A (ja) * | 1999-01-13 | 2000-07-28 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2002151810A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | 回路基板およびその製造方法 |
| JP2002367928A (ja) * | 2001-05-31 | 2002-12-20 | Chi Mei Electronics Corp | ヒロックのないアルミニウム配線層およびその形成方法 |
| JP2002368202A (ja) * | 2001-06-07 | 2002-12-20 | Canon Inc | 半導体装置、撮像装置、放射線検出装置及び放射線検出システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101070761B1 (ko) | 2011-10-31 |
| US7944056B2 (en) | 2011-05-17 |
| US20050008834A1 (en) | 2005-01-13 |
| US20070224730A1 (en) | 2007-09-27 |
| US7235310B2 (en) | 2007-06-26 |
| KR20050009159A (ko) | 2005-01-24 |
| JP2005033198A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944056B2 (en) | Hillock-free aluminum layer and method of forming the same | |
| JP4065959B2 (ja) | 液晶表示装置、スパッタリングターゲット材および銅合金 | |
| JP3878839B2 (ja) | ヒロックのないアルミニウム配線層およびその形成方法 | |
| WO2015118947A1 (ja) | フラットパネルディスプレイ用配線膜 | |
| JPH10308363A (ja) | メタライゼーション構造を製造する方法 | |
| KR20210013220A (ko) | 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터 | |
| JP5491947B2 (ja) | 表示装置用Ａｌ合金膜 | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| KR102571458B1 (ko) | 알루미늄 합금 타깃 및 그 제조방법 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| CN1127759C (zh) | 半导体器件的制造方法 | |
| TW201214623A (en) | Wiring structure, display device, and semiconductor device | |
| CN114783980A (zh) | Cu互连集成电路用多层合金扩散阻挡层及其制备方法 | |
| KR101182013B1 (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스 | |
| JP6947604B2 (ja) | Ａｌ合金導電膜、薄膜トランジスタ及びＡｌ合金導電膜の製造方法 | |
| TWI826799B (zh) | 金屬配線構造體以及金屬配線構造體的製造方法 | |
| JP2007224397A (ja) | 平面表示パネル及びＣｕスパッタリングターゲット | |
| JPH03142883A (ja) | 半導体装置及びその製造方法 | |
| JP2012109465A (ja) | 表示装置用金属配線膜 | |
| TWI239623B (en) | Electrically conductive structure layer and the formation method for reducing the metal etching residue | |
| JPH06151425A (ja) | 半導体装置の配線材料及びその形成方法 | |
| TWI232541B (en) | Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method | |
| TW200529708A (en) | Hillock-free aluminum metal layer and method of forming the same | |
| JP2001068473A (ja) | 半導体装置およびその製造方法 | |
| KR20240121535A (ko) | 반도체 소자의 금속배선 재료, 반도체 소자의 금속배선 및 이의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4729661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |