JP2001068473A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001068473A JP2001068473A JP23666499A JP23666499A JP2001068473A JP 2001068473 A JP2001068473 A JP 2001068473A JP 23666499 A JP23666499 A JP 23666499A JP 23666499 A JP23666499 A JP 23666499A JP 2001068473 A JP2001068473 A JP 2001068473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- silicon
- alloy film
- containing aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線構造の最適化により、信頼性が高く、加
工性も良く、しかも低抵抗の積層配線を有する半導体装
置およびその製造方法を提供する。 【解決手段】 基板上にＤＣスパッタ装置により１５０
〜３５０℃の温度でＴｉ膜５、ＴｉＯＮ膜６、Ｔｉ膜
７、Ａｌ−Ｓｉ合金膜８、Ｔｉ膜９およびＴｉＯＮ膜１
０を順次成膜する。成膜時にＴｉ膜７とＡｌ−Ｓｉ合金
膜８との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合
金膜１１が、Ｔｉ膜９とＡｌ−Ｓｉ合金膜８との反応に
よりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合金膜１２が形成
される。これらの積層膜をドライエッチングにより加工
し、積層配線を形成する。
工性も良く、しかも低抵抗の積層配線を有する半導体装
置およびその製造方法を提供する。 【解決手段】 基板上にＤＣスパッタ装置により１５０
〜３５０℃の温度でＴｉ膜５、ＴｉＯＮ膜６、Ｔｉ膜
７、Ａｌ−Ｓｉ合金膜８、Ｔｉ膜９およびＴｉＯＮ膜１
０を順次成膜する。成膜時にＴｉ膜７とＡｌ−Ｓｉ合金
膜８との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合
金膜１１が、Ｔｉ膜９とＡｌ−Ｓｉ合金膜８との反応に
よりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合金膜１２が形成
される。これらの積層膜をドライエッチングにより加工
し、積層配線を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、高集積の半導体集積回路
装置に適用して好適なものである。
びその製造方法に関し、特に、高集積の半導体集積回路
装置に適用して好適なものである。
【０００２】
【従来の技術】半導体集積回路装置の高密度化に伴い、
基板に形成された素子や配線の性能および品質につい
て、より高性能、高品質なものが要求されている。
基板に形成された素子や配線の性能および品質につい
て、より高性能、高品質なものが要求されている。
【０００３】配線に要求される信頼性にはエレクトロマ
イグレーション耐性（以下「ＥＭ耐性」という。）とス
トレスマイグレーション耐性（以下「ＳＭ耐性」とい
う。）とが挙げられる。これらのＥＭ耐性およびＳＭ耐
性を確保するための方策としては様々なものが提案され
ているが、高融点金属または高融点金属化合物との積層
配線構造を採り、アルミニウム（Ａｌ）合金に銅（Ｃ
ｕ）を添加するなどの手法が一般的である。
イグレーション耐性（以下「ＥＭ耐性」という。）とス
トレスマイグレーション耐性（以下「ＳＭ耐性」とい
う。）とが挙げられる。これらのＥＭ耐性およびＳＭ耐
性を確保するための方策としては様々なものが提案され
ているが、高融点金属または高融点金属化合物との積層
配線構造を採り、アルミニウム（Ａｌ）合金に銅（Ｃ
ｕ）を添加するなどの手法が一般的である。
【０００４】この高融点金属または高融点金属化合物層
については、配線主材料であるＡｌ合金層が断線しても
電気的導通が保たれるといった冗長効果で論じられるこ
とが多いが、実際には必ずしもこの冗長効果は十分では
ない。
については、配線主材料であるＡｌ合金層が断線しても
電気的導通が保たれるといった冗長効果で論じられるこ
とが多いが、実際には必ずしもこの冗長効果は十分では
ない。
【０００５】また、Ａｌ合金配線の信頼性を支配する一
因子として挙げられているＡｌ合金膜の結晶配向性は、
その下地となる高融点金属または高融点金属化合物層の
影響を受け、高融点金属または高融点金属化合物層の選
択によっては配線の信頼性を著しく損ねる場合も存在す
る。
因子として挙げられているＡｌ合金膜の結晶配向性は、
その下地となる高融点金属または高融点金属化合物層の
影響を受け、高融点金属または高融点金属化合物層の選
択によっては配線の信頼性を著しく損ねる場合も存在す
る。
【０００６】比較的簡便な結晶配向性を改善する構造と
してはチタン（Ｔｉ）膜上にシリコン（Ｓｉ）を含有す
るＡｌ合金膜を積層する構造が存在するが、この構造を
用いて微細化を進めるとＡｌ合金膜中のＳｉに起因する
加工上の不具合が発生する。このためにＡｌ合金にＳｉ
を含まない構造を用いて対応しているが、この場合には
ＴｉとＡｌとの過剰反応による配線抵抗上昇や結晶配向
性の劣化によるＥＭ耐性の劣化やＳＭ耐性の劣化を伴う
ため、回路上の信号遅延時間の短縮や信頼性の確保とい
った目的のために配線幅の増加を余儀なくされ、微細化
に相反する対策となっていた。
してはチタン（Ｔｉ）膜上にシリコン（Ｓｉ）を含有す
るＡｌ合金膜を積層する構造が存在するが、この構造を
用いて微細化を進めるとＡｌ合金膜中のＳｉに起因する
加工上の不具合が発生する。このためにＡｌ合金にＳｉ
を含まない構造を用いて対応しているが、この場合には
ＴｉとＡｌとの過剰反応による配線抵抗上昇や結晶配向
性の劣化によるＥＭ耐性の劣化やＳＭ耐性の劣化を伴う
ため、回路上の信号遅延時間の短縮や信頼性の確保とい
った目的のために配線幅の増加を余儀なくされ、微細化
に相反する対策となっていた。
【０００７】
【発明が解決しようとする課題】以上のように、信頼性
上重要な要素となっている積層配線構造であるが、最適
化が十分に行われていないのが現状である。
上重要な要素となっている積層配線構造であるが、最適
化が十分に行われていないのが現状である。
【０００８】したがって、この発明の目的は、配線構造
の最適化により、信頼性が高く、加工性も良く、しかも
低抵抗の積層配線を有する半導体装置およびその製造方
法を提供することにある。
の最適化により、信頼性が高く、加工性も良く、しかも
低抵抗の積層配線を有する半導体装置およびその製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の発明は、チタンまたはチタン化合
物からなる膜と、チタンまたはチタン化合物からなる膜
上のアルミニウム、チタンおよびシリコンを主成分とす
る合金膜と、アルミニウム、チタンおよびシリコンを主
成分とする合金膜上のシリコンを含有するアルミニウム
合金膜とを少なくとも含む積層配線を有することを特徴
とする半導体装置である。
に、この発明の第１の発明は、チタンまたはチタン化合
物からなる膜と、チタンまたはチタン化合物からなる膜
上のアルミニウム、チタンおよびシリコンを主成分とす
る合金膜と、アルミニウム、チタンおよびシリコンを主
成分とする合金膜上のシリコンを含有するアルミニウム
合金膜とを少なくとも含む積層配線を有することを特徴
とする半導体装置である。
【００１０】この発明の第２の発明は、チタンまたはチ
タン化合物からなる膜と、チタンまたはチタン化合物か
らなる膜上のアルミニウム、チタンおよびシリコンを主
成分とする合金膜と、アルミニウム、チタンおよびシリ
コンを主成分とする合金膜上のシリコンを含有するアル
ミニウム合金膜とを少なくとも含む積層配線を有する半
導体装置の製造方法であって、基板上にチタンまたはチ
タン化合物からなる膜を成膜する工程と、チタンまたは
チタン化合物からなる膜上に１５０℃以上３５０℃以下
の温度でシリコンを含有するアルミニウム合金膜を成膜
する工程とを有することを特徴とするものである。
タン化合物からなる膜と、チタンまたはチタン化合物か
らなる膜上のアルミニウム、チタンおよびシリコンを主
成分とする合金膜と、アルミニウム、チタンおよびシリ
コンを主成分とする合金膜上のシリコンを含有するアル
ミニウム合金膜とを少なくとも含む積層配線を有する半
導体装置の製造方法であって、基板上にチタンまたはチ
タン化合物からなる膜を成膜する工程と、チタンまたは
チタン化合物からなる膜上に１５０℃以上３５０℃以下
の温度でシリコンを含有するアルミニウム合金膜を成膜
する工程とを有することを特徴とするものである。
【００１１】この発明においては、ＳＭ耐性の向上を図
る観点から、好適には、シリコンを含有するアルミニウ
ム合金膜上にアルミニウム、チタンおよびシリコンを主
成分とする合金膜およびその上層のチタンまたはチタン
化合物からなる膜をさらに形成した構造とする。また、
シリコンを含有するアルミニウム合金膜は、その下層お
よび上層のチタンまたはチタン化合物からなる膜とほぼ
格子整合している。より具体的には、チタンまたはチタ
ン化合物からなる膜の優先結晶配向面の最近接原子間距
離と、シリコンを含有するアルミニウム合金膜の優先結
晶配向面である（１１１）面の最近接原子間距離とがほ
ぼ等しい。
る観点から、好適には、シリコンを含有するアルミニウ
ム合金膜上にアルミニウム、チタンおよびシリコンを主
成分とする合金膜およびその上層のチタンまたはチタン
化合物からなる膜をさらに形成した構造とする。また、
シリコンを含有するアルミニウム合金膜は、その下層お
よび上層のチタンまたはチタン化合物からなる膜とほぼ
格子整合している。より具体的には、チタンまたはチタ
ン化合物からなる膜の優先結晶配向面の最近接原子間距
離と、シリコンを含有するアルミニウム合金膜の優先結
晶配向面である（１１１）面の最近接原子間距離とがほ
ぼ等しい。
【００１２】この発明において、チタンまたはチタン化
合物からなる膜は、具体的には、チタン膜のほか、チタ
ンシリサイド膜その他のチタン化合物膜である。
合物からなる膜は、具体的には、チタン膜のほか、チタ
ンシリサイド膜その他のチタン化合物膜である。
【００１３】この発明においては、チタンまたはチタン
化合物からなる膜とシリコンを含有するアルミニウム合
金膜との合金化を促進し、アルミニウム、チタンおよび
シリコンを主成分とする合金膜をより適切に形成するた
めに、シリコンを含有するアルミニウム合金膜を成膜し
た後、３５０℃以上４００℃以下の温度で熱処理を行
う。
化合物からなる膜とシリコンを含有するアルミニウム合
金膜との合金化を促進し、アルミニウム、チタンおよび
シリコンを主成分とする合金膜をより適切に形成するた
めに、シリコンを含有するアルミニウム合金膜を成膜し
た後、３５０℃以上４００℃以下の温度で熱処理を行
う。
【００１４】この発明においては、チタンまたはチタン
化合物からなる膜とシリコンを含有するアルミニウム合
金膜との合金化により、アルミニウム、チタンおよびシ
リコンを主成分とする合金膜を適切に形成するために、
シリコンを含有するアルミニウム合金膜の下層にのみチ
タンまたはチタン化合物からなる膜を形成する場合、そ
の膜厚は、シリコンを含有するアルミニウム合金膜中に
存在するシリコン原子の総量以上の量のチタン原子を供
給することができる膜厚に選ばれる。また、シリコンを
含有するアルミニウム合金膜の下層および上層にチタン
またはチタン化合物からなる膜を形成する場合、その合
計膜厚は、シリコンを含有するアルミニウム合金膜中に
存在するシリコン原子の総量以上の量のチタン原子を供
給することができる膜厚に選ばれる。
化合物からなる膜とシリコンを含有するアルミニウム合
金膜との合金化により、アルミニウム、チタンおよびシ
リコンを主成分とする合金膜を適切に形成するために、
シリコンを含有するアルミニウム合金膜の下層にのみチ
タンまたはチタン化合物からなる膜を形成する場合、そ
の膜厚は、シリコンを含有するアルミニウム合金膜中に
存在するシリコン原子の総量以上の量のチタン原子を供
給することができる膜厚に選ばれる。また、シリコンを
含有するアルミニウム合金膜の下層および上層にチタン
またはチタン化合物からなる膜を形成する場合、その合
計膜厚は、シリコンを含有するアルミニウム合金膜中に
存在するシリコン原子の総量以上の量のチタン原子を供
給することができる膜厚に選ばれる。
【００１５】上述のように構成されたこの発明によれ
ば、チタンまたはチタン化合物からなる膜とシリコンを
含有するアルミニウム合金膜との界面のアルミニウム、
チタンおよびシリコンを主成分とする合金膜により、シ
リコンを含有するアルミニウム合金膜における過剰なチ
タンの析出を抑制することができ、配線抵抗の上昇を抑
えることができる。また、このアルミニウム、チタンお
よびシリコンを主成分とする合金膜により、シリコンを
含有するアルミニウム合金膜における過剰なシリコンの
析出をも抑制することができることから、ドライエッチ
ングによる配線加工時の残渣の問題を解消することがで
きる。また、このアルミニウム、チタンおよびシリコン
を主成分とする合金膜により、シリコンを含有するアル
ミニウム合金膜における過剰なシリコンの析出を抑制す
ることができることから、配線断面積を著しく減少させ
るシリコンノジュールの発生を防止することができる。
また、シリコンを含有するアルミニウム合金膜の結晶配
向性も向上するため、結晶粒径の増加により、十分なＥ
Ｍ耐性を確保することができ、配線の信頼性の向上を図
ることができる。さらに、シリコンを含有するアルミニ
ウム合金膜上にもアルミニウム、チタンおよびシリコン
を主成分とする合金膜を形成する場合には、ＳＭ耐性の
向上を図ることができ、配線の信頼性のより一層の向上
を図ることができる。
ば、チタンまたはチタン化合物からなる膜とシリコンを
含有するアルミニウム合金膜との界面のアルミニウム、
チタンおよびシリコンを主成分とする合金膜により、シ
リコンを含有するアルミニウム合金膜における過剰なチ
タンの析出を抑制することができ、配線抵抗の上昇を抑
えることができる。また、このアルミニウム、チタンお
よびシリコンを主成分とする合金膜により、シリコンを
含有するアルミニウム合金膜における過剰なシリコンの
析出をも抑制することができることから、ドライエッチ
ングによる配線加工時の残渣の問題を解消することがで
きる。また、このアルミニウム、チタンおよびシリコン
を主成分とする合金膜により、シリコンを含有するアル
ミニウム合金膜における過剰なシリコンの析出を抑制す
ることができることから、配線断面積を著しく減少させ
るシリコンノジュールの発生を防止することができる。
また、シリコンを含有するアルミニウム合金膜の結晶配
向性も向上するため、結晶粒径の増加により、十分なＥ
Ｍ耐性を確保することができ、配線の信頼性の向上を図
ることができる。さらに、シリコンを含有するアルミニ
ウム合金膜上にもアルミニウム、チタンおよびシリコン
を主成分とする合金膜を形成する場合には、ＳＭ耐性の
向上を図ることができ、配線の信頼性のより一層の向上
を図ることができる。
【００１６】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【００１７】図１はこの発明の一実施形態による半導体
集積回路装置、特にその配線コンタクト部を示す。
集積回路装置、特にその配線コンタクト部を示す。
【００１８】図１に示すように、この一実施形態による
半導体集積回路装置においては、あらかじめ素子分離が
行われたＳｉ基板１に拡散層２を形成した後、Ｓｉ基板
１上に例えばＳｉＯ2 膜からなる層間絶縁膜３を成膜す
る。次に、層間絶縁膜３の拡散層２上の所定部分をエッ
チング除去してコンタクトホール４を形成する。
半導体集積回路装置においては、あらかじめ素子分離が
行われたＳｉ基板１に拡散層２を形成した後、Ｓｉ基板
１上に例えばＳｉＯ2 膜からなる層間絶縁膜３を成膜す
る。次に、層間絶縁膜３の拡散層２上の所定部分をエッ
チング除去してコンタクトホール４を形成する。
【００１９】次に、積層配線形成用の材料として、基板
全面に、例えばＤＣスパッタ装置により、Ｔｉ膜５、Ｔ
ｉＯＮ膜６、Ｔｉ膜７、Ａｌ−Ｓｉ合金膜８、Ｔｉ膜９
およびＴｉＯＮ膜１０を順次成膜する。この成膜時には
基板加熱を行い、基板加熱温度は、Ｔｉ膜５、ＴｉＯＮ
膜６、Ｔｉ膜７、Ｔｉ膜９およびＴｉＯＮ膜１０の成膜
時は例えば１５０〜３５０℃、Ａｌ−Ｓｉ合金膜８の成
膜時は同じく例えば１５０〜３５０℃とする。ここで、
Ｔｉ膜５は拡散層２とのオーミックコンタクトを得るた
めに用いるコンタクトメタル、ＴｉＯＮ膜６はコンタク
トの耐熱性の確保のためのバリアメタル、Ｔｉ膜７、９
は配線の信頼性向上のためのもの、Ａｌ−Ｓｉ合金膜８
は主配線材料、ＴｉＯＮ膜１０は配線加工のためのリソ
グラフィー工程における露光不良を防止するための反射
防止膜である。Ｔｉ膜５の膜厚は例えば３０ｎｍ以上、
ＴｉＯＮ膜６の膜厚は例えば５０〜１００ｎｍ（特に、
例えば７０ｎｍ）、ＴｉＯＮ膜１０の膜厚は例えば２０
〜３０ｎｍ（特に、例えば２５ｎｍ）である。Ｔｉ膜
７、Ａｌ−Ｓｉ合金膜８およびＴｉ膜９の膜厚は後述す
る。
全面に、例えばＤＣスパッタ装置により、Ｔｉ膜５、Ｔ
ｉＯＮ膜６、Ｔｉ膜７、Ａｌ−Ｓｉ合金膜８、Ｔｉ膜９
およびＴｉＯＮ膜１０を順次成膜する。この成膜時には
基板加熱を行い、基板加熱温度は、Ｔｉ膜５、ＴｉＯＮ
膜６、Ｔｉ膜７、Ｔｉ膜９およびＴｉＯＮ膜１０の成膜
時は例えば１５０〜３５０℃、Ａｌ−Ｓｉ合金膜８の成
膜時は同じく例えば１５０〜３５０℃とする。ここで、
Ｔｉ膜５は拡散層２とのオーミックコンタクトを得るた
めに用いるコンタクトメタル、ＴｉＯＮ膜６はコンタク
トの耐熱性の確保のためのバリアメタル、Ｔｉ膜７、９
は配線の信頼性向上のためのもの、Ａｌ−Ｓｉ合金膜８
は主配線材料、ＴｉＯＮ膜１０は配線加工のためのリソ
グラフィー工程における露光不良を防止するための反射
防止膜である。Ｔｉ膜５の膜厚は例えば３０ｎｍ以上、
ＴｉＯＮ膜６の膜厚は例えば５０〜１００ｎｍ（特に、
例えば７０ｎｍ）、ＴｉＯＮ膜１０の膜厚は例えば２０
〜３０ｎｍ（特に、例えば２５ｎｍ）である。Ｔｉ膜
７、Ａｌ−Ｓｉ合金膜８およびＴｉ膜９の膜厚は後述す
る。
【００２０】この成膜時に、Ｔｉ膜７とＡｌ−Ｓｉ合金
膜８との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合
金膜１１が形成されるとともに、Ａｌ−Ｓｉ合金膜８と
Ｔｉ膜９との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓ
ｉ合金膜１２が形成される。
膜８との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓｉ合
金膜１１が形成されるとともに、Ａｌ−Ｓｉ合金膜８と
Ｔｉ膜９との反応によりそれらの界面にＡｌ−Ｔｉ−Ｓ
ｉ合金膜１２が形成される。
【００２１】これらのＡｌ−Ｔｉ−Ｓｉ合金膜１１、１
２の形成について詳細に説明する。すなわち、Ｔｉは、
その優先結晶配向面である（０００１）面の最近接原子
間距離（２．９１Å）がＡｌの優先結晶配向面である
（１１１）面の最近接原子間距離（２．８６Å）とほぼ
等しいため、真空成膜時の基板温度を上述の温度範囲
（１５０〜３５０℃）に制御することでＡｌ−Ｓｉ合金
膜８とＴｉ膜７との界面およびＡｌ−Ｓｉ合金膜８とＴ
ｉ膜９との界面にそれぞれ合金層が形成される。この合
金層にはＡｌと原子半径の近いＳｉも含まれ、Ａｌ−Ｔ
ｉ−Ｓｉ３元合金層となる。このＡｌ−Ｔｉ−Ｓｉ３元
合金層は、基板加熱による熱エネルギーによって個々の
元素が活性化されて形成されるものであり、Ｔｉ膜７と
Ａｌ−Ｓｉ合金膜８との界面およびＡｌ−Ｓｉ合金膜８
とＴｉ膜９との界面に析出する。この熱エネルギーが不
十分な場合には、積層配線形成用の材料の成膜を行った
後に３５０〜４００℃の温度でフォーミングガスによる
アニールを行うことにより、より十分な反応を起こさせ
ることができる。
２の形成について詳細に説明する。すなわち、Ｔｉは、
その優先結晶配向面である（０００１）面の最近接原子
間距離（２．９１Å）がＡｌの優先結晶配向面である
（１１１）面の最近接原子間距離（２．８６Å）とほぼ
等しいため、真空成膜時の基板温度を上述の温度範囲
（１５０〜３５０℃）に制御することでＡｌ−Ｓｉ合金
膜８とＴｉ膜７との界面およびＡｌ−Ｓｉ合金膜８とＴ
ｉ膜９との界面にそれぞれ合金層が形成される。この合
金層にはＡｌと原子半径の近いＳｉも含まれ、Ａｌ−Ｔ
ｉ−Ｓｉ３元合金層となる。このＡｌ−Ｔｉ−Ｓｉ３元
合金層は、基板加熱による熱エネルギーによって個々の
元素が活性化されて形成されるものであり、Ｔｉ膜７と
Ａｌ−Ｓｉ合金膜８との界面およびＡｌ−Ｓｉ合金膜８
とＴｉ膜９との界面に析出する。この熱エネルギーが不
十分な場合には、積層配線形成用の材料の成膜を行った
後に３５０〜４００℃の温度でフォーミングガスによる
アニールを行うことにより、より十分な反応を起こさせ
ることができる。
【００２２】ここで、適切な反応層を得るためには個々
の膜厚のバランスが重要である。Ａｌ−Ｓｉ合金膜８が
比較的一般的な、Ｓｉを１．０ｗｔ％含有するＡｌ合金
層であり、このＡｌ合金層を例えば膜厚４００ｎｍ形成
することが必要な場合には、膜厚換算すると４０ｎｍ相
当のＳｉがＡｌ合金層に存在することになる。最も安定
なＡｌ−Ｔｉ−Ｓｉ３元合金層の組成比は１：１：１で
あるので、Ａｌ−Ｓｉ合金膜８の上下に形成するＴｉ膜
７、９の膜厚も合計で４０ｎｍ相当以上必要となる。Ａ
ｌ−Ｓｉ合金膜８中のＳｉの移動距離を短くし、かつ、
個々の層の接触面積を増加させて反応を促進させるため
に、この一実施形態のようにＡｌ−Ｓｉ合金膜８の上下
にＴｉ膜７、９をそれぞれ形成する場合には、個々の膜
厚は２０ｎｍずつ以上必要となる。これは、ＡｌとＳｉ
とは周期律表でも隣に存在し、重量比と体積比とが比較
的近く、また最近接原子間距離の近い元素間では体積比
が元素の総量比に近似することができることから換算し
ている。
の膜厚のバランスが重要である。Ａｌ−Ｓｉ合金膜８が
比較的一般的な、Ｓｉを１．０ｗｔ％含有するＡｌ合金
層であり、このＡｌ合金層を例えば膜厚４００ｎｍ形成
することが必要な場合には、膜厚換算すると４０ｎｍ相
当のＳｉがＡｌ合金層に存在することになる。最も安定
なＡｌ−Ｔｉ−Ｓｉ３元合金層の組成比は１：１：１で
あるので、Ａｌ−Ｓｉ合金膜８の上下に形成するＴｉ膜
７、９の膜厚も合計で４０ｎｍ相当以上必要となる。Ａ
ｌ−Ｓｉ合金膜８中のＳｉの移動距離を短くし、かつ、
個々の層の接触面積を増加させて反応を促進させるため
に、この一実施形態のようにＡｌ−Ｓｉ合金膜８の上下
にＴｉ膜７、９をそれぞれ形成する場合には、個々の膜
厚は２０ｎｍずつ以上必要となる。これは、ＡｌとＳｉ
とは周期律表でも隣に存在し、重量比と体積比とが比較
的近く、また最近接原子間距離の近い元素間では体積比
が元素の総量比に近似することができることから換算し
ている。
【００２３】また、ここでＴｉ膜７、９の膜厚をそれぞ
れ２０ｎｍ以上としたのは、スパッタ成膜されたＴｉ膜
は多結晶膜であるため、２０ｎｍの膜厚では十分な量の
Ｔｉ原子が存在しない場合があることから、膜厚に余裕
を持たせる必要があるためである。
れ２０ｎｍ以上としたのは、スパッタ成膜されたＴｉ膜
は多結晶膜であるため、２０ｎｍの膜厚では十分な量の
Ｔｉ原子が存在しない場合があることから、膜厚に余裕
を持たせる必要があるためである。
【００２４】上述のようにして形成されたＴｉ膜５、Ｔ
ｉＯＮ膜６、Ｔｉ膜７、Ａｌ−Ｔｉ−Ｓｉ合金膜１１、
Ａｌ−Ｓｉ合金膜８、Ａｌ−Ｔｉ−Ｓｉ合金膜１２、Ｔ
ｉ膜９およびＴｉＯＮ膜１０を例えば反応性イオンエッ
チング（ＲＩＥ）法のようなドライエッチング法により
所定形状に加工し、積層配線を形成する。
ｉＯＮ膜６、Ｔｉ膜７、Ａｌ−Ｔｉ−Ｓｉ合金膜１１、
Ａｌ−Ｓｉ合金膜８、Ａｌ−Ｔｉ−Ｓｉ合金膜１２、Ｔ
ｉ膜９およびＴｉＯＮ膜１０を例えば反応性イオンエッ
チング（ＲＩＥ）法のようなドライエッチング法により
所定形状に加工し、積層配線を形成する。
【００２５】この後、上層の層間絶縁膜の形成などの必
要な工程を実行し、目的とする半導体集積回路装置を製
造する。
要な工程を実行し、目的とする半導体集積回路装置を製
造する。
【００２６】この一実施形態によれば、次のような種々
の利点を得ることができる。すなわち、積層配線形成後
にその上層に形成される層間絶縁膜により発生するスト
レスにより生じるＡｌの移動、すなわちストレスマイグ
レーション（ＳＭ）については、積層配線の表面層から
移動が始まるが、この一実施形態においては、積層配線
の上層にはＡｌ−Ｔｉ−Ｓｉ合金膜１２が存在している
ため、Ａｌの移動が起きにくくなっており、ＳＭ耐性が
良好である。また、このようにＡｌ−Ｓｉ合金膜８の上
層にＡｌ−Ｔｉ−Ｓｉ合金膜１２が存在するため、ＳＭ
によるボイドの発生を阻止することができ、配線信頼性
の向上を図ることができる。
の利点を得ることができる。すなわち、積層配線形成後
にその上層に形成される層間絶縁膜により発生するスト
レスにより生じるＡｌの移動、すなわちストレスマイグ
レーション（ＳＭ）については、積層配線の表面層から
移動が始まるが、この一実施形態においては、積層配線
の上層にはＡｌ−Ｔｉ−Ｓｉ合金膜１２が存在している
ため、Ａｌの移動が起きにくくなっており、ＳＭ耐性が
良好である。また、このようにＡｌ−Ｓｉ合金膜８の上
層にＡｌ−Ｔｉ−Ｓｉ合金膜１２が存在するため、ＳＭ
によるボイドの発生を阻止することができ、配線信頼性
の向上を図ることができる。
【００２７】また、上述のように、Ａｌ−Ｓｉ合金膜８
の成膜時にその結晶配向性に著しい影響を与える下地の
Ｔｉ膜７の優先結晶配向面の最近接原子間距離はＡｌ−
Ｓｉ合金膜８の優先結晶配向面の最近接原子間距離とほ
ぼ等しいため、Ａｌ−Ｓｉ合金膜８の結晶配向性を極め
て良好にすることができる。具体的には、例えばＸ線回
折（ＸＲＤ）における半値幅を２度近傍まで減少させる
ことが可能であり、極めて良好な結晶配向性を得ること
ができる。このため、Ａｌ−Ｓｉ合金膜８は緻密な膜と
なり、ＳＭ耐性およびＥＭ耐性の向上を図ることができ
る。
の成膜時にその結晶配向性に著しい影響を与える下地の
Ｔｉ膜７の優先結晶配向面の最近接原子間距離はＡｌ−
Ｓｉ合金膜８の優先結晶配向面の最近接原子間距離とほ
ぼ等しいため、Ａｌ−Ｓｉ合金膜８の結晶配向性を極め
て良好にすることができる。具体的には、例えばＸ線回
折（ＸＲＤ）における半値幅を２度近傍まで減少させる
ことが可能であり、極めて良好な結晶配向性を得ること
ができる。このため、Ａｌ−Ｓｉ合金膜８は緻密な膜と
なり、ＳＭ耐性およびＥＭ耐性の向上を図ることができ
る。
【００２８】また、Ｔｉ膜７とＡｌ−Ｓｉ合金膜８との
界面にＡｌ−Ｔｉ−Ｓｉ合金膜１１を形成し、Ａｌ−Ｓ
ｉ合金膜８とＴｉ膜９との界面にＡｌ−Ｔｉ−Ｓｉ合金
膜１２を形成しているため、これらのＡｌ−Ｔｉ−Ｓｉ
合金膜１１、１２により、Ａｌ−Ｓｉ合金膜８における
過剰なＴｉの析出を抑制し、配線抵抗の上昇を抑え、低
抵抗の配線を実現することができる。また、これらのＡ
ｌ−Ｔｉ−Ｓｉ合金膜１１、１２はＡｌ−Ｓｉ合金膜８
における過剰なＳｉの析出をも抑制するため、ドライエ
ッチングによる配線加工時に残渣が発生する問題を解消
することができる。さらに、配線断面積を著しく減少さ
せるＳｉノジュールの発生を防止することができるた
め、高信頼性の配線を実現することができる。また、Ａ
ｌ−Ｓｉ合金膜８は結晶配向が整った状態で成膜される
ので、いわゆるヒロック成長を生じることなくＡｌ結晶
粒が成長する。このため、大粒径のＡｌ結晶粒が形成さ
れ、十分なＥＭ耐性を確保することができる。
界面にＡｌ−Ｔｉ−Ｓｉ合金膜１１を形成し、Ａｌ−Ｓ
ｉ合金膜８とＴｉ膜９との界面にＡｌ−Ｔｉ−Ｓｉ合金
膜１２を形成しているため、これらのＡｌ−Ｔｉ−Ｓｉ
合金膜１１、１２により、Ａｌ−Ｓｉ合金膜８における
過剰なＴｉの析出を抑制し、配線抵抗の上昇を抑え、低
抵抗の配線を実現することができる。また、これらのＡ
ｌ−Ｔｉ−Ｓｉ合金膜１１、１２はＡｌ−Ｓｉ合金膜８
における過剰なＳｉの析出をも抑制するため、ドライエ
ッチングによる配線加工時に残渣が発生する問題を解消
することができる。さらに、配線断面積を著しく減少さ
せるＳｉノジュールの発生を防止することができるた
め、高信頼性の配線を実現することができる。また、Ａ
ｌ−Ｓｉ合金膜８は結晶配向が整った状態で成膜される
ので、いわゆるヒロック成長を生じることなくＡｌ結晶
粒が成長する。このため、大粒径のＡｌ結晶粒が形成さ
れ、十分なＥＭ耐性を確保することができる。
【００２９】この一実施形態による半導体集積回路装置
は、ＶＬＳＩ、ＵＬＳＩなどに適用して好適なものであ
る。
は、ＶＬＳＩ、ＵＬＳＩなどに適用して好適なものであ
る。
【００３０】以上、この発明の一実施形態について説明
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
したが、この発明は、上述の実施形態に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。
【００３１】すなわち、上述の一実施形態において挙げ
た数値、構造、形状、材料、成膜方法、プロセスなどは
あくまでも例に過ぎず、必要に応じて、これらと異なる
数値、構造、形状、材料、成膜方法、プロセスなどを用
いることも可能である。
た数値、構造、形状、材料、成膜方法、プロセスなどは
あくまでも例に過ぎず、必要に応じて、これらと異なる
数値、構造、形状、材料、成膜方法、プロセスなどを用
いることも可能である。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、チタンまたはチタン化合物からなる膜とシリコンを
含有するアルミニウム合金膜との界面のアルミニウム、
チタンおよびシリコンを主成分とする合金膜により、シ
リコンを含有するアルミニウム合金膜における過剰なチ
タンの析出を抑制することができ、配線抵抗の上昇を抑
えることができ、低抵抗の配線を実現することができ
る。また、このアルミニウム、チタンおよびシリコンを
主成分とする合金膜により、シリコンを含有するアルミ
ニウム合金膜における過剰なシリコンの析出をも抑制す
ることができるため、ドライエッチングによる配線加工
時の残渣の問題を解消することができ、配線加工が容易
となる。また、このアルミニウム、チタンおよびシリコ
ンを主成分とする合金膜により、シリコンを含有するア
ルミニウム合金膜における過剰なシリコンの析出を抑制
することができることから、配線断面積を著しく減少さ
せるシリコンノジュールの発生を防止することができ、
高信頼性の配線を実現することができる。また、シリコ
ンを含有するアルミニウム合金膜の結晶配向性も向上す
るため、結晶粒径の増加により、十分なＥＭ耐性を確保
することができ、配線の信頼性の向上を図ることができ
る。さらに、シリコンを含有するアルミニウム合金膜上
にもアルミニウム、チタンおよびシリコンを主成分とす
る合金膜を形成する場合には、ＳＭ耐性の向上を図るこ
とができ、配線の信頼性のより一層の向上を図ることが
できる。
ば、チタンまたはチタン化合物からなる膜とシリコンを
含有するアルミニウム合金膜との界面のアルミニウム、
チタンおよびシリコンを主成分とする合金膜により、シ
リコンを含有するアルミニウム合金膜における過剰なチ
タンの析出を抑制することができ、配線抵抗の上昇を抑
えることができ、低抵抗の配線を実現することができ
る。また、このアルミニウム、チタンおよびシリコンを
主成分とする合金膜により、シリコンを含有するアルミ
ニウム合金膜における過剰なシリコンの析出をも抑制す
ることができるため、ドライエッチングによる配線加工
時の残渣の問題を解消することができ、配線加工が容易
となる。また、このアルミニウム、チタンおよびシリコ
ンを主成分とする合金膜により、シリコンを含有するア
ルミニウム合金膜における過剰なシリコンの析出を抑制
することができることから、配線断面積を著しく減少さ
せるシリコンノジュールの発生を防止することができ、
高信頼性の配線を実現することができる。また、シリコ
ンを含有するアルミニウム合金膜の結晶配向性も向上す
るため、結晶粒径の増加により、十分なＥＭ耐性を確保
することができ、配線の信頼性の向上を図ることができ
る。さらに、シリコンを含有するアルミニウム合金膜上
にもアルミニウム、チタンおよびシリコンを主成分とす
る合金膜を形成する場合には、ＳＭ耐性の向上を図るこ
とができ、配線の信頼性のより一層の向上を図ることが
できる。
【図１】この発明の一実施形態による半導体集積回路装
置の配線コンタクト部の断面図である。
置の配線コンタクト部の断面図である。
１・・・Ｓｉ基板、２・・・拡散層、３・・・層間絶縁
膜、４・・・コンタクトホール、５、７、９・・・Ｔｉ
膜、６、１０・・・ＴｉＯＮ膜、８・・・Ａｌ−Ｓｉ合
金膜、１１、１２・・・Ａｌ−Ｔｉ−Ｓｉ合金膜
膜、４・・・コンタクトホール、５、７、９・・・Ｔｉ
膜、６、１０・・・ＴｉＯＮ膜、８・・・Ａｌ−Ｓｉ合
金膜、１１、１２・・・Ａｌ−Ｔｉ−Ｓｉ合金膜
フロントページの続き Ｆターム(参考） 4M104 AA01 BB03 BB14 BB37 CC01 DD07 DD37 DD65 DD79 FF18 FF22 GG13 HH01 HH02 HH03 HH06 HH16 5F033 HH09 HH18 HH33 JJ01 KK01 LL06 NN06 NN07 PP17 QQ03 QQ37 WW03
Claims (13)
- 【請求項１】 チタンまたはチタン化合物からなる膜
と、 上記チタンまたはチタン化合物からなる膜上のアルミニ
ウム、チタンおよびシリコンを主成分とする合金膜と、 上記アルミニウム、チタンおよびシリコンを主成分とす
る合金膜上のシリコンを含有するアルミニウム合金膜と
を少なくとも含む積層配線を有することを特徴とする半
導体装置。 - 【請求項２】 上記積層配線は上記シリコンを含有する
アルミニウム合金膜上のアルミニウム、チタンおよびシ
リコンを主成分とする合金膜およびその上層のチタンま
たはチタン化合物からなる膜をさらに含むことを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 上記シリコンを含有するアルミニウム合
金膜はその下層の上記チタンまたはチタン化合物からな
る膜とほぼ格子整合していることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 上記シリコンを含有するアルミニウム合
金膜はその上層の上記チタンまたはチタン化合物からな
る膜とほぼ格子整合していることを特徴とする請求項２
記載の半導体装置。 - 【請求項５】 上記シリコンを含有するアルミニウム合
金膜の優先結晶配向面は（１１１）であることを特徴と
する請求項１記載の半導体装置。 - 【請求項６】 チタンまたはチタン化合物からなる膜
と、 上記チタンまたはチタン化合物からなる膜上のアルミニ
ウム、チタンおよびシリコンを主成分とする合金膜と、 上記アルミニウム、チタンおよびシリコンを主成分とす
る合金膜上のシリコンを含有するアルミニウム合金膜と
を少なくとも含む積層配線を有する半導体装置の製造方
法であって、 基板上に上記チタンまたはチタン化合物からなる膜を成
膜する工程と、 上記チタンまたはチタン化合物からなる膜上に１５０℃
以上３５０℃以下の温度で上記シリコンを含有するアル
ミニウム合金膜を成膜する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項７】 上記シリコンを含有するアルミニウム合
金膜上に１５０℃以上３５０℃以下の温度でチタンまた
はチタン化合物からなる膜を成膜する工程をさらに有す
ることを特徴とする請求項６記載の半導体装置の製造方
法。 - 【請求項８】 上記シリコンを含有するアルミニウム合
金膜を成膜した後、３５０℃以上４００℃以下の温度で
熱処理を行う工程をさらに有することを特徴とする請求
項６記載の半導体装置の製造方法。 - 【請求項９】 上記シリコンを含有するアルミニウム合
金膜はその下層の上記チタンまたはチタン化合物からな
る膜とほぼ格子整合していることを特徴とする請求項６
記載の半導体装置の製造方法。 - 【請求項１０】 上記シリコンを含有するアルミニウム
合金膜はその上層の上記チタンまたはチタン化合物から
なる膜とほぼ格子整合していることを特徴とする請求項
７記載の半導体装置の製造方法。 - 【請求項１１】 上記シリコンを含有するアルミニウム
合金膜の優先結晶配向面は（１１１）であることを特徴
とする請求項６記載の半導体装置の製造方法。 - 【請求項１２】 上記シリコンを含有するアルミニウム
合金膜の下層の上記チタンまたはチタン化合物からなる
膜の膜厚は、上記シリコンを含有するアルミニウム合金
膜中に存在するシリコン原子の総量以上の量のチタン原
子を供給することができる膜厚であることを特徴とする
請求項６記載の半導体装置の製造方法。 - 【請求項１３】 上記シリコンを含有するアルミニウム
合金膜の下層および上層の上記チタンまたはチタン化合
物からなる膜の合計膜厚は、上記シリコンを含有するア
ルミニウム合金膜中に存在するシリコン原子の総量以上
の量のチタン原子を供給することができる膜厚であるこ
とを特徴とする請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23666499A JP2001068473A (ja) | 1999-08-24 | 1999-08-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23666499A JP2001068473A (ja) | 1999-08-24 | 1999-08-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068473A true JP2001068473A (ja) | 2001-03-16 |
Family
ID=17003969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23666499A Pending JP2001068473A (ja) | 1999-08-24 | 1999-08-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068473A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102050B2 (en) | 2007-10-02 | 2012-01-24 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| JP2012146838A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2014042078A (ja) * | 2013-12-02 | 2014-03-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
-
1999
- 1999-08-24 JP JP23666499A patent/JP2001068473A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102050B2 (en) | 2007-10-02 | 2012-01-24 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| US8435888B2 (en) | 2007-10-02 | 2013-05-07 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
| JP2012146838A (ja) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2014042078A (ja) * | 2013-12-02 | 2014-03-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0735586B1 (en) | Semi-conductor structures | |
| US5700718A (en) | Method for increased metal interconnect reliability in situ formation of titanium aluminide | |
| JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
| JPH1098011A (ja) | 半導体装置及びその製造方法 | |
| JPS6039866A (ja) | 集積半導体回路 | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| JP4729661B2 (ja) | ヒロックが無いアルミニウム層及びその形成方法 | |
| US4912542A (en) | Semiconductor device and method of manufacturing the same | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| JP2001068473A (ja) | 半導体装置およびその製造方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| CN114783980A (zh) | Cu互连集成电路用多层合金扩散阻挡层及其制备方法 | |
| JPH053254A (ja) | 積層配線形成方法 | |
| US20240170298A1 (en) | Method for producing an integrated circuit to remedy defects or dislocations | |
| JPH05102154A (ja) | 半導体装置 | |
| JP2867996B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR20240121535A (ko) | 반도체 소자의 금속배선 재료, 반도체 소자의 금속배선 및 이의 형성방법 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JP2001023988A (ja) | 半導体装置及びその製造方法 | |
| JPH0936113A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |