JP4692871B2 - 表示駆動装置及び表示装置 - Google Patents

Description

本発明は、表示駆動装置及び表示装置に関する。

近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。

以下、従来技術における液晶表示装置について、簡単に説明する。
図９は、従来技術におけるアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図であり、図１０は、従来技術におけるアクティブマトリクス型液晶表示パネルの要部構成の一例を示す等価回路図である。

図９、図１０に示すように、従来技術における液晶表示装置１００Ｐは、概略、表示画素Ｐｘが２次元配列（例えば、ｎ行×ｍ列に配列）された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を供給するソースドライバ１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してデータドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた共通電極（対向電極）に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を有して構成されている。

ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば、図９に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた上記共通電極と画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。

なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個のＩＣチップ（半導体チップ）として設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。

このような構成を有する液晶表示装置において、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群が選択状態に設定される。そして、ソースドライバ１３０Ｐは、各行の表示画素Ｐｘ群の選択タイミングに同期して、上記保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。こうした一連の動作を１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。

なお、液晶表示装置の実装構造としては、図９、図１０に示したように、液晶表示パネル１１０Ｐを構成する（表示画素Ｐｘが形成される）ガラス基板等の絶縁性基板とは別個に、周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを設け、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐと周辺回路とを電気的に接続する構成の他、ポリシリコントランジスタを適用して、上記絶縁性基板上にゲートドライバ１２０Ｐやソースドライバ１３０Ｐを表示画素Ｐｘと一体的に形成した構成も知られており、このような表示装置については、例えば特許文献１等に開示されている。

特開２０００−２６７５９０号公報 （第３頁、図１）

ところで、上述した従来の表示装置には、以下に示すような問題がある。すなわち、
（１）図８及び図９に示したように、液晶表示パネル１１０Ｐと周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを別個のＩＣチップとして設けた構成においては、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化して、走査ライン数及びデータライン数を増加させた場合、対応するゲートドライバやソースドライバの端子数が増加して、チップサイズ及びその実装面積が増大することによるコストの上昇を招くとともに、液晶表示パネル１１０Ｐと各ドライバとを接続するための接続端子数が増加し、接続端子間のピッチが狭くなることにより、液晶表示パネル１１０Ｐへの各ドライバの接続工数が増加するとともに、高い接続精度を必要として、製造コストが上昇するという問題を有していた。

（２）さらには、上記の実装面積の問題を解決する技術としては、上述した特許文献１等にも示されているように、単一の絶縁性基板上に液晶表示パネルとゲートドライバやソースドライバを、ポリシリコントランジスタを適用して一体的に形成した構成が知られているが、周知のようにポリシリコントランジスタは、既に製造技術が確立され、良好な素子特性（動作特性）が得られるアモルファスシリコントランジスタに比較して、製造プロセスが煩雑で製造コストも高価であり、また、動作特性も不十分であるため、液晶表示装置の製品コストの上昇を招くとともに、安定した表示特性を得ることが難しいという問題を有している。

そこで、本発明は、上述した課題に鑑み、ドライバのチップサイズを縮小して、実装面積を縮小することができ、また、表示パネルとドライバとの接続工数の増加を抑制して製造コストを低減することができるとともに、動作特性（表示特性）の向上を図ることができる表示駆動装置及び表示装置を提供することを目的とする。

請求項１に記載の発明は、第１の信号線に対応した第１のトランスファゲートと第２の信号線に対応した第２のトランスファゲートとを制御して、前記第１の信号線と前記第２の信号線とに対して１水平期間内に時分割的に表示信号電圧を供給する表示駆動装置であって、該水平期間における第１のタイミングから該水平期間における第２のタイミングまでが接地電位よりも高い第１の電位に設定されるとともに該水平期間における前記第２のタイミングから次回の水平期間における前記第１のタイミングまでが前記接地電位よりも低い第２の電位に設定された第１の信号を出力する第１の信号出力手段と、該水平期間における前記第２のタイミングよりも第１の時間だけ後のタイミングとしての第３のタイミングから該水平期間における第４のタイミングまでが前記第１の電位に設定されるとともに該水平期間における前記第４のタイミングから次回の水平期間における前記第３のタイミングまでが前記第２の電位に設定された第２の信号を出力する第２の信号出力手段と、前記第１のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第１のトランスファゲートにオフ電位として前記第２の電位を供給するための第１のスイッチ制御線と、前記第２のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第２のトランスファゲートにオフ電位として前記第２の電位を供給するための第２のスイッチ制御線と、前記第１のスイッチ制御線への前記第１の信号の供給を制御する第１のスイッチ素子と、前記第２のスイッチ制御線への前記第２の信号の供給を制御する第２のスイッチ素子と、該水平期間の開始タイミングから該水平期間における前記第１のタイミングまでの第１の期間に、前記第１のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に所定の容量を介して前記接地電位に接続し、該水平期間における前記第２のタイミングから前記第１の期間に相当する長さの第２の時間だけ後のタイミングまでの第２の期間に、前記第１のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第１の切替手段と、該水平期間における前記第３のタイミングよりも前記第２の時間だけ前のタイミングから該水平期間における前記第３のタイミングまでの第３の期間に、前記第２のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に前記所定の容量を介して前記接地電位に接続し、該水平期間における前記第４のタイミングから前記第２の時間だけ後のタイミングまでの第４の期間に、前記第２のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第２の切替手段と、を備え、前記第１のスイッチ素子は、前記第１のスイッチ制御線への前記第１の信号の供給が、該水平期間における前記第１の期間及び前記第２の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御され、前記第２のスイッチ素子は、第２のスイッチ制御線への前記第２の信号の供給が、該水平期間における前記第３の期間及び前記第４の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御されることを特徴とする。

請求項２に記載の発明は、請求項１に記載の表示駆動装置において、前記第１の時間は、前記第２の時間の２倍以上の時間であることを特徴とする。

請求項３に記載の発明は、請求項１または２に記載の表示駆動装置において、前記第１の切替手段は、前記第１のスイッチ制御線と前記接地電位との間を直接的に接続するスイッチと、前記第１のスイッチ制御線と前記所定の容量との間を接続するスイッチと、を備えていることを特徴とする。

請求項４に記載の発明は、請求項１から３の何れかに記載の表示駆動装置において、前記第２の切替手段は、前記第２のスイッチ制御線と前記接地電位との間を直接的に接続するスイッチと、前記第２のスイッチ制御線と前記所定の容量との間を接続するスイッチと、を備えていることを特徴とする。

請求項５に記載の発明は、第１の信号線に対応した第１のトランスファゲートと第２の信号線に対応した第２のトランスファゲートとを制御して、前記第１の信号線と前記第２の信号線とに対して１水平期間内に時分割的に表示信号電圧を供給する表示装置であって、該水平期間における第１のタイミングから該水平期間における第２のタイミングまでが接地電位よりも高い第１の電位に設定されるとともに該水平期間における前記第２のタイミングから次回の水平期間における前記第１のタイミングまでが前記接地電位よりも低い第２の電位に設定された第１の信号を出力する第１の信号出力手段と、該水平期間における前記第２のタイミングよりも第１の時間だけ後のタイミングとしての第３のタイミングから該水平期間における第４のタイミングまでが前記第１の電位に設定されるとともに該水平期間における前記第４のタイミングから次回の水平期間における前記第３のタイミングまでが前記第２の電位に設定された第２の信号を出力する第２の信号出力手段と、前記第１のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第１のトランスファゲートにオフ電位として前記第２の電位を供給するための第１のスイッチ制御線と、前記第２のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第２のトランスファゲートにオフ電位として前記第２の電位を供給するための第２のスイッチ制御線と、前記第１のスイッチ制御線への前記第１の信号の供給を制御する第１のスイッチ素子と、前記第２のスイッチ制御線への前記第２の信号の供給を制御する第２のスイッチ素子と、該水平期間の開始タイミングから該水平期間における前記第１のタイミングまでの第１の期間に、前記第１のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に所定の容量を介して前記接地電位に接続し、該水平期間における前記第２のタイミングから前記第１の期間に相当する長さの第２の時間だけ後のタイミングまでの第２の期間に、前記第１のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第１の切替手段と、該水平期間における前記第３のタイミングよりも前記第２の時間だけ前のタイミングから該水平期間における前記第３のタイミングまでの第３の期間に、前記第２のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に前記所定の容量を介して前記接地電位に接続し、該水平期間における前記第４のタイミングから前記第２の時間だけ後のタイミングまでの第４の期間に、前記第２のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第２の切替手段と、を備え、前記第１のスイッチ素子は、前記第１のスイッチ制御線への前記第１の信号の供給が、該水平期間における前記第１の期間及び前記第２の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御され、
前記第２のスイッチ素子は、第２のスイッチ制御線への前記第２の信号の供給が、該水平期間における前記第３の期間及び前記第４の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御されることを特徴とする。

本発明によれば、ドライバのチップサイズを縮小して、実装面積を縮小することができ、また、表示パネルとドライバとの接続工数の増加を抑制して製造コストを低減することができるとともに、動作特性（表示特性）の向上を図ることができる。

以下、図面を参照して、本発明に係る表示駆動装置及びその駆動制御方法並びに該表示駆動装置を備えた表示装置の一実施形態について説明する。
＜全体構成＞
図１は、本発明に係る表示装置の全体構成を示す概略ブロック図であり、図２は、本発明に係る表示装置の一実施形態における要部構成を示すブロック図である。これらの図において上述した従来技術（図９及び図１０）と共通する構成要素には同一の符号を付し、その説明を簡略化する。

図１、図２に示すように、本実施形態に係る表示装置１００は、概略、上述した従来技術（図８参照）と同様に、複数の走査ラインＳＬ及び複数のデータライン（信号ライン）ＤＬの交点近傍に複数の表示画素Ｐｘが２次元配列された液晶表示パネル１１０と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ１２０と、各データラインＤＬに表示データに基づく表示信号電圧を印加するためのソースドライバ１３０と、少なくとも、ゲートドライバ１２０及びソースドライバ１３０、後述するトランスファスイッチ回路１４０の動作状態を制御するための制御信号（垂直制御信号、水平制御信号、マルチプレクサ制御信号）を生成して出力するＬＣＤコントローラ１５０と、映像信号に基づいてソースドライバ１３０に供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン電圧駆動アンプ１７０と、を備え、さらに、本実施形態特有の構成として、液晶表示パネル１１０とソースドライバ１３０との間に、ソースドライバ１３０から出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル１１０に配設された各データラインＤＬに分配して印加するトランスファスイッチ回路（データ分配手段）１４０を設けた構成を有している。

本実施形態においては、図２に示すように、少なくとも、液晶表示パネル１１０は、複数の表示画素Ｐｘがｎ行×ｍ列に２次元配列された画素エリアＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成された構成を有している。この場合、表示画素Ｐｘを構成する画素トランジスタ（図９に示した画素トランジスタＴＦＴに相当する）、後述するゲートドライバ１２０及びトランスファスイッチ回路１４０を構成する各機能素子（薄膜トランジスタ等）を、例えばアモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に液晶表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができる。
なお、上述した液晶表示パネル１１０（画素エリアＰＸＡ）は、従来技術に示した構成（図１４に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明を省略する。

＜各部構成＞
次に、図１〜図６を参照して、上述したゲートドライバ１２０、ソースドライバ１３０およびトランスファスイッチ回路１４０の構成について説明する。なお、図３は、本実施形態に係る液晶表示装置に適用されるゲートドライバの構成を示すブロック図である。図４は、本実施形態に係る液晶表示装置に適用されるソースドライバ及びトランスファスイッチ回路の構成を示すブロック図である。図５はソースドライバ内に設けられるスイッチ駆動部の構成を示すブロック図である。図６はソースドライバ内に設けられる駆動補助器の構成を示すブロック図である。

図３に図示する通り、ゲートドライバ１２０は、ＬＣＤコントローラ１５０から供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫ（垂直制御信号）に基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳ（垂直制御信号）を他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２と、該ＡＮＤ回路１２２からの出力信号を所定の信号レベルに設定（昇圧）する複数段（２段）のレベルシフタ１２３、１２４及び出力アンプ（アンプ）１２５と、を備えた構成を有している。ここで、レベルシフタ１２３、１２４及び出力アンプ１２５は、主にシフトレジスタ１２１を低電圧で駆動させるためのものであり、ゲートドライバ１２０の出力信号のレベルを、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じたレベルに設定するものであって、ゲートドライバ１２０の出力段に適宜設けられる。

上記構成のゲートドライバ１２０においては、ＬＣＤコントローラ１５０から垂直制御信号としてゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫが供給されると、シフトレジスタ１２１によりゲートクロック信号ＧＰＣＫに基づいて、ゲートスタート信号ＧＳＲＴを順次シフトしつつ、各走査ラインに対応して設けられた複数のＡＮＤ回路１２２の一方の入力接点に該シフト信号が入力される。

ここで、ゲートリセット信号ＧＲＥＳをハイレベル（“１"）に設定した状態（ゲートドライバの駆動状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“１"レベルが入力されるので、上記ゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫに基づいて、シフトレジスタ１２１からシフト信号が出力されるタイミングで、ＡＮＤ回路１２２からハイレベル（“１"）の信号が出力され、レベルシフタ１２３、１２４及び出力アンプ１２５を介して、所定のハイレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に順次印加される。これにより、走査信号Ｇ１、Ｇ２、Ｇ３、・・・が印加された各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが順次選択状態に設定される。

一方、ゲートリセット信号ＧＲＥＳをローレベル（“０"）に設定した状態（ゲートドライバのリセット状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“０"レベルが入力されるので、シフトレジスタ１２１からのシフト信号の出力の有無にかかわらず、ＡＮＤ１２２からローレベル（“０"）の信号が常時出力されることにより、所定のローレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが非選択状態に設定される。

ソースドライバ１３０は、図４に示すように、水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ回路１３１と、該シフトレジスタ回路１３１から出力されるシフト信号に応じて、表示信号生成回路１６０から並列的に供給される複数系統の表示データ、例えば画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）および青色成分（Ｂ）からなる３系統の表示データＲdata、Ｇdata、Ｂdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号ＳＴＢに応じて一斉出力するラッチ回路１３２と、ラッチ回路１３２に順次取り込み保持された複数系統（３系統）の表示データＲdata、Ｇdata、Ｂdataのうち、２系統の表示データ（ＲdataとＧdata、ＢdataとＲdata、又は、ＧdataとＢdataのいずれかの組み合わせのパラレルデータ）を、１系統の時分割的に配列されたシリアルデータ（画素データ）に変換する２入力マルチプレクサ１３３Ｂと、Ｄ／Ａコンバータ１３４と、出力アンプ１３５とを備えた構成を有している。さらに、本実施形態によるソースドライバ１３０は、後述のトランスファスイッチ回路１４０を駆動制御するスイッチ駆動部ＳＷＤ及び駆動補助器１４１が一体的に形成された構成を有している。スイッチ駆動部ＳＷＤ及び駆動補助器１４１については後述する。

トランスファスイッチ回路１４０は、図４に示すように、上述したソースドライバ１３０から、時分割シリアルデータとして表示信号電圧Ｖrg、Ｖbr、Ｖgbが出力される接続端子ＴＭｓに対して並列的に接続され、上述した３系統の表示データのうち、各２系統の表示データに対応した表示画素に接続された各データラインＤＬｎに対する２つの信号供給ラインＤＳ１、ＤＳ２を一組とする複数の信号供給ライン群と、各信号供給ラインＤＳ１、ＤＳ２に設けられる２つのトランスファゲート（スイッチ素子）ＴＧ１、ＴＧ２を一組とする複数のスイッチ素子群を備え、後述する駆動補助器１４１から個別に供給されるスイッチ駆動信号ＳＤ１’、ＳＤ２’に応じて、各スイッチ素子群のトランスファゲートＴＧ１、ＴＧ２をオンオフ制御して、時分割シリアルデータとして供給される表示信号電圧Ｖrg、Ｖbr、Ｖgbのうちの２系統の表示データを時分割タイミングに応じて、液晶表示パネル１１０の各データラインＤＬｎに分配して順次印加する。

スイッチ駆動部ＳＷＤは、図５に示すように、ＬＣＤコントローラ１５０から供給されるマルチプレクサコントロール信号ＣＮmx及びスイッチリセット信号ＳＤＲＥＳに基づいて、所定のタイミングでデコード信号を順次出力するデコーダ１２６と、デコーダ１２６からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ（上述したゲートドライバ１２０に示したレベルシフタ１２３、１２４と同一の構成）及び出力アンプ１２８とを有し、トランスファスイッチ回路１４０へ供給する２系統のスイッチ切換信号ＳＤ１、ＳＤ２を生成するように構成されている。

このような構成を有するスイッチ駆動部ＳＷＤにおいて、表１に示す信号論理のように、ＬＣＤコントローラ１５０からローレベル（“０"）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、マルチプレクサ制御信号ＣＮmxの信号レベルに関わらず、トランスファスイッチ回路１４０にはローレベル（“０"）のスイッチ切換信号ＳＤ１、ＳＤ２が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。

また、ＬＣＤコントローラ１５０からハイレベル（“１"）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、表１に示すように、マルチプレクサ制御信号ＣＮmxの信号レベルに基づいて、マルチプレクサ制御信号ＣＮmxがローレベルのとき、スイッチ切換信号ＳＤ１のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmxがハイレベルのとき、スイッチ切換信号ＳＤ２のみがハイレベルとなるように設定される。これにより、スイッチ切換信号ＳＤ１、ＳＤ２が印加されたトランスファゲートが順次（時系列的に）オン動作して、後述するソースドライバ１３０により生成された表示信号電圧が各列のデータラインＤＬに供給される。

一方、ゲートリセット信号ＧＲＥＳをローレベル（“０"）に設定した状態（ゲートドライバ１２０のリセット状態）においては、ＡＮＤ回路１２７の他方の入力接点に常時“０"レベルが入力されるため、デコーダ１２６から出力されるデコード信号の信号レベル（すなわち、マルチプレクサ制御信号ＣＮmx及びスイッチリセット信号ＳＤＲＥＳの信号レベル）に関わらず、トランスファスイッチ回路１４０にはローレベル（“０"）のスイッチ切換信号ＳＤ１、ＳＤ２が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。

上述した本実施形態によれば、図２、図４に示したように、複数の表示画素Ｐｘを有する画素エリアＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成されて液晶表示パネル１１０が構成され、この液晶パネル１１０のトランスファスイッチ回路１４０と、半導体チップからなるソースドライバ１３０とが複数の接続端子ＴＭｓを介して接続され、この接続端子ＴＭｓの数を、トランスファスイッチ回路１４０各を用いない従来の場合に対して数分の１に削減することができ、これにより当該接続端子間のピッチを比較的広く設計することができて、当該接続工程における工数を削減することができる。また、比較的低い接続精度であっても良好に接続することができて、製造コストを削減することができる。

また、従来技術に示したような液晶表示パネルに配設された複数のデータラインの各々に対応して、表示信号電圧を並列的に供給する構成においては、デジタル信号として供給される表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等を、各データラインごとに設ける必要があるが、本実施形態においては、これらの構成要素の数を数分の１に削減することができるため、ソースドライバの回路規模を縮小して、ソースドライバ１３０の半導体チップ（ドライバＩＣ）のサイズを縮小し、また、その実装面積を縮小することができて、製造コストを削減することができる。更に、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。

次に、図６〜図７を参照して、本実施形態におけるソースドライバ１３０が備える駆動補助器１４１の構成及び動作について説明する。本実施形態における駆動補助器１４１は、図６に図示するように、スイッチ制御回路ＳＣＣ、スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、スイッチ素子ＳＷＧ１〜ＳＷＧ２、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐから構成される。スイッチ制御回路ＳＣＣは、スイッチ駆動部ＳＷＤ（図５参照）から供給されるスイッチ切換信号ＳＤ１、ＳＤ２と水平同期信号Ｈ−ＳＹＮＣとに同期した所定のタイミングで上記各スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、ＳＷＧ１〜ＳＷＧ２およびＳＷ１〜ＳＷ２をそれぞれ開閉制御するオンオフ制御信号を発生する。

スイッチ素子ＳＷＳＤ１は、スイッチ切換信号ＳＤ１が供給されるスイッチ制御線ＳＣ１に直列接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて、該スイッチ制御線ＳＣ１を開閉する。スイッチ素子ＳＷＳＤ２は、スイッチ切換信号ＳＤ２が供給されるスイッチ制御線ＳＣ２に直列接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて、該スイッチ制御線ＳＣ２を開閉する。スイッチ素子ＳＷＧ１、ＳＷＧ２は、一端がそれぞれ上記スイッチ素子ＳＷＳＤ１、ＳＷＳＤ２の各出力側に接続され、他端がそれぞれ接地接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて開閉する。スイッチ素子ＳＷ１、ＳＷ２は、一端がそれぞれ上記スイッチ素子ＳＷＳＤ１、ＳＷＳＤ２の各出力側に接続され、他端がそれぞれコンデンサＣｐを介して接地接続され、スイッチ制御回路ＳＣＣからのオンオフ制御信号に応じて開閉する。

次いで、図７に図示するタイミングチャートを参照して駆動補助器１４１（スイッチ制御回路ＳＣＣ）の動作を説明する。ここで、スイッチ切換信号ＳＤ１は、タイミングｔ３からタイミングｔ４の間でハイレベルとなり、他の期間ではローレベルとなるパルス波形を有し、また、スイッチ切換信号ＳＤ２は、タイミングｔ９からタイミングｔ１０の間でハイレベルになり、他の期間ではローレベルとなるパルス波形を有するように設定される。そして、スイッチ切換信号ＳＤ１がハイレベルになるタイミングとスイッチ切換信号ＳＤ２がハイレベルになるタイミングとの間に、スイッチ切換信号ＳＤ１、ＳＤ２が共にローレベルとなる間隙時間（ｔ１〜ｔ３、ｔ４〜ｔ９、ｔ１０〜ｔ１２）を有している。また、各スイッチ切換信号ＳＤ１、ＳＤ２におけるハイレベルは、接地電位より高い電位を有し、ローレベルは、接地電位より低い電位を有している。

まず、スイッチ駆動部ＳＷＤ（図３参照）から供給されるスイッチ切換信号ＳＤ１、ＳＤ２が共にローレベルである時に、水平同期信号Ｈ−ＳＹＮＣの立上がりに同期したタイミングｔ１では、スイッチ素子ＳＷＳＤ１をオフし、スイッチ素子ＳＷＧ１をオンしてスイッチ制御線ＳＣ１を接地レベルに設定する。また、スイッチ素子ＳＷＳＤ２はｔ１〜ｔ７の間でオンにされ、この間スイッチ制御線ＳＣ２はローレベルに設定される。
次に、スイッチ制御線ＳＣ１を接地レベルに設定した後のタイミングｔ２では、スイッチ素子ＳＷＧ１をオフし、スイッチ素子ＳＷ１をオンする。これにより、コンデンサＣｐに保持されていた電荷がスイッチ制御線ＳＣ１側へ放電されて、スイッチ制御線ＳＣ１の電位が上昇する。

そして、スイッチ切換信号ＳＤ１の立上がりに同期したタイミングｔ３では、スイッチ素子ＳＷＳＤ１をオンし、スイッチ素子ＳＷ１をオフする。これにより、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位（ハイレベル）となり、スイッチ駆動信号ＳＤ１’として出力される。このとき、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位が供給されるタイミングｔ３より前の、間隙時間におけるタイミングｔ２で、コンデンサＣｐに保持された電荷に基づいてある程度高い電位に設定されているため、タイミングｔ３でスイッチ制御線ＳＣ１の電位をハイレベルにする際の、スイッチ制御線ＳＣ１の電位変動量が比較的小さくなる。

次に、スイッチ切換信号ＳＤ１の立ち下がりに同期したタイミングｔ４では、スイッチ素子ＳＷＳＤ１をオフし、スイッチ素子ＳＷ１をオンしてスイッチ制御線ＳＣ１上の電荷をコンデンサＣｐに充電（保持）する。
続いて、コンデンサＣｐの充電が完了するタイミングｔ５では、スイッチ素子ＳＷＳＧ１をオンし、スイッチ素子ＳＷ１をオフしてスイッチ制御線ＳＣ１を接地レベルに設定する。

次いで、スイッチ制御線ＳＣ１を接地レベルに設定した後のタイミングｔ６では、スイッチ素子ＳＷＳＤ１をオンし、スイッチ素子ＳＷＧ１をオフする。これにより、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位（ローレベル）となり、スイッチ駆動信号ＳＤ１’として出力される。このとき、スイッチ制御線ＳＣ１の電位は、スイッチ切換信号ＳＤ１の電位が供給されるタイミングｔ６より前の、間隙時間におけるタイミングｔ５で接地レベルに設定されているため、スイッチ制御線ＳＣ１の電位変動量は接地レベルからローレベルの比較的小さい電位差になる。

次いで、スイッチ駆動信号ＳＤ１’がローレベルに達したタイミングｔ７では、スイッチ素子ＳＷＳＤ２をオフし、スイッチ素子ＳＷＧ２をオンしてスイッチ制御線ＳＣ２を接地レベルに設定する。
次に、スイッチ制御線ＳＣ２を接地レベルに設定した後のタイミングｔ８では、スイッチ素子ＳＷＧ２をオフし、スイッチ素子ＳＷ２をオンする。これにより、先のタイミングｔ４〜ｔ５においてコンデンサＣｐに充電されていた電荷がスイッチ制御線ＳＣ２側へ放電されて、スイッチ制御線ＳＣ１の電位が上昇する。

そして、スイッチ切換信号ＳＤ２の立上がりに同期したタイミングｔ９では、スイッチ素子ＳＷＳＤ２をオンし、スイッチ素子ＳＷ２をオフする。これにより、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位（ハイレベル）となり、スイッチ駆動信号ＳＤ２’として出力される。このとき、上記タイミングｔ３の場合と同様に、スイッチ制御線ＳＣ２の電位は、間隙時間におけるタイミングｔ８で、コンデンサＣｐに保持された電荷に基づいてある程度高い電位に設定されているため、タイミングｔ９でスイッチ制御線ＳＣ２の電位をハイレベルにする際の、スイッチ制御線ＳＣ２の電位変動量は比較的小さくなる。

次に、スイッチ切換信号ＳＤ２の立ち下がりに同期したタイミングｔ１０では、スイッチ素子ＳＷＳＤ２をオフし、スイッチ素子ＳＷ２をオンしてスイッチ制御線ＳＣ２上の電荷をコンデンサＣｐに充電（保持）する。
続いて、コンデンサＣｐの充電が完了するタイミングｔ１１では、スイッチ素子ＳＷＳＧ２をオンし、スイッチ素子ＳＷ２をオフしてスイッチ制御線ＳＣ２を接地レベルに設定する。

次いで、スイッチ制御線ＳＣ２を接地レベルに設定した後のタイミングｔ１２では、スイッチ素子ＳＷＳＤ２をオンし、スイッチ素子ＳＷＧ２をオフする。これにより、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位（ローレベル）となり、スイッチ駆動信号ＳＤ２’として出力される。このとき、スイッチ制御線ＳＣ２の電位は、スイッチ切換信号ＳＤ２の電位が供給されるタイミングｔ１２より前の、間隙時間におけるタイミングｔ１１で接地レベルに設定されているため、スイッチ制御線ＳＣ２の電位変動量は接地レベルからローレベルの比較的小さい電位差になる。以後、上述したタイミングｔ１〜ｔ１２の動作を繰り返す。

このように、駆動補助器１４１では、互いに周期的であって、所定の時間を隔てたスイッチ切換信号ＳＤ１、ＳＤ２が交互にスイッチ制御線ＳＣ１、ＳＣ２に供給されると、一方のスイッチ制御線上の電荷をコンデンサＣｐに充電し、このコンデンサＣｐに充電された電荷を他方のスイッチ制御線側に放電して電位レベルを上昇させるように、スイッチ素子ＳＷＳＤ１〜ＳＷＳＤ２、ＳＷＧ１〜ＳＷＧ２およびＳＷ１〜ＳＷ２を開閉制御することによって、スイッチ切換信号ＳＤ１、ＳＤ２によりスイッチ制御線ＳＣ１、ＳＣ２をハイレベルにして各スイッチング素子を駆動する際のスイッチ制御線ＳＣ１、ＳＣ２の電位変動量を、単純にスイッチ制御線ＳＣ１、ＳＣ２をローレベルからハイレベルにする場合に対して、小さくすることができる。

ここで、トランスファスイッチ回路１４０の各トランスファゲートＴＧ１、ＴＧ２がアモルファスシリコンによる薄膜トランジスタによって構成されている場合、各トランスファゲートＴＧ１、ＴＧ２のスイッチング素子は液晶表示パネル１１０のデータラインＤＬを駆動する能力を有している必要があるため、各スイッチング素子の寸法は画素トランジスタの寸法よりも比較的大きなものとなる。このため、各スイッチング素子のゲート側の寄生容量が大きくなり、スイッチ制御線ＳＣ１、ＳＣ２に接続される寄生容量は非常に大きくなる。そして、スイッチ制御線ＳＣ１、ＳＣ２を所定電圧にして各スイッチング素子を駆動することは、スイッチ制御線ＳＣ１、ＳＣ２に接続される寄生容量を所定電圧に充電することに相当する。

そこで、本実施形態によれば、スイッチ制御線ＳＣ１、ＳＣ２をスイッチ切換信号ＳＤ１、ＳＤ２によってハイレベルにして各スイッチング素子を駆動する際に、ハイレベルのスイッチ切換信号ＳＤ１、ＳＤ２が供給される前の間隙時間において、コンデンサＣｐに充電された電荷をスイッチ制御線に放電することによって、予めスイッチ制御線の電位をある程度高くしておく。これによって、スイッチ制御線ＳＣ１、ＳＣ２の電位変動量を、単純にスイッチ制御線ＳＣ１、ＳＣ２をローレベルからハイレベルにする場合に対して、小さくすることができるため、スイッチ切換信号ＳＤ１、ＳＤ２によるスイッチ制御線ＳＣ１、ＳＣ２を介した各スイッチ素子の駆動に要する電荷量を削減することができ、スイッチ素子の駆動に係わる消費電力の低減を図ることができる。

更に、上述した駆動補助器１４１では、スイッチ制御線ＳＣ１、ＳＣ２をスイッチ切換信号ＳＤ１、ＳＤ２によってローレベルに設定する際に、ローレベルのスイッチ切換信号ＳＤ１、ＳＤ２が供給される前の間隙時間において、スイッチ制御線ＳＣ１、ＳＣ２を一旦接地レベルに設定し、その後に、スイッチ切換信号ＳＤ１、ＳＤ２によってスイッチ制御線ＳＣ１、ＳＣ２をローレベルにするようにしたので、スイッチ制御線ＳＣ１、ＳＣ２の電位変動量は接地レベルからローレベル間の電位差となり、スイッチ切換信号ＳＤ１、ＳＤ２によってスイッチ制御線ＳＣ１、ＳＣ２を接地レベルまで駆動する必要が無くなって、その分の電荷量を削減することができる。これにより、スイッチ素子の駆動に係わる消費電力を、更に低減させることができる。

なお、上記実施形態においては、駆動補助器１４１は、上述のように、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐにより、間隙時間中に、コンデンサＣｐに保持された電荷に基づいて各スイッチ制御線ＳＣ１、ＳＣ２の電位を上昇させる構成、及び、スイッチ素子ＳＷＧ１〜ＳＷＧ２により、各スイッチ制御線ＳＣ１、ＳＣ２の電位を一旦接地電位に設定する構成の両者を備えるものとしたが、本発明はこれに限るものではなく、スイッチ素子ＳＷ１〜ＳＷ２およびコンデンサＣｐを有して、コンデンサＣｐに保持された電荷に基づいて各スイッチ制御線ＳＣ１、ＳＣ２の電位を上昇させる構成のみを備えるものであってもよい。

以上説明した構成を有するソースドライバ１３０及びトランスファスイッチ回路１４０においては、表示信号生成回路１６０から１行分のＲＧＢの各色の表示画素に対応した３系統の表示データＲdata、Ｇdata、Ｂdataがパラレルデータとして順次供給され、シフトレジスタ１３１から出力されるシフト信号に応じて、複数のラッチ回路１３２により順次取り込み保持されるとともに、取り込まれた表示データを制御信号ＳＴＢに応じて一斉に出力し、画素エリアＰＸＡにおける配列が隣接する表示画素Ｐｘに対応する２系統の表示データ（ＲdataとＧdata、ＢdataとＲdata、又は、ＧdataとＢdata）ごとに、ＬＣＤコントローラ１５０から供給される単一のマルチプレクサコントロール信号ＣＮmxに基づいて、２入力マルチプレクサ１３３Ｂにより時分割シリアルデータに変換してＤ／Ａコンバータ１３４、出力アンプ１３５、接続端子ＴＭｓを介して、表示信号電圧Ｖrgbとしてトランスファスイッチ回路１４０に出力される。

このとき、ソースドライバ１３０内に設けられたスイッチ駆動部ＳＷＤから、上記マルチプレクサ１３３Ｂにおけるシリアル変換処理を制御するマルチプレクサ制御信号ＣＮmxに基づいてスイッチ切換信号ＳＤ１、ＳＤ２が生成される。そして、上述した駆動補助器１４１がスイッチ切換信号ＳＤ１、ＳＤ２の各駆動電位をそれぞれ補助したスイッチ駆動信号ＳＤ１’、ＳＤ２’を発生し、これらスイッチ駆動信号ＳＤ１’、ＳＤ２’により、上記画素データ（表示信号電圧）の時分割タイミングに同期して、各データラインＤＬ１、ＤＬ３、・・・及びＤＬ２、ＤＬ４・・・に設けられた各トランスファゲートＴＧ１、ＴＧ２を、時間的に重ならないように選択的にオン動作させる。

これにより、スイッチ切換信号ＳＤ１又はＳＤ２が供給される所定のタイミング（すなわち、マルチプレクサコントロール信号ＣＮmxに基づいて変換される表示データＲdata、Ｇdata、Ｂdataの時分割タイミング）に基づくスイッチ駆動信号ＳＤ１’、ＳＤ２’によって各トランスファゲートＴＧ１、ＴＧ２が選択的にオン動作されて、時分割シリアルデータからなる表示信号電圧Ｖrgのうち、表示データの赤色成分Ｒdataに基づく表示信号電圧ＶｒがデータラインＤＬ１、ＤＬ４、ＤＬ７、・・・ＤＬ(k+1)に供給され、緑色成分Ｇdataに基づく表示信号電圧ＶｇがデータラインＤＬ２、ＤＬ５、ＤＬ８、・・・ＤＬ(k+2)に供給され、青色成分Ｂdataに基づく表示信号電圧ＶｂがデータラインＤＬ３、ＤＬ６、ＤＬ９、・・・ＤＬ(k+3)に供給される。

そして、本実施形態に係る液晶表示装置の駆動制御動作は、１水平期間（１Ｈ）を１サイクルとして、ゲートドライバ１２０から走査ラインＳＬｉ（１≦ｉ≦ｎ）に走査信号Ｇｉを印加して、当該行の表示画素Ｐｘを選択状態に設定するとともに、図８のタイミングチャートに示すように、該選択期間にソースドライバ１３０及びトランスファスイッチ回路１４０を介して、相互に隣り合う２本のデータラインＤＬを１組として、スイッチ駆動信号ＳＤ１’、ＳＤ２’の印加タイミング（トランスファゲートＴＧ１、ＴＧ２の導通タイミング）で、各表示画素Ｐｘに対応する表示データに応じた表示信号電圧Ｖｒ、Ｖｇ、Ｖｂを順次印加することにより、当該行の各表示画素Ｐｘに所定の表示データを書き込む動作を実行する。

こうした書込み動作を、液晶表示パネル１１０を構成する各走査ラインＳＬ１、ＳＬ２、・・・ＳＬｎ（本実施形態では、ｎ＝３２０）に対して、順次走査信号Ｇ１、Ｇ２、Ｇ３、・・・Ｇｎを印加することにより、液晶表示パネル１画面分の表示データを各表示画素Ｐｘに書き込む。これにより、各表示画素Ｐｘが表示データに応じた階調状態に設定されるので、液晶表示パネル１１０に所望の画像情報が表示される。

なお、上記実施形態では、図２に示すように、液晶表示パネル１１０を成すガラス基板等の絶縁性基板ＳＵＢ上に画素エリアＰＸＡおよびトランスファスイッチ回路１４０が一体的に形成され、このトランスファスイッチ回路１４０に半導体チップからなるソースドライバ１３０が接続されるものとしたが、本発明はこれに限るものではなく、トランスファスイッチ回路１４０がソースドライバ１３０内に一体的に形成されて、液晶表示パネル１１０の各データラインＤＬに接続される構成を備えるものであってもよい。この場合においても、表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等の数を、従来の構成の場合に対して数分の１に削減することができるため、ソースドライバの回路規模を縮小して、ソースドライバ１３０の半導体チップ（ドライバＩＣ）のサイズを縮小し、また、その実装面積を縮小することができて、製造コストを削減することができ、更に、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。

また、本実施形態では、説明の簡略化を図る観点から、スイッチ駆動部ＳＷＤ（図５参照）から供給される２系統のスイッチ切換信号ＳＤ１、ＳＤ２に対応する駆動補助器１４１（図４、図６参照）について言及したが、本発明の要旨はこれに限定されず、例えばスイッチ駆動部ＳＷＤから供給される３系統のスイッチ切換信号ＳＤ１〜ＳＤ３について駆動補助することも可能である。この場合、スイッチ切換信号の発生間隙時間内において、駆動されたスイッチ制御線上の電荷をコンデンサＣｐに充電し、その充電された電荷を次に駆動されるスイッチ制御線側に放電して電位レベルを上昇させて駆動補助する動作を繰り返すようスイッチングすれば良い。

本発明に係わる表示装置の全体構成を示す概略ブロック図である。 本発明に係わる表示装置の一実施形態における要部構成を示すブロック図である。 本実施形態に係わる表示装置に適用されるゲートドライバの構成を示すブロック図である。 本実施形態に係わる表示装置に適用されるソースドライバ及びトランスファスイッチ回路の構成を示すブロック図である。 本実施形態におけるソースドライバが備えるスイッチ駆動部の構成を示すブロック図である。 本実施形態におけるソースドライバが備える駆動補助器の構成を示すブロック図である。 本実施形態における駆動補助器のスイッチング動作を説明するためのタイミングチャートである。 本実施形態に係る液晶表示装置全体の駆動制動作を示すタイミングチャートである。 従来技術におけるアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図である。 従来技術におけるアクティブマトリクス型の液晶表示パネルの要部構成の一例を示す等価回路図である。

符号の説明

１００ 液晶表示装置
１１０ 液晶表示パネル
１２０ ゲートドライバ
１３０ ソースドライバ
１４０ トランスファスイッチ回路
１４１ 駆動補助器１４１
１５０ ＬＣＤコントローラ
ＳＷＤ スイッチ駆動部
ＣＳＧ 制御信号生成部

Claims (5)

1. 第１の信号線に対応した第１のトランスファゲートと第２の信号線に対応した第２のトランスファゲートとを制御して、前記第１の信号線と前記第２の信号線とに対して１水平期間内に時分割的に表示信号電圧を供給する表示駆動装置であって、
   該水平期間における第１のタイミングから該水平期間における第２のタイミングまでが接地電位よりも高い第１の電位に設定されるとともに該水平期間における前記第２のタイミングから次回の水平期間における前記第１のタイミングまでが前記接地電位よりも低い第２の電位に設定された第１の信号を出力する第１の信号出力手段と、
   該水平期間における前記第２のタイミングよりも第１の時間だけ後のタイミングとしての第３のタイミングから該水平期間における第４のタイミングまでが前記第１の電位に設定されるとともに該水平期間における前記第４のタイミングから次回の水平期間における前記第３のタイミングまでが前記第２の電位に設定された第２の信号を出力する第２の信号出力手段と、
   前記第１のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第１のトランスファゲートにオフ電位として前記第２の電位を供給するための第１のスイッチ制御線と、
   前記第２のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第２のトランスファゲートにオフ電位として前記第２の電位を供給するための第２のスイッチ制御線と、
   前記第１のスイッチ制御線への前記第１の信号の供給を制御する第１のスイッチ素子と、
   前記第２のスイッチ制御線への前記第２の信号の供給を制御する第２のスイッチ素子と、
   該水平期間の開始タイミングから該水平期間における前記第１のタイミングまでの第１の期間に、前記第１のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に所定の容量を介して前記接地電位に接続し、該水平期間における前記第２のタイミングから前記第１の期間に相当する長さの第２の時間だけ後のタイミングまでの第２の期間に、前記第１のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第１の切替手段と、
   該水平期間における前記第３のタイミングよりも前記第２の時間だけ前のタイミングから該水平期間における前記第３のタイミングまでの第３の期間に、前記第２のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に前記所定の容量を介して前記接地電位に接続し、該水平期間における前記第４のタイミングから前記第２の時間だけ後のタイミングまでの第４の期間に、前記第２のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第２の切替手段と、
   を備え、
   前記第１のスイッチ素子は、前記第１のスイッチ制御線への前記第１の信号の供給が、該水平期間における前記第１の期間及び前記第２の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御され、
   前記第２のスイッチ素子は、第２のスイッチ制御線への前記第２の信号の供給が、該水平期間における前記第３の期間及び前記第４の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御されることを特徴とする表示駆動装置。
2. 前記第１の時間は、前記第２の時間の２倍以上の時間であることを特徴とする請求項１に記載の表示駆動装置。
3. 前記第１の切替手段は、前記第１のスイッチ制御線と前記接地電位との間を直接的に接続するスイッチと、前記第１のスイッチ制御線と前記所定の容量との間を接続するスイッチと、を備えていることを特徴とする請求項１または２に記載の表示駆動装置。
4. 前記第２の切替手段は、前記第２のスイッチ制御線と前記接地電位との間を直接的に接続するスイッチと、前記第２のスイッチ制御線と前記所定の容量との間を接続するスイッチと、を備えていることを特徴とする請求項１から３の何れかに記載の表示駆動装置。
5. 第１の信号線に対応した第１のトランスファゲートと第２の信号線に対応した第２のトランスファゲートとを制御して、前記第１の信号線と前記第２の信号線とに対して１水平期間内に時分割的に表示信号電圧を供給する表示装置であって、
   該水平期間における第１のタイミングから該水平期間における第２のタイミングまでが接地電位よりも高い第１の電位に設定されるとともに該水平期間における前記第２のタイミングから次回の水平期間における前記第１のタイミングまでが前記接地電位よりも低い第２の電位に設定された第１の信号を出力する第１の信号出力手段と、
   該水平期間における前記第２のタイミングよりも第１の時間だけ後のタイミングとしての第３のタイミングから該水平期間における第４のタイミングまでが前記第１の電位に設定されるとともに該水平期間における前記第４のタイミングから次回の水平期間における前記第３のタイミングまでが前記第２の電位に設定された第２の信号を出力する第２の信号出力手段と、
   前記第１のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第１のトランスファゲートにオフ電位として前記第２の電位を供給するための第１のスイッチ制御線と、
   前記第２のトランスファゲートにオン電位として前記第１の電位を供給するとともに前記第２のトランスファゲートにオフ電位として前記第２の電位を供給するための第２のスイッチ制御線と、
   前記第１のスイッチ制御線への前記第１の信号の供給を制御する第１のスイッチ素子と、
   前記第２のスイッチ制御線への前記第２の信号の供給を制御する第２のスイッチ素子と、
   該水平期間の開始タイミングから該水平期間における前記第１のタイミングまでの第１の期間に、前記第１のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に所定の容量を介して前記接地電位に接続し、該水平期間における前記第２のタイミングから前記第１の期間に相当する長さの第２の時間だけ後のタイミングまでの第２の期間に、前記第１のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第１の切替手段と、
   該水平期間における前記第３のタイミングよりも前記第２の時間だけ前のタイミングから該水平期間における前記第３のタイミングまでの第３の期間に、前記第２のスイッチ制御線を一旦直接的に前記接地電位に接続するとともにその後に前記所定の容量を介して前記接地電位に接続し、該水平期間における前記第４のタイミングから前記第２の時間だけ後のタイミングまでの第４の期間に、前記第２のスイッチ制御線を一旦前記所定の容量を介して前記接地電位に接続するとともにその後に直接的に前記接地電位に接続する第２の切替手段と、
   を備え、
   前記第１のスイッチ素子は、前記第１のスイッチ制御線への前記第１の信号の供給が、該水平期間における前記第１の期間及び前記第２の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御され、
   前記第２のスイッチ素子は、第２のスイッチ制御線への前記第２の信号の供給が、該水平期間における前記第３の期間及び前記第４の期間では停止するように且つ該水平期間における他の期間では維持するように、切り替え制御されることを特徴とする表示装置。

Images