JP2008233283A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

【課題】簡単な構成で液晶への直流成分の印加を抑制し画面におけるフリッカの発生を抑えることができる液晶表示装置を提供する。
【解決手段】表示部５００の両側に第１および第２走査信号線駆動回路４１０，４２０がそれぞれ配置される。表示部５００の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１水平走査期間毎に１本ずつ交互に駆動され、かつ、各走査信号線ＧＬ（ｉ）は、第１および第２走査信号線駆動回路４１０，４２０により１フレーム期間毎に交互に駆動される（ｉ＝１，２，…，Ｎ）。このとき、共通電極の電位Ｖｃｏｍは、例えば、画面中心での引き込み電圧に相当する（ΔＶβｐ＋ΔＶβｎ）／２だけソースセンター電位ＶＳｄｃよりも低下させた値に設定される。
【選択図】図６

Description

本発明は、薄膜トランジスタ等のスイッチング素子を用いたアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。

アクティブマトリクス型液晶表示装置は、表示画素数が増大しても隣接表示画素間でのクロストークのない優れた表示画像を得ることができることから、テレビジョン受信機や、コンピュータ、携帯電話機等のディスプレイ装置として広く使用されている。

このようなアクティブマトリクス型の液晶表示装置は、マトリクス状に配置された複数の画素形成部からなる表示部としての液晶パネルとその駆動回路とから主要部が構成されている。液晶パネルには、複数のデータ信号線と複数の走査信号線が互いに交差するように格子状に形成されており、さらに、複数の走査信号線と平行に延在するように複数の補助容量線が形成されている。これら複数のデータ信号線と走査信号線との交差点のそれぞれには１つの画素形成部が対応している。また、液晶パネルは、マトリクス状に配置された上記複数の画素形成部に共通的に設けられ、各画素形成部に含まれる画素電極と液晶を挟んで対向するように配置された共通電極を備えている。

アクティブマトリクス型液晶表示装置は、上記構成の液晶パネルの駆動回路として、上記複数の走査信号線に接続される走査信号線駆動回路と、上記複数のデータ信号線に接続されるデータ信号線駆動回路と、上記複数の補助容量線に接続される補助容量線駆動回路と、上記共通電極に接続される共通電極駆動回路とを備えている。

図３は、上記のような液晶表示装置の液晶パネルにおける１つの画素形成部の電気的構成を示す等価回路図である。各画素形成部Ｐ（ｎ，ｍ）は、それに対応する交差点を通過するデータ信号線ＳＬ（ｍ）にソース電極が接続されると共に当該交差点を通過する走査信号線ＧＬ（ｎ）にゲート電極が接続されたスイッチ素子としての薄膜トランジスタ（以下「ＴＦＴ」と略記する）１０と、そのＴＦＴ１０のドレイン電極に接続された画素電極Ｅｐｉｘとを含んでおり、画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとによって液晶容量Ｃｌｃが形成され、画素電極Ｅｐｉｘと走査信号線ＧＬ（ｎ）に沿って設けられた補助容量線ＣｓＬとによって補助容量Ｃｃｓが形成されている。これらの液晶容量Ｃｌｃと補助容量Ｃｃｓにより、各画素形成部によって形成すべき画素の値を示す電圧を保持するための画素容量が構成される。また、画素電極Ｅｐｉｘと走査信号線ＧＬ（ｎ）との間には寄生容量Ｃｇｄが形成されている。

各画素形成部Ｐ（ｎ，ｍ）における走査信号線ＧＬ（ｎ）と画素電極Ｅｐｉｘとの間に寄生容量Ｃｇｄが存在することから、図４（ａ）に示すデータ信号Ｓ（ｍ）がデータ信号線ＳＬ（ｍ）に印加されているものとすると、図４（ｂ）に示すように走査信号Ｇ（ｎ）の電圧がゲートオン電圧Ｖｇｈからゲートオフ電圧Ｖｇｌへと立ち下がる時に、図４（ｃ）に示すように画素電極の電位（画素電位）Ｖｄには寄生容量Ｃｇｄに起因するレベルシフトΔＶｄが生じる。このレベルシフトΔＶｄは、「フィールドスルー電圧」または「引き込み電圧」等と呼ばれる。この引き込み電圧ΔＶｄは次式で表される。
ΔＶｄ＝（Ｖｇｈ−Ｖｇｌ）・Ｃｇｄ／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ） …（１）
このような引き込み電圧ΔＶｄは、表示画像にフリッカや表示劣化等を生じさせる。これに対し、寄生容量Ｃｇｄに起因する引き込み電圧ΔＶｄの影響が低減されるように共通電極の電位にバイアスを与えるという方法が従来より知られている。

しかし、アクティブマトリクス型の液晶表示装置に用いられる液晶パネルにおいて信号伝搬遅延の無い理想的な信号線を形成するのは困難であり、或る程度の信号伝搬遅延を生じることは回避できない。このため、液晶パネルに形成される走査信号線は、配線抵抗および配線容量を有する分布定数線路として扱われる必要がある。したがって、走査信号線における走査信号Ｇ（ｎ）の電圧波形は、走査信号線駆動回路により走査信号Ｇ（ｎ）が印加される位置（すなわち走査信号Ｇ（ｎ）の入力端）から離れるにしたがってなまっていく（すなわち、走査信号Ｇ（ｎ）の立ち下がり時間が増大していく）。走査信号Ｇ（ｎ）の立ち下がり時間が増大すると、その立ち下がりの期間においてＴＦＴ１０は完全にはオフ状態にならず、データ信号線ＳＬ（ｍ）と画素容量との間で電荷の移動（画素容量の再充電）が生じる。このため、寄生容量Ｃｇｄに起因して画素電位Ｖｄに生じる上記引き込み電圧△Ｖｄ（＞０）は、走査信号線における走査信号Ｇ（ｎ）の入力端から離れるにしたがって小さくなっていく。

上記のように引き込み電圧ΔＶｄは、液晶パネル内の位置によって値が異なり、画面内で不均一となる。したがって、画素電位Ｖｄの引き込み電圧ΔＶｄの影響が低減されるように共通電極Ｅｃｏｍの電位Ｖｃｏｍにバイアスを与えるという方法を採用した場合、共通電極に一様なバイアスを印加するだけでは、引き込み電圧ΔＶｄに起因して表示画像に生じるフリッカや表示劣化等を十分に解消することはできない。すなわち、画面の大型化や高精細化によって引き込み電圧ΔＶｄの画面内での不均一性を無視できなくなると、上記方法ではその不均一性を解消できず、各画素に対応する液晶を好適に交流駆動することができないので、表示画像におけるフリッカの発生や、液晶への直流成分の印加による焼き付け残像などの不具合を招来する。

これに対し、走査信号の波形なまりを抑えるべく、液晶パネルの左右（走査信号線の延びる方向の両端部）に走査信号線駆動回路を設けるという構成が考えられている。また、画素電位の引き込み電圧ΔＶｄを均一化すべく、走査信号が走査信号線上の位置に無関係に略同じ傾斜で立ち下がるように走査信号の立ち下がりを制御するための傾斜制御部が走査信号線駆動回路に設けられた構成が提案されている（特許文献３参照）。さらに、ゲート線（走査信号線）の一端にゲートドライバを接続すると共に、ゲート線の他端にディスチャージ回路を接続することにより、ゲート線の一端からの印加電圧がオンの制御電圧であるときには他端を開放し、ゲート線の一端からの印加電圧がオフの制御電圧であるときには他端からもオフの制御電圧を印加するようにしたアクティブマトリクス型液晶パネルの駆動方法が提案されている（特許文献２参照）。さらにまた、画素電位の引き込み電圧（液晶セル電圧の電圧低下）ΔＶｄに応じた電圧を入力データ電圧に加算して補正電圧を得る構成も提案されている（特許文献１参照）。
特開昭６２−２０９４１８号公報 特開平１０−２８２４７１号公報 特開平１１−２８１９５７号公報 特開平１１−１３３９３０号公報

しかし、液晶パネルの両側に走査信号線駆動回路を設け、（左右）両端から走査信号を印加した場合には、画素容量の充電不足の抑制は可能になるが、画面の中心部と（左右の）両端部とで引き込み電圧ΔＶｄを同一にすることは困難であり、左右の走査信号線駆動回路から出力される走査信号間での遅延（時間ズレ）によって、画面中央部だけ画素容量の充電量が異なって表示むらが発生することもある。また、特許文献３に記載のように走査信号の立下りを制御するには、特別な駆動回路を必要とし、画素容量の充電のための時間を削減する必要もある。そして、特許文献２に記載の構成では、画素電位の引き込み電圧ΔＶｄの表示位置による差を減少させることができるが、引き込み電圧ΔＶｄを画面全体で十分に均一化することは困難である。また、特許文献１に記載の構成を利用して画素電位の引き込み電圧ΔＶｄを均一化する場合にも、その引き込み電圧ΔＶｄに応じた電圧を入力データ電圧に加算して補正電圧を得るために構成の複雑化を招く。

そこで本発明は、簡単な構成で液晶への直流成分の印加を抑制し画面におけるフリッカの発生を抑えることができる液晶表示装置を提供することを目的とする。

本発明の第１の局面は、複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置であって、
表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動部と、前記複数の走査信号線を選択的に駆動する走査信号線駆動部とを備え、
各画素形成部は、対応する交差点を通過する走査信号線が選択状態であるときにオン状態となり当該走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と対向するように配置された共通電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と前記共通電極とに挟持された液晶とを含み、
前記データ信号線駆動部は、各画素電極と前記共通電極との間に印加される電圧の極性が１フレーム期間毎に反転するように前記複数のデータ信号を生成し、
前記走査信号線駆動部は、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の一方の端部に印加すべき走査信号を生成する第１の走査信号線駆動回路と、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の他方の端部に印加すべき走査信号を生成する第２の走査信号線駆動回路とを含み、各走査信号線につき、前記第１の走査信号線駆動回路から前記一方の端部への前記走査信号の印加と前記第２の走査信号線駆動回路から前記他方の端部への前記走査信号の印加とを１フレーム期間毎に交互に切り換えることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記走査信号線駆動部は、前記第１の走査信号線駆動回路から前記走査信号が印加される走査信号線と前記第２の走査信号線駆動回路から前記走査信号が印加される走査信号線とが各フレーム期間において交互に並ぶように前記複数の走査信号線を選択的に駆動することを特徴とする。

本発明の第３の局面は、本発明の第１の局面において、
前記走査信号線駆動部は、各フレーム期間において前記第１および第２の走査信号線駆動回路のいずれか一方のみから前記複数の走査信号線に前記走査信号が印加されるように前記複数の走査信号線を選択的に駆動することを特徴とする。

本発明の他の局面については、本発明の上記局面および下記実施形態についての説明から明らかとなるので、説明を省略する。

本発明の第１の局面によれば、液晶への印加電圧の極性を１フレーム期間毎に反転させる反転駆動の下で、各走査信号線につき、第１の走査信号線駆動回路から一方の端部への走査信号の印加と第２の走査信号線駆動回路から他方の端部への走査信号の印加とが１フレーム期間毎に交互に切り換わる。これにより、画素電極に正極性電圧が与えられるときの引き込み電圧のばらつきと負極性電圧が与えられるときの引き込み電圧のばらつきとが隣接２フレーム期間で相殺され、隣接２フレーム期間における正極性の画素電極電位と負極性の画素電極電位との平均値は、表示部（画面）の全領域で略同じ値となる。したがって、共通電極の電位として１つの固定値を設定することにより、画面全体に亘って、液晶への印加電圧の直流成分を抑制しフリッカの発生を抑えることができる。

本発明の第２の局面によれば、第１の走査信号線駆動回路から走査信号が印加される走査信号線と第２の走査信号線駆動回路から走査信号が印加される走査信号線とが各フレーム期間において交互に並ぶように表示部の走査信号線が選択的に駆動され、かつ、各走査信号線につき、第１の走査信号線駆動回路から一方の端部への走査信号の印加と第２の走査信号線駆動回路から他方の端部への走査信号の印加とが１フレーム期間毎に交互に切り換わる。これにより、画面全体に亘って、液晶への印加電圧の直流成分を抑制しフリッカの発生を抑えることができる。

本発明の第３の局面によれば、各フレーム期間において第１および第２の走査信号線駆動回路のいずれか一方のみから表示部の走査信号線に走査信号が印加され、かつ、各走査信号線につき、第１の走査信号線駆動回路から一方の端部への走査信号の印加と第２の走査信号線駆動回路から他方の端部への走査信号の印加とが１フレーム期間毎に交互に切り換わる。これにより、画面全体に亘って、液晶への印加電圧の直流成分を抑制しフリッカの発生を抑えることができる。

以下、添付図面を参照して本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１.１ 全体構成＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、データ信号線駆動回路３００と、第１および第２走査信号線駆動回路４１０，４２０と、共通電極駆動回路６００と、表示部５００とを備えている。表示部５００は、複数本（Ｍ本）のデータ信号線ＳＬ（１）〜ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、それら複数本のデータ信号線ＳＬ（１）〜ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）との交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでおり、図２および図３に示すような構成となっている。ここで、図２は、本実施形態における表示部５００の構成を模式的に示し、図３は、この表示部５００における画素形成部の等価回路を示しており、走査信号線ＧＬ（ｎ）とデータ信号線ＳＬ（ｍ）との交差点に対応する画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。なお、本実施形態では、表示部５００が液晶パネルに該当するが、表示部５００に加えてデータ信号線駆動回路３００と第１および第２走査信号線駆動回路４１０，４２０の一部または全部が液晶パネルに一体化された構成であってもよい。

図２および図３に示すように、各画素形成部Ｐ（ｎ，ｍ）は、対応する交差点を通過する走査信号線ＧＬ（ｎ）にゲート電極が接続されるとともに当該交差点を通過するデータ信号線ＳＬ（ｍ）にソース電極が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン電極に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられた共通電極Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された液晶層とによって構成される。

各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量Ｃｌｃが形成されている。また、各走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間に補助容量Ｃｃｓが形成されている。さらに、画素電極Ｅｐｉｘと走査信号線ＧＬ（ｎ）との間には寄生容量Ｃｇｄが形成されている。本明細書では、液晶容量Ｃｌｃと補助容量Ｃｃｓによって画素容量Ｃｐｉｘが構成されるものとする。なお、これらの容量Ｃｌｃ、Ｃｃｓ，Ｃｐｉｘ，Ｃｇｄの容量値も、同じ符号“Ｃｌｃ”，“Ｃｃｓ”，“Ｃｐｉｘ”，“Ｃｇｄ”でそれぞれ示すものとする。

表示制御回路２００は、外部から送られるデータ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのデータスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、奇数行ゲートスタートパルス信号ＧＳＰａ、偶数行ゲートスタートパルス信号ＧＳＰｂ、奇数行ゲートクロック信号ＧＣＫａ、および偶数行ゲートクロック信号ＧＣＫｂを出力する。データクロック信号ＳＣＫは、デジタル画像信号ＤＶが表す画像の各画素に対応するパルスを含むクロック信号であり、データスタートパルス信号ＳＳＰは、各水平走査期間の最初に１個のパルスを含む信号であり、ラッチストローブ信号ＬＳは、１水平走査期間毎に１個のパルスを含む信号である。また、奇数行ゲートクロック信号ＧＣＫａは、２水平走査期間を周期とし奇数番目の走査信号線に対応するパルスを有するクロック信号であり、偶数行ゲートクロック信号ＧＣＫｂは、２水平走査期間を周期とし偶数番目の走査信号線に対応するパルスを有するクロック信号である。さらに、奇数行ゲートスタートパルス信号ＧＳＰａは、２フレーム期間毎の各フレーム期間において１番目の走査信号線ＧＬ（１）の選択開始時点を持続期間に含む１個のパルスを有する信号であり、偶数行ゲートスタートパルス信号ＧＳＰｂは、２フレーム期間毎の各フレーム期間において２番目の走査信号線ＧＬ（２）の選択開始時点を持続期間に含む１個のパルスを有する信号である。ただし、奇数行ゲートスタートパルス信号ＧＳＰａのパルスと偶数行パルス信号ＧＳＰｂのパルスとは同一フレーム期間に現れるものとする。

データ信号線駆動回路３００は、表示制御回路２００から出力されたデジタル画像信号ＤＶ、データスタートパルス信号ＳＳＰ、データクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｐｉｘ（液晶容量Ｃｌｃおよび補助容量Ｃｃｓ）を充電するためにデータ信号Ｓ（１）〜Ｓ（Ｍ）をデータ信号線ＳＬ（１）〜ＳＬ（Ｍ）にそれぞれ印加する。このとき、データ信号線駆動回路３００では、データクロック信号ＳＣＫのパルスが発生するタイミングで、各データ信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換され、データ信号Ｓ（１）〜Ｓ（Ｍ）として全てのデータ信号線ＳＬ（１）〜ＳＬ（Ｍ）に一斉に印加される。すなわち本実施形態においては、データ信号線ＳＬ（１）〜ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。

第１走査信号線駆動回路４１０は表示部５００の一側（図１では左側）に、第２走査信号線駆動回路４２０は表示部５００の他側（図１では右側）にそれぞれ配置され、表示部５００における走査信号線ＳＬ（１）〜ＳＬ（Ｎ）の一端（図１では左端）は第１走査信号線駆動回路４１０に接続され、走査信号線ＳＬ（１）〜ＳＬ（Ｎ）の他端（図１では右端）は第２走査信号線駆動回路４２０に接続されている。表示制御回路２００から出力される信号のうち、奇数行ゲートスタートパルス信号ＧＳＰａは第１走査信号線駆動回路４１０に、偶数行ゲートスタートパルス信号ＧＳＰｂは第２走査信号線駆動回路４２０にそれぞれ入力され、奇数行および偶数行ゲートクロック信号ＧＣＫａ，ＧＣＫｂは第１および第２走査信号線駆動回路４１０，４２０の双方に入力される。

第１および第２走査信号線駆動回路４１０，４２０は、共に、奇数行ゲートスタートパルス信号ＧＳＰａを入力するための第１入力端子Ｔｉａと、偶数行ゲートスタートパルス信号ＧＳＰｂを入力するための第２入力端子Ｔｉｂとを有しており、奇数番目の走査信号線ＧＬ（１），ＧＬ（３），…，ＧＬ（Ｎ−１）にそれぞれ対応するフリップフロップからなるＮ／２段のシフトレジスタ（以下「奇数行シフトレジスタ」という）と、偶数番目の走査信号線ＧＬ（２），ＧＬ（４），…，ＧＬ（Ｎ）にそれぞれ対応するフリップフロップからなるＮ／２段のシフトレジスタ（以下「偶数行シフトレジスタ」という）とを内蔵している（ここではＮは偶数であるものとする）。

第１走査信号線駆動回路４１０に表示制御回路２００から第１入力端子Ｔｉａを介して奇数行ゲートスタートパルス信号ＧＳＰａのパルスが入力されると、このパルス（以下「奇数行スタートパルス」という）は、奇数行ゲートクロック信号ＧＣＫａに基づき第１走査信号線駆動回路４１０内の奇数行シフトレジスタを順次転送される。この転送に従って１フレーム期間において、１水平走査期間おきに１水平走査期間ずつ順次アクティブとなる走査信号Ｇ（１），Ｇ（３），…，Ｇ（Ｎ−１）が第１走査信号線駆動回路４１０から奇数番目の走査信号線ＧＬ（１），ＧＬ（３），…，ＧＬ（Ｎ−１）にそれぞれ印加される。この奇数行スタートパルスは、その後、第１走査信号線駆動回路４１０の出力端子Ｔｏａから出力され、第２走査信号線駆動回路４２０に第１入力端子Ｔｉａを介して入力される。第２走査信号線駆動回路４２０において、この奇数行スタートパルスは、奇数行ゲートクロック信号ＧＣＫａに基づき奇数行シフトレジスタを順次転送される。この転送に従って次の１フレーム期間において、１水平走査期間おきに１水平走査期間ずつ順次アクティブとなる走査信号Ｇ（１），Ｇ（３），…，Ｇ（Ｎ−１）が第２走査信号線駆動回路４２０から奇数番目の走査信号線ＧＬ（１），ＧＬ（３），…，ＧＬ（Ｎ−１）にそれぞれ印加される。

一方、第２走査信号線駆動回路４２０に表示制御回路２００から第２入力端子Ｔｉｂを介して偶数行ゲートスタートパルス信号ＧＳＰｂのパルスが入力されると、このパルス（以下「偶数行スタートパルス」という）は、偶数行ゲートクロック信号ＧＣＫｂに基づき第２走査信号線駆動回路４２０内の偶数行シフトレジスタを順次転送される。この転送に従って１フレーム期間において、１水平走査期間おきに１水平走査期間ずつ順次アクティブとなる走査信号Ｇ（２），Ｇ（４），…，Ｇ（Ｎ）が第２走査信号線駆動回路４２０から偶数番目の走査信号線ＧＬ（２），ＧＬ（４），…，ＧＬ（Ｎ）にそれぞれ印加される。この偶数行スタートパルスは、その後、第２走査信号線駆動回路４２０の出力端子Ｔｏｂから出力され、第１走査信号線駆動回路４１０に第２入力端子Ｔｉｂを介して入力される。第１走査信号線駆動回路４１０において、この偶数行スタートパルスは、偶数行ゲートクロック信号ＧＣＫｂに基づき偶数行シフトレジスタを順次転送される。この転送に従って次の１フレーム期間において、１水平走査期間おきに１水平走査期間ずつ順次アクティブとなる走査信号Ｇ（２），Ｇ（４），…，Ｇ（Ｎ）が第１走査信号線駆動回路４１０から偶数番目の走査信号線ＧＬ（２），ＧＬ（４），…，ＧＬ（Ｎ）にそれぞれ印加される。

上記のようにして、表示部５００の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１水平走査期間毎に１本ずつ交互に駆動され、かつ、各走査信号線ＧＬ（ｉ）は、第１および第２走査信号線駆動回路４１０，４２０により１フレーム期間毎に交互に駆動される（ｉ＝１，２，…，Ｎ）。なお、第１走査信号線駆動回路４１０は、奇数番目の走査信号線ＧＬ（１），ＧＬ（３），…，ＧＬ（Ｎ−１）に走査信号Ｇ（１），Ｇ（３），…，Ｇ（Ｎ−１）を印加している間は、偶数番目の走査信号線ＧＬ（２），ＧＬ（４），…，ＧＬ（Ｎ）に対する出力を高インピーダンス状態（ＯＦＦ状態）とし、偶数番目の走査信号線ＧＬ（２），ＧＬ（４），…，ＧＬ（Ｎ）に走査信号Ｇ（２），Ｇ（４），…，Ｇ（Ｎ）を印加している間は、奇数番目の走査信号線ＧＬ（１），ＧＬ（３），…，ＧＬ（Ｎ−１）に対する出力を高インピーダンス状態（ＯＦＦ状態）とする。このことは、第２走査信号線駆動回路４２０についても同様である。すなわち、第１および第２走査信号線駆動回路４１０，４２０のそれぞれは、奇数番目の走査信号線と偶数番目の走査信号線のうち駆動しない走査信号線に対する出力を高インピーダンス状態（ＯＦＦ状態）とし、駆動しない走査信号線が奇数番目の走査信号線と偶数番目の走査信号線との間で１フレーム期間毎に切り替わるのに応じて各出力のオン／オフを切り替える。

共通電極駆動回路６００は、表示部５００における共通電極Ｅｃｏｍおよび各補助容量線ＣｓＬに所定の固定電位（以下「共通電位」という）Ｖｃｏｍを与える。この共通電位Ｖｃｏｍについては後述する。

以上のようにして、表示部５００において、データ信号線ＳＬ（１）〜ＳＬ（Ｍ）にはデータ信号Ｓ（１）〜Ｓ（Ｍ）がそれぞれ印加され、走査信号線ＧＬ（１）〜ＧＬ（Ｎ）には走査信号Ｇ（１）〜Ｇ（Ｍ）がそれぞれ印加され、共通電極Ｅｃｏｍおよび補助容量線ＣｓＬには共通電位Ｖｃｏｍが印加されることで、各画素電極Ｅｐｉｘには、共通電極Ｅｃｏｍの電位Ｖｃｏｍを基準として、デジタル画像信号ＤＶに基づく画素値に相当する電圧が与えられ、画素容量Ｃｐｉｘに保持される。これにより、表示部５００の液晶層には、各画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの電位差に相当する電圧が印加され、表示部５００は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＶの表す画像を表示する。

＜１.２ 作用および効果＞
次に、比較のために、表示部の一方側にのみ走査信号線駆動回路が設けられた従来の液晶表示装置の動作を説明し、その後、本実施形態に係る液晶表示装置の動作を説明する。なお以下では、この従来の液晶表示装置のうち上記実施形態に係る液晶表示装置（図１〜図３）と同一または対応する部分については同一の参照符号を付すものとする。また以下では、画素容量に印加される電圧（液晶層に印加される電圧）の極性は、１フレーム期間毎に反転すると共に１ライン毎（１走査信号線毎）にも反転する、すなわち１ライン反転駆動方式（１Ｈ反転駆動方式）が採用されているものとして説明する。

図４は、従来の液晶表示装置におけるデータ信号Ｓ（ｍ）、走査信号Ｇ（ｎ）および画素形成部Ｐ（ｎ，ｍ）の画素電極Ｅｐｉｘの電位Ｖｄの変化を示す電圧波形図である（後述のように本実施形態においても同様の電圧波形となる）。なお、データ信号Ｓ（ｍ）の電圧波形は、表示すべき画像によって異なるが、以下では説明の便宜上、液晶への印加電圧が最大となるデータ信号Ｓ（ｍ）が与えられるものとする（他の実施形態や変形例においても同様）。

表示部５００において、データ信号線ＳＬ（ｍ）に図４（ａ）に示すデータ信号Ｓ（ｍ）が印加され、走査信号線ＧＬ（ｎ）に図４（ｂ）に示す走査信号Ｇ（ｎ）が印加されると、第ｎ行第ｍ列の画素形成部Ｐ（ｎ，ｍ）における画素電極Ｅｐｉｘの電位（以下、単に「画素電位」ともいう）Ｖｄは、図４（ｃ）に示すように変化する（１≦ｎ≦Ｎ，１≦ｍ≦Ｍ）。すなわち、走査信号Ｇ（ｎ）の電圧がゲートオン電圧Ｖｇｈ（走査信号Ｇ（ｎ）がアクティブ）となると、データ信号Ｓ（ｍ）が画素形成部Ｐ（ｎ，ｍ）のＴＦＴ１０を介して画素電極Ｅｐｉｘに与えられ、画素容量Ｃｐｉｘ（ＣｌｃおよびＣｃｓ）が充電される。その後、その走査信号Ｇ（ｎ）の電圧がゲートオフ電圧Ｖｇｌ（走査信号Ｇ（ｎ）が非アクティブ）となると、上記ＴＦＴ１０がオフ状態となり、画素形成部Ｐ（ｎ，ｍ）の画素電極Ｅｐｉｘはデータ信号線ＳＬ（ｍ）から電気的に切り離される。このとき、画素電位Ｖｄは、走査信号Ｇ（ｎ）のゲートオン電圧Ｖｇｈからゲートオフ電圧Ｖｇｌへの電圧変化の影響を受け、次式（１）で示される引き込み電圧ΔＶｄだけ低下する。
ΔＶｄ＝（Ｖｇｈ−Ｖｇｌ）・Ｃｇｄ／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ） …（１）
ここでＣｇｄは、画素電極Ｅｐｉｘと走査信号線ＧＬ（ｎ）との間の寄生容量を示している。走査信号Ｇ（ｎ）の電圧がゲートオン電圧Ｖｇｈからゲートオフ電圧Ｖｇｌへと変化した後、その画素電位Ｖｄは、走査信号Ｇ（ｎ）の電圧がゲートオフ電圧Ｖｇｌである間維持される。

図４（ｃ）からわかるように、このような引き込み電圧ΔＶｄの影響により、液晶への印加電圧ＶＬＣ（＞０）は、共通電極Ｅｃｏｍに対して正極性の電圧が画素容量Ｃｐｉｘに充電されるときには、本来の充電電圧（データ信号Ｓ（ｍ）の電圧）よりもΔＶｄだけ小さくなり、共通電極Ｅｃｏｍに対して負極性の電圧が画素容量Ｃｐｉｘに充電されるときには、本来の充電電圧よりもΔＶｄだけ大きくなる。このため、共通電極Ｅｃｏｍの電位Ｖｃｏｍをデータ信号Ｓ（ｍ）の中心値すなわちソースセンター電位（最大値と最小値との平均値、または、データ信号Ｓ（ｍ）の直流レベルを示す値）ＶＳｄｃに等しくなるように設定すると、表示すべき輝度が固定されている場合であっても、１フレーム期間毎に液晶への印加電圧ＶＬＣが異なり、これがフリッカ（ちらつき）として視認される。これに対する対策として、従来より、共通電極の電位（共通電位）Ｖｃｏｍをソースセンター電位ＶＳｄｃよりも引き込み電圧ΔＶｄだけ低く設定するという方法が知られている。

しかし、各走査信号線ＧＬ（ｎ）は配線抵抗および配線容量を有しているので、各走査信号Ｇ（ｎ）の電圧波形は、走査信号線駆動回路により走査信号Ｇ（ｎ）が印加される位置から離れるに従ってなまっていく。走査信号Ｇ（ｎ）の波形がなまると引き込み電圧ΔＶｄ（＞０）が小さくなるので、各画素形成部Ｐ（ｎ，ｍ）における引き込み電圧ΔＶｄは、走査信号線ＧＬ（ｎ）上の位置（走査信号線駆動回路により走査信号Ｇ（ｎ）が印加される入力端からの距離）によって異なる。

例えば、図５（ａ）（ｂ）に示すように表示部５００の片側にのみ走査信号線駆動回路４００が設けられている従来例の場合には、走査信号線駆動回路４００から近い位置Ａにおける引き込み電圧ΔＶαｐ，ΔＶαｎは図５（ｃ）に示すようになり、走査信号線駆動回路４００から遠い位置Ｃにおける引き込み電圧ΔＶγｐ，ΔＶγｎは図５（ｅ）に示すようになり、画面中心に対応する位置Ｂにおける引き込み電圧ΔＶβｐ，ΔＶβｎは図５（ｄ）に示すようになる（ΔＶαｐ＞０，ΔＶαｎ＞０，ΔＶβｐ＞０，ΔＶβｎ＞０，ΔＶγｐ＞０，ΔＶγｎ＞０）。この図５において、ｋフレーム目には正極性の電圧が画素容量Ｃｐｉｘに保持され、ｋ＋１フレーム目には負極性の電圧が画素容量Ｃｐｉｘに保持されるものとする。また、図５（ｃ）（ｄ）（ｅ）は、画素値に相当するデータ信号Ｓ（ｍ）で画素容量Ｃｐｉｘが充電されるときの画素電位Ｖｄの拡大波形図、すなわち走査信号Ｇ（ｎ）がゲートオン電圧Ｖｇｈからゲートオフ電圧Ｖｇｌへと変化する時点近傍における画素電位Ｖｄの拡大波形図である。

いま、画面中心（位置Ｂ）においてフリッカが生じないようにするために、共通電位Ｖｃｏｍを次式で示す値に設定するものとする（図５（ｄ）参照）。
Ｖｃｏｍ＝｛（Ｘ１−ΔＶβｐ）＋（Ｘ２−ΔＶβｎ）｝／２
＝（Ｘ１＋Ｘ２）／２−（ΔＶβｐ＋ΔＶβｎ）／２
＝ＶＳｄｃ−（ΔＶβｐ＋ΔＶβｎ）／２ …（２）
ここで、Ｘ１は正極性の場合のデータ信号Ｓ（ｍ）の値を示し、Ｘ２は負極性の場合のデータ信号Ｓ（ｍ）の値を示すものとする。この場合の共通電位Ｖｃｏｍは、位置Ａにおいてフリッカが生じないようにするための共通電位に比べて、
（ΔＶαｐ＋ΔＶαｎ）／２−（ΔＶβｐ＋ΔＶβｎ）／２
だけずれている。また、この場合の共通電位Ｖｃｏｍは、位置Ｃにおいてフリッカが生じないようにするための共通電位に比べて、
（ΔＶβｐ＋ΔＶβｎ）／２−（ΔＶγｐ＋ΔＶγｎ）／２
だけずれている。したがって、画面中心においてフリッカが生じないように共通電位Ｖｃｏｍを設定しても、画面内の他の領域では１フレーム期間毎に液晶への印加電圧（絶対値）が若干相違し、液晶への印加電圧に直流成分が含まれる。これは画面におけるフリッカとして視認される。

これに対し本実施形態では、表示部５００の一方側と他方側に第１走査信号線駆動回路４１０と第２走査信号線駆動回路４２０がそれぞれ設けられている（図１、図６参照）。そして既述のように、表示部５００の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１水平走査期間毎に１本ずつ交互に駆動され、かつ、各走査信号線ＧＬ（ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１フレーム期間毎に交互に駆動される（ｎ＝１，２，…，Ｎ）。いま、図６（ａ）（ｂ）に示すように、或るフレーム期間（Ｋフレーム目）において、ｉ番目の走査信号線ＧＬ（ｉ）に対して第１走査信号線駆動回路４１０から走査信号Ｇ（ｉ）が印加され、画素形成部Ｐ（ｉ，ｍ）の画素容量Ｃｐｉｘが正極性で充電されるものとすると、次のフレーム期間（Ｋ＋１フレーム目）では、当該走査信号線ＧＬ（ｉ）に対して第２走査信号線駆動回路４２０から走査信号Ｇ（ｉ）が印加され、画素形成部Ｐ（ｉ，ｍ）の画素容量Ｃｐｉｘが負極性で充電される。

なお図６（ａ）（ｂ）において、表示部５００に記された矢印は、表示部５００の走査信号線ＧＬ（ｎ）に対し、第１および第２走査信号線駆動回路４１０，４２０のうちいずれから走査信号Ｇ（ｎ）が印加されるかを示している（後述の図８においても同様）。すなわち、図６（ａ）における矢印は、ｉ番目の走査信号線ＧＬ（ｉ）に対し第１走査信号線駆動回路４１０から走査信号Ｇ（ｉ）が印加され、ｉ＋１番目の走査信号線ＧＬ（ｉ＋１）に対し第２走査信号線駆動回路４２０から走査信号Ｇ（ｉ＋１）が印加されることを示している。また、図６（ｂ）における矢印は、ｉ番目の走査信号線ＧＬ（ｉ）に対し第２走査信号線駆動回路４２０から走査信号Ｇ（ｉ）が印加され、ｉ＋１番目の走査信号線ＧＬ（ｉ＋１）に対し第１走査信号線駆動回路４１０から走査信号Ｇ（ｉ＋１）が印加されることを示している。

図６（ａ）（ｂ）に示すように本実施形態では、上記ｉ番目の走査信号線ＧＬ（ｉ）に着目すると、第１および第２走査信号線駆動回路４１０，４２０から１フレーム期間毎に交互に走査信号Ｇ（ｉ）が印加されるので、第１走査信号線駆動回路４１０から近い位置Ａにおける引き込み電圧ΔＶｄは、図６（ｃ）に示すように、ｋフレーム目では大きな値ΔＶαｐ（従来例における位置Ａでの引き込み電圧（図５（ｃ））と同程度）となり、ｋ＋１フレーム目では小さな値ΔＶγｎ（従来例における位置Ｃでの引き込み電圧（図５（ｅ））と同程度）となる。一方、第２走査信号線駆動回路４２０から近い位置Ｃにおける引き込み電圧ΔＶｄは、図６（ｅ）に示すように、ｋフレーム目では小さな値ΔＶγｐ（従来例における位置Ｃでの引き込み電圧と同程度）となり、ｋ＋１フレーム目では大きな値ΔＶαｎ（従来例における位置Ａでの引き込み電圧と同程度）となる。また、第１走査信号線駆動回路４１０と第２走査信号線駆動回路４２０の双方から同程度に離れた位置すなわち画面中心に対応する位置Ｂにおける引き込み電圧ΔＶｄは、図６（ｄ）に示すように、ｋフレーム目では中間程度の値ΔＶβｐ（従来例における位置Ｂでの引き込み電圧（図５（ｄ））と同程度）となり、ｋ＋１フレーム目でも中程度の値ΔＶβｎとなる。

したがって、画面中心（位置Ｂ）においてフリッカが生じないようにするための共通電位Ｖｃｏｍの値は、従来例と同様、次式で与えられる。
Ｖｃｏｍ＝（Ｘ１＋Ｘ２）／２−（ΔＶβｐ＋ΔＶβｎ）／２
＝ＶＳｄｃ−（ΔＶβｐ＋ΔＶβｎ）／２ …（３）
また、位置Ａにおいてフリッカが生じないようにするための共通電位Ｖｃｏｍの値は、次式で与えられる。
Ｖｃｏｍ＝（Ｘ１＋Ｘ２）／２−（ΔＶαｐ＋ΔＶγｎ）／２
＝ＶＳｄｃ−（ΔＶαｐ＋ΔＶγｎ）／２ …（４）
そして、位置Ｃにおいてフリッカが生じないようにするための共通電位Ｖｃｏｍの値は、次式で与えられる。
Ｖｃｏｍ＝（Ｘ１＋Ｘ２）／２−（ΔＶγｐ＋ΔＶαｎ）／２
＝ＶＳｄｃ−（ΔＶγｐ＋ΔＶαｎ）／２ …（５）
ここで、ΔＶαｐ，ΔＶαｎ，ΔＶβｐ，ΔＶβｎ，ΔＶγｐ，ΔＶγｎについての上述の大小関係を考慮すると、次式が成立する。
ΔＶαｐ＋ΔＶγｎ≒ΔＶβｐ＋ΔＶβｎ≒ΔＶγｐ＋ΔＶαｎ …（６）
したがって、画素電極Ｅｐｉｘに正極性電圧が与えられるときの引き込み電圧ΔＶｄのばらつきと負極性電圧が与えられるときの引き込み電圧ΔＶｄのばらつきとが隣接２フレーム期間（ｋフレーム目とｋ＋１フレーム目）で相殺され、隣接２フレーム期間における正極性の画素電位Ｖｄと負極性の画素電位Ｖｄとの平均値は、表示部５００（画面）の全領域で略同じ値となる。したがって、共通電位Ｖｃｏｍの値として一つの固定値（例えば上記式（３）で与えられる値）を設定することより、表示部５００のいずれの領域においても液晶への印加電圧の直流成分を抑制し、画面全体においてフリッカの発生を抑えることができる。

以上のように本実施形態によれば、表示部５００の左右にそれぞれ配置された第１および第２走査信号線駆動回路４１０，４２０により各走査信号線ＧＬ（ｎ）を１フレーム期間毎に交互に駆動することで、表示部５００全体に亘って液晶への印加電圧の直流成分が抑制される。したがって、走査信号の立ち下がりを制御するための回路や入力電圧を補正するための回路等を必要とすることなく、簡単な構成で、引き込み電圧ΔＶｄの不均一性に起因するフリッカの発生を抑えることができる。また、液晶への印加電圧の直流成分が抑制されることにより画像の焼き付きや液晶の劣化も防止することができる。

＜２．第２の実施形態＞
図７は、本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置における基本的な構成は第１の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付し、以下では本実施形態の構成のうち上記第１の実施形態と異なる部分につき説明する。

本実施形態では、表示制御回路２００は、第１の実施形態における奇数行ゲートクロック信号ＧＣＫａおよび偶数行ゲートクロック信号ＧＣＫｂに代えて、１水平走査期間を周期とするゲートクロック信号ＧＣＫを生成する。また、本実施形態における表示制御回路２００は、第１の実施形態における奇数行ゲートスタートパルス信号ＧＳＰａおよび偶数行ゲートスタートパルス信号ＧＳＰｂに代えて、第１のゲートスタートパルス信号ＧＳＰ１を生成する。この第１のゲートスタートパルス信号ＧＳＰ１は、２フレーム期間毎に１個のパルスを含む信号であり、本実施形態では奇数番目の各フレーム期間の最初に１個のパルスを含むものとする。この第１のゲートスタートパルス信号ＧＳＰ１は第１走査信号線駆動回路４１０にのみ入力される。

本実施形態における第１および第２走査信号線駆動回路４１０，４２０は、表示部５００との配置関係や接続関係については上記第１の実施形態と同様であるが、内部構成が第１の実施形態と相違する。すなわち、第１走査信号線駆動回路４１０は、Ｎ段のシフトレジスタを内蔵しており、このシフトレジスタによって第１のゲートスタートパルス信号ＧＳＰ１をゲートクロック信号ＧＣＫに基づき順次転送し、この転送に従って１水平走査期間ずつ順次アクティブとなる走査信号Ｇ（１）〜Ｇ（Ｎ）を出力する。これらの走査信号Ｇ（１）〜Ｇ（Ｎ）は、奇数番目の各フレーム期間において走査信号線ＧＬ（１）〜ＧＬ（Ｎ）の一端（図７では左端）にそれぞれ印加される。

第１のゲートスタートパルス信号ＧＳＰ１における１個のパルスが第１走査信号線駆動回路４１０内のシフトレジスタの出力端まで転送されると、第１走査信号線駆動回路４１０から出力され、第２のゲートスタートパルス信号ＧＳＰ２のパルスとして第２走査信号線駆動回路４２０に入力される。第２走査信号線駆動回路４２０も、Ｎ段のシフトレジスタを内蔵しており、このシフトレジスタによって第２のゲートスタートパルス信号ＧＳＰ２をゲートクロック信号ＧＣＫに基づき順次転送し、この転送に従って１水平走査期間ずつアクティブな走査信号Ｇ（１）〜Ｇ（Ｎ）を順次出力する。これらの走査信号Ｇ（１）〜Ｇ（Ｎ）は、偶数番目の各フレーム期間において走査信号線ＧＬ（１）〜ＧＬ（Ｎ）の他端（図７では右端）に印加される。

このようにして、奇数番目の各フレーム期間には、第１走査信号線駆動回路４１０から走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号Ｇ（１）〜Ｇ（Ｎ）がそれぞれ印加され、偶数番目の各フレーム期間には、第２走査信号線駆動回路４２０から走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号Ｇ（１）〜Ｇ（Ｎ）がそれぞれ印加される。すなわち、各走査信号線ＧＬ（ｎ）の一端と他端に走査信号Ｇ（ｎ）が１フレーム期間毎に交互に印加される（ｎ＝１，２，…，Ｎ）。なお、第１走査信号線駆動回路４１０は、第２走査信号線駆動回路４２０から走査信号Ｇ（１）〜Ｇ（Ｎ）が出力されている間（偶数番目のフレーム期間）には、走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に対する出力が高インピーダンス状態（ＯＦＦ状態）となるように構成されている。また、第２走査信号線駆動回路４２０は、第１走査信号線駆動回路４１０から走査信号Ｇ（１）〜Ｇ（Ｎ）が出力されている間（奇数番目のフレーム期間）には、走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に対する出力が高インピーダンス状態（ＯＦＦ状態）となるように構成されている。

上記のような本実施形態においても、各走査信号線ＧＬ（ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１フレーム期間毎に交互に駆動されるので（ｎ＝１，２，…，Ｎ）、上記第１の実施形態と同様、走査信号線ＧＬ（ｎ）の延びる方向（左右方向）における位置Ａ，Ｂ，Ｃでの引き込み電圧は図６（ｃ）（ｄ）（ｅ）に示すようになる。したがって、共通電位Ｖｃｏｍの値として一つの固定値（例えば上記式（３）で与えられる値）を設定することより、表示部５００のいずれの領域においても液晶への印加電圧の直流成分を抑制することができる。よって、本実施形態においても、走査信号の立ち下がりを制御するための回路や入力電圧を補正するための回路等を必要とすることなく、簡単な構成で、引き込み電圧の不均一性に起因するフリッカの発生を抑えることができる。

次に、本実施形態における引き込み電圧の表示輝度への影響について説明する。
図８（ａ）（ｂ）に示すように本実施形態では、表示部５００の各走査信号線ＧＬ（ｎ）は、第１および第２走査信号線駆動回路４１０，４２０により１フレーム期間毎に交互に駆動され（ｎ＝１，２，…，Ｎ）、かつ、各フレーム期間では第１および第２走査信号線駆動回路４１０，４２０のうちいずれか一方のみにより走査信号線ＧＬ（１）〜ＧＬ（Ｎ）が駆動される。図８（ｃ）は、本実施形態における画素電位Ｖｄの変化を示す電圧波形図であって、このような駆動法を採用した場合における、ｉライン目の位置ＡおよびＣにおける引き込み電圧ΔＶｄとｉ＋１ライン目の位置ＡおよびＣにおける引き込み電圧ΔＶｄとを示している。

図８（ｃ）に示すように、ｉライン目の位置Ａでは、画素電極Ｅｐｉｘに正極性の電圧が印加されるｋフレーム目に大きな引き込み電圧ΔＶαｐが生じ、画素電極Ｅｐｉｘに負極性の電圧が印加されるｋ＋１フレーム目に小さな引き込み電圧ΔＶγｎが生じるのに対し、ｉライン目の位置Ｃでは、画素電極Ｅｐｉｘに正極性の電圧が印加されるｋフレーム目に小さな引き込み電圧ΔＶγｐが生じ、画素電極Ｅｐｉｘに負極性の電圧が印加されるｋ＋１フレーム目に大きな引き込み電圧ΔＶαｎが生じる。したがって、ｉライン目における液晶への印加電圧ＶＬＣ（絶対値）については、位置Ａにおける値よりも位置Ｃにおける値の方が大きくなる。一方、ｉ＋１ライン目の位置Ａでは、画素電極Ｅｐｉｘに正極性の電圧が印加されるｋ＋１フレーム目に小さな引き込み電圧ΔＶγｐが生じ、画素電極Ｅｐｉｘに負極性の電圧が印加されるｋフレーム目に大きな引き込み電圧ΔＶαｎが生じるのに対し、ｉ＋１ライン目の位置Ｃでは、画素電極Ｅｐｉｘに正極性の電圧が印加されるｋ＋１フレーム目に大きな引き込み電圧ΔＶαｐが生じ、画素電極Ｅｐｉｘに負極性の電圧が印加されるｋフレーム目に小さな引き込み電圧ΔＶγｎが生じる。したがって、ｉ＋１ライン目における液晶への印加電圧ＶＬＣ（絶対値）については、位置Ａにおける値よりも位置Ｃにおける値の方が小さくなる。

よって、本実施形態における駆動法を採用した場合には、同一階調の画像を全面に表示する場合であっても、表示部５００の左右方向（走査信号線の延びる方向）の位置によって液晶への印加電圧ＶＬＣが相違し、また、１表示ライン毎に輝度が異なるので、輝度むらが視認し得る。しかし、垂直方向の解像度を上げて１フレーム当たりの水平走査線数を増やせば、輝度むらが空間的に平均化されて視認されにくくなる。

＜３．変形例＞
上述の第１および第２の実施形態では、１Ｈ反転駆動方式が採用されているが、これに限定されるものではなく、ｎＨ反転駆動方式（ｎ≧２）やライン反転を行わないフレーム反転駆動方式が採用されている場合にも、本発明の適用が可能である。すなわち、このような場合においても、表示部５００の左右にそれぞれ配置された第１および第２走査信号線駆動回路により各走査信号線ＧＬ（ｎ）が１フレーム期間毎に交互に駆動されることにより、引き込み電圧の不均一性に起因するフリッカの発生を画面全体で抑制することができる。

上記第１の実施形態では、表示部５００の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）は第１および第２走査信号線駆動回路４１０，４２０により１水平走査期間毎に１本ずつ交互に駆動されるが、走査信号線ＧＬ（１）〜ＧＬ（Ｎ）が第１および第２走査信号線駆動回路４１０，４２０によりｎ水平走査期間毎にｎ本ずつ交互に駆動されるようにしてもよい（ｎ≧２）。

本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態に係る液晶表示装置の表示部の構成を模式的に示す図である。 上記第１の実施形態に係る液晶表示装置および従来の液晶表示装置における画素形成部の等価回路を示す回路図である。 上記第１の実施形態に係る液晶表示装置および従来の液晶表示装置の動作を説明するための電圧波形図である。 従来の液晶表示装置における走査信号線の駆動を示す模式図（ａ）（ｂ）、および、引き込み電圧の不均一性に起因するフリッカの発生を説明するための電圧波形図（ｃ）〜（ｅ）である。 上記第１の実施形態に係る液晶表示装置における走査信号線の駆動を示す模式図（ａ）（ｂ）、および、上記第１の実施形態においてフリッカの発生が抑制される原理を説明するための図（ｃ）〜（ｅ）である。 本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記第２の実施形態における駆動方法を示す模式図（ａ）（ｂ）、および、当該駆動方法を採用した場合における引き込み電圧の表示輝度への影響を説明するための電圧波形図（ｃ）である。

符号の説明

１０ …ＴＦＴ（スイッチング素子）
２００ …表示制御回路
３００ …データ信号線駆動回路（データ信号線駆動部）
４１０ …第１走査信号線駆動回路
４２０ …第２走査信号線駆動回路
４５０ …補助容量線駆動回路
５００ …表示部
Ｃｌｃ …液晶容量
Ｃｃｓ …補助容量
Ｃｇｄ …寄生容量
Ｃｐｉｘ …画素容量
Ｅｐｉｘ …画素電極
Ｅｃｏｍ …共通電極
ＧＬ（ｉ） …走査信号線（ｉ＝１，２，…，Ｎ）
ＳＬ（ｊ） …データ信号線（ｊ＝１，２，…，Ｍ）
ＣｓＬ …補助容量線
Ｐ（ｉ，ｊ） …画素形成部（ｉ＝１，２，…，Ｎ；ｊ＝１，２，…，Ｍ）
ＤＡ …デジタル画像信号
ＳＳＰ …データスタートパルス信号
ＳＣＫ …データクロック信号
ＧＳＰ１ …第１のゲートスタートパルス信号
ＧＳＰａ …奇数行ゲートスタートパルス信号
ＧＳＰｂ …偶数行ゲートスタートパルス信号
ＧＣＫ …ゲートクロック信号
ＧＣＫａ …奇数行ゲートクロック信号
ＧＣＫｂ …偶数行ゲートクロック信号
Ｇ（ｉ） …走査信号（ｉ＝１，２，…，Ｎ）
Ｓ（ｊ） …データ信号（ｊ＝１，２，…，Ｍ）
Ｖｃｏｍ …共通電位

Claims (5)

1. 複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置であって、
   表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動部と、
   前記複数の走査信号線を選択的に駆動する走査信号線駆動部とを備え、
   各画素形成部は、対応する交差点を通過する走査信号線が選択状態であるときにオン状態となり当該走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と対向するように配置された共通電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と前記共通電極とに挟持された液晶とを含み、
   前記データ信号線駆動部は、各画素電極と前記共通電極との間に印加される電圧の極性が１フレーム期間毎に反転するように前記複数のデータ信号を生成し、
   前記走査信号線駆動部は、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の一方の端部に印加すべき走査信号を生成する第１の走査信号線駆動回路と、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の他方の端部に印加すべき走査信号を生成する第２の走査信号線駆動回路とを含み、各走査信号線につき、前記第１の走査信号線駆動回路から前記一方の端部への前記走査信号の印加と前記第２の走査信号線駆動回路から前記他方の端部への前記走査信号の印加とを１フレーム期間毎に交互に切り換えることを特徴とする、マトリクス型の液晶表示装置。
2. 前記走査信号線駆動部は、前記第１の走査信号線駆動回路から前記走査信号が印加される走査信号線と前記第２の走査信号線駆動回路から前記走査信号が印加される走査信号線とが各フレーム期間において交互に並ぶように前記複数の走査信号線を選択的に駆動することを特徴とする、請求項１に記載のアクティブマトリクス型の液晶表示装置。
3. 前記走査信号線駆動部は、各フレーム期間において前記第１および第２の走査信号線駆動回路のいずれか一方のみから前記複数の走査信号線に前記走査信号が印加されるように前記複数の走査信号線を選択的に駆動することを特徴とする、請求項１に記載のアクティブマトリクス型の液晶表示装置。
4. 複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動回路であって、
   表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動部と、
   前記複数の走査信号線を選択的に駆動する走査信号線駆動部とを備え、
   各画素形成部は、対応する交差点を通過する走査信号線が選択状態であるときにオン状態となり当該走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と対向するように配置された共通電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と前記共通電極とに挟持された液晶とを含み、
   前記データ信号線駆動部は、各画素電極と前記共通電極との間に印加される電圧の極性が１フレーム期間毎に反転するように前記複数のデータ信号を生成し、
   前記走査信号線駆動部は、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の一方の端部に印加すべき走査信号を生成する第１の走査信号線駆動回路と、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の他方の端部に印加すべき走査信号を生成する第２の走査信号線駆動回路とを含み、各走査信号線につき、前記第１の走査信号線駆動回路から前記一方の端部への前記走査信号の印加と前記第２の走査信号線駆動回路から前記他方の端部への前記走査信号の印加とを１フレーム期間毎に交互に切り換えることを特徴とする、駆動回路。
5. 複数のデータ信号線と、前記複数のデータ信号線と交差する複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを有するアクティブマトリクス型の液晶表示装置の駆動方法であって、
   表示すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップと、
   前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップとを備え、
   各画素形成部は、対応する交差点を通過する走査信号線が選択状態であるときにオン状態となり当該走査信号線が非選択状態であるときにオフ状態となるスイッチング素子と、対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続された画素電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と対向するように配置された共通電極と、前記複数の画素形成部に共通的に設けられ前記画素電極と前記共通電極とに挟持された液晶とを含み、
   前記データ信号線駆動ステップでは、各画素電極と前記共通電極との間に印加される電圧の極性が１フレーム期間毎に反転するように前記複数のデータ信号が生成され、
   前記走査信号線駆動ステップは、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の一方の端部に印加すべき走査信号を生成する第１駆動ステップと、前記複数の走査信号線を選択的に駆動するために前記複数の走査信号線の他方の端部に印加すべき走査信号を生成する第２駆動ステップとを含み、
   前記走査信号線駆動ステップでは、各走査信号線につき、前記第１駆動ステップで生成された前記走査信号の前記一方の端部への印加と前記第２駆動ステップで生成された前記走査信号の前記他方の端部への印加とが１フレーム期間毎に交互に切り換わることを特徴とする、駆動方法。

Images