[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4688408B2 - 材料の二層を剥離する方法 - Google Patents

材料の二層を剥離する方法 Download PDF

Info

Publication number
JP4688408B2
JP4688408B2 JP2003127228A JP2003127228A JP4688408B2 JP 4688408 B2 JP4688408 B2 JP 4688408B2 JP 2003127228 A JP2003127228 A JP 2003127228A JP 2003127228 A JP2003127228 A JP 2003127228A JP 4688408 B2 JP4688408 B2 JP 4688408B2
Authority
JP
Japan
Prior art keywords
temperature
layers
peeling
annealing
material according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003127228A
Other languages
English (en)
Other versions
JP2003347526A (ja
Inventor
シュヴァルゼンバック ヴァルテール
マルヴィル クリストフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2003347526A publication Critical patent/JP2003347526A/ja
Application granted granted Critical
Publication of JP4688408B2 publication Critical patent/JP4688408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Heat Treatment Of Strip Materials And Filament Materials (AREA)
  • Glass Compositions (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Laminated Bodies (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は一般的に材料処理に関するものであり、より詳細には電子工学、光学またはオプトエレクトロニクスのための基板の処理に関するものである。
【0002】
より正確には、本発明は二層の間に画定された脆化表面にそって材料の二層を剥離する方法に関するものであって、該方法は、前記層を含む構造の熱アニーリングを含んでおり、アニーリングによって、温度をアニーリング開始温度からアニーリング終了温度にする。
【0003】
【従来の技術および発明が解決しようとする課題】
上述のようなタイプの方法は既知である。
【0004】
特に、かかる既知の方法を、その間に基板内への化学種の打ち込みによってあらかじめ脆化表面を画定した、同一基板に由来する材料の二層の剥離を実現するために応用することが知られている。
【0005】
打ち込む化学種は、イオンまたは原子とすることができる。したがって、シリコンなどの半導体材料の基板に、水素またはヘリウムなどの化学種を打ち込むことが知られている。
【0006】
そして脆化表面は、材料の性質、打ち込みの化学種の性質、および打ち込みのエネルギーによって決まる(この脆化表面は、典型的には、基板の打ち込み面に平行な平面である)。
【0007】
脆化表面は、それ自体既知の他のあらゆる手段によって実現されることもまた可能であるが、それは例えば、高密度材料の二領域の間に多孔質材料の中間領域を構築すること、基板(例えば、SOI型の基板)に埋め込まれた酸化膜を構成すること、あるいはまた二層の接着を、このとき接着区域を脆化表面に対応させて行うことによる。
【0008】
このような脆化表面によって分離された二層の剥離は、特許文献1に記載のごとく、薄い膜層の実現に利用することができる(その厚みは、数分の一ミクロンと数ミクロンの間に含まれることができる)。
【0009】
実際、この文書に記載されたSMARTCUT(登録商標)という一般名で知られている方法が目的としているのは、SOI型(広く用いられる英語用語のSilicon On Insulator)型の構造の製造である。この方法の主要な工程は、下記の通りである:
【0010】
(SOI構造の埋め込み酸化膜に対応する)酸化膜を生成するための、いわゆる上部シリコンプレートの酸化工程。
【0011】
脆化表面を生成し、そしてこの表面によって、一方で(埋め込み酸化膜側にある)SOI構造、他方でシリコンの残部を限定するための、この上部プレート内への水素イオン打ち込み工程。
【0012】
(シリコンでも、また別の材料でも実現できる)補強材と呼ばれる支持プレートへの上部プレートの接着工程。
【0013】
一方で、支持プレート、埋め込み酸化膜、および埋め込み酸化膜と脆化表面の間に位置するシリコン層とを含むSOI構造と、他方で、脆化表面の別の側に位置するシリコンの残部を得るための剥離を実現するためのアニーリング工程。
【0014】
この点に関して、正確には、このアニーリングは、
剥離を完全に実現することを可能にし、SOIと残部が実質的に剥離されてアニーリング炉から出てくるか、
あるいは、熱予算がアニーリングを完全に実現するには足りないときは、SOIと残部の間の劈開しか実現できない。「劈開」とは、剥離の前の状態に対応しており、劈開の際には、SOIと残余は、ヴァンデルヴァールス力型の結合によって、あるいはまた、剥離される二つの部分の単なる吸引効果によって、まだ連結されている。
この場合、アニーリングの後に、例えば、機械的エネルギーを加えて(脆化表面の部位に刃のような突出要素を挿入して)剥離を仕上げる。
【0015】
劈開と剥離から得られたSOIの表面の粗さを減らすための補足的処理。したがって、rms値で(英語の「root mean square」の頭字語に対応)5オングストロームを越えてはならいとする粗さの仕様が一般的に見られる。
【0016】
正確には、粗さの測定は、一般的に原子間力顕微鏡(AFM、英語の呼称Atomic Force Microscopeに対応する頭字語)によって実施される。
【0017】
このタイプの装置によって、粗さは、1×1μm2から10×10μm2、またもっとまれには50×50μm2、さらには100×100μm2まで、AFM顕微鏡の先端によって走査される表面上で測定される。
【0018】
また正確には、他の方法によっても、特に広く用いられる英語用語の「ヘイズ」(haze)の測定という手段で、表面の粗さを測定することができる。
【0019】
この方法は特に、全表面にわたって粗さの均一性を迅速に特徴付けられるという利点がある。
【0020】
ppm単位で測定されるこのヘイズは、特徴付けられる表面の光学反射率の特性を用いる方法に由来するものであり、またその微小粗さに応じて、表面によって拡散された光学「バックグラウンドノイズ」に対応する。
【0021】
ヘイズと粗さの間の関係の一例は、SOIの表面の場合が、図1に示されている。
【0022】
正確には、SMARTCUT(登録商標)法を利用して、SOI以外の構造、例えば、SOA構造(広く用いられる英語用語では、Silicon On Anything、すなわち任意材料上のシリコン)、あるいはさらにAOA(広く用いられる英語用語では、Anything On Anything、すなわち任意材料上の任意材料)を構成することもできる。
【0023】
アニーリングによる剥離の既知の方法は、一般的に、アニーリングを利用して、剥離される二層を含む構造を、例えば、350℃程度の比較的低いアニーリング開始温度から、より高いが500℃程度の値を超えない剥離温度にするものだが、これに伴い、アニーリング炉内では、毎分10℃程度のほぼ一定増加によって温度が変化する。
【0024】
従来技術のこれらの剥離アニーリングについて、剥離温度は、アニーリング終了温度に対応する。
【0025】
したがって、既知の剥離アニーリングは、ほぼ一定の温度勾配にそった温度変化で実施され、この勾配の傾きは10℃/分程度である。
【0026】
しかし、しばしば見られるごとく、剥離から得られた表面(すなわち、脆化表面の両側で向かい合う二層の表面)は、比較的高い粗さを示す。
【0027】
また、剥離から得られた表面について所望の表面状態を得るためには、比較的大規模な特殊処理が必要になることがある。
【0028】
例えば、SOIを構成するために、シリコンなどの材料のプレートの層を剥離する場合、一般的に、剥離の終わりには、80オングストロームrms程度の粗さが得られる(10*10ミクロンの場でのAFM測定)。
【0029】
したがって、本発明の主たる目的は、剥離から得られた表面の改善された表面状態を生み出すような剥離アニーリングの実現を可能にすることである。
【0030】
上述の所与に従い、第一の特定の様態によれば、本発明は、より詳細には、既知の方法に比較して、剥離から得られた表面の粗さを減らすことを可能にすることを目的とする。
【0031】
他方で、既知の剥離アニーリング方法では、剥離される構造の周辺構造の劣化も認められる。
【0032】
したがって、図2は、従来技術によるアニーリングによる剥離の後のSOIの表面の周辺縁の顕微鏡観察の典型的な結果を示しており、この周辺領域は「クラウン」と呼ばれる。
【0033】
この観察から、SOIのクラウン内に、数多くの構造不規則性が明らかになる。したがって、この図はSOIのクラウンの劣化を示し、前記劣化は、剥離アニーリングに一致している(これはSOI以外の型の構造にも当てはまる)。
【0034】
本発明はまた、アニーリングによる剥離の結果認められたかかる劣化を避けること、あるいは少なくとも減らすことも目的とする。
【0035】
【特許文献1】
仏国特許発明第2681472号明細書
【0036】
【課題を解決するための手段】
これらの目的を達成するために、本発明の第1の手段は、二層の間に画定された脆化表面にそって材料の二層を剥離する剥離方法において、該剥離方法は、前記二層の前記剥離を行うための熱アニーリングを含んでおり、前記熱アニーリングによって、温度を熱アニーリング開始温度から熱アニーリング終了温度にするに際して、該熱アニーリングの際に、第一段階によって転移温度まで熱アニーリング温度を変化させ、ついで、単位時間当たりの温度上昇が第一段階のときよりも高い第二段階によって熱アニーリング温度を変化させ
前記転移温度は、前記脆化表面の一部が剥離を受け、前記脆化表面全体には伝搬していない状態となる温度であることを特徴とする、材料の二層を剥離する方法である。
【0037】
の手段は、前記第一段階において、前記脆化表面の一部が剥離を受け、前記第二段階において、前記脆化表面の剥離を仕上げることを特徴とする、上記第1の手段に記載の、材料の二層を剥離する方法である。
の手段は、前記第二段階に続いて、一定温度で加熱する段階があることを特徴とする、上記第1の手段またはの手段に記載の、材料の二層を剥離する方法である。
の手段は、前記一定温度が、前記熱アニーリング終了温度に対応することを特徴とする、上記第の手段に記載の、材料の二層を剥離する方法である。
の手段は、前記第一段階のとき、単位時間当たりの温度上昇は、10℃/分以下の、平均傾きであることを特徴とする、上記第1の手段から第の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
の手段は、前記第二段階のとき、単位時間当たりの温度上昇は、15℃/分を越える、平均傾きであることを特徴とする、上記第1の手段から第の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
の手段は、前記熱アニーリング開始温度は、350℃以下であることを特徴とする、上記第1の手段から第の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
の手段は、前記熱アニーリング終了温度は、500℃から800℃であることを特徴とする、上記第1の手段から第の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
の手段は、前記熱アニーリング終了温度は、600℃であることを特徴とする、上記第の手段に記載の、材料の二層を剥離する方法である。
10の手段は、前記転移温度は、430℃から450℃であることを特徴とする、上記第1の手段から第の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
【0038】
11の手段は、前記脆化表面は、シリコンプレート内へ水素イオンを打ち込むことによって生成されることを特徴とする、上記第1の手段から第10の手段のいずれか一つに記載の、材料の二層を剥離する方法である。
【0039】
12の手段は、前記二層は、シリコン層を含んでいることを特徴とする、上記第11の手段に記載の、材料の二層を剥離する方法である。
13の手段は、前記二層は、シリコンの二層であり、該二層の一方はSOIに対応し、他方はシリコンの残部に対応することを特徴とする、上記第11の手段または第12の手段に記載の、材料の二層を剥離する方法である。
【0040】
【発明の実施の形態】
本発明のその他の様態、目的および利点は、付属の図面を参照して、次に示された本発明の実施態様の説明を読むことによっていっそう明らかになるだろう。従来技術の説明においてすでに説明した図1と図2の他に以下のものがある。
【0041】
図3は、本発明の実現に利用されるアニーリング炉の概略図である。
【0042】
図4(a)は、従来技術による剥離アニーリングを受けたSOIの表面の、ヘイズの空間分布を表している。
【0043】
図4(b)は、図4(a)にヘイズの空間分布を示した表面について、SOIの表面のヘイズの分布を全体的に示すグラフであり、図4(b)のグラフは、特に、対象表面の平均ヘイズの識別を可能にする。
【0044】
図5は、従来技術によって実施した剥離アニーリングの際の温度変化と、本発明によって実現した二つの剥離アニーリングについての同様の変化を、グラフで示している。
【0045】
図6は、SMARTCUT(登録商標)型の方法において、酸化され打ち込まれたシリコンのチップと、補強材との接着を、きわめて原理的に示している、
【0046】
図7(a)、図8(a)および図9(a)は、アニーリングによるそれらの剥離後の三つのSOIの表面でのヘイズの空間分布を視覚的に表しているもので、図7aのSOIは標準的剥離アニーリングを受けており、図8(a)と9(a)の二つのSOIは、異なる態様によって実施した本発明による剥離アニーリングを受けたものである、
【0047】
図7(b)、図8(b)および図9(b)は、図4(b)のグラフと同様に、SOIについてヘイズの分布を全体的に示すグラフであり、それぞれ図7(a)、図8(a)および図9(a)のグラフである(図7(b)は、図4(b)と同じように、既知の技術でアニーリングされたSOIに対応する)、
【0048】
図10から図12までは、それぞれが剥離アニーリングを受けた、三つのSOIの周辺縁の顕微鏡観察の同様の三つの表現である。図10は、標準アニーリングを受けたSOIに対応し、かつ図2に類似しているものである。また、図11と図12とは、それぞれ、図8(a)、(b)および図9(a)、(b)ののSOIに対応する。
【0049】
以下の説明の前置きとして、正確には、上述のごとくSOI(またはSOA、さらにはAOA)と、(SOIの場合はシリコンの)材料の残部の層を含む多層基板などの構造の場合、構造の形状は一般的に、きわめて薄いパンケーキ状の形状であり、広く用いられる英語用語に従って「wafer」という単語で示される。
【0050】
そしてウェハは、したがって、図3に示したごとく、炉内に垂直に配置される(剥離に供される層を含む構造であるウェハは符号10で示し、アニーリングのための炉は符号20で示される)。
【0051】
ウェハのこの垂直配置は、炉内での剥離の終わりに、あるいは、特に剥離したウェハを炉から取り出すための取り扱い作業の際に、それぞれのウェハの剥離された二層が、互いに対して、移動するおそれを防止することを目指したものである。
【0052】
事実、先に見たごとく、表面状態の仕様は、場合によっては、きわめて厳しかった(特にSOIの場合)。したがって、剥離された2つの層の表面のすり傷のおそれを避けるために、剥離された二層のいっさいの相対的移動を防止する必要がある。
【0053】
くわえて、図4(a)に示したごとく、剥離アニーリングから得られたSOI11の表面の粗さは不均整を示す。
【0054】
事実、この図では、ヘイズ、したがって、粗さが増加したSOIの表面の区域(時計の9時と10時の間に位置する)が認められる。
【0055】
かかる不均質性は、アニーリング炉内にホットスポットが存在することの結果である。図3に示したような炉の場合、より正確には垂直温度勾配の変換が問題になる。つまり剥離されるウェハは、図4(a)の図示に対して90゜の方向で炉内に配置されているからである。
【0056】
つぎに、図4(b)を参照して、図4(a)のSOIの表面のヘイズの全体的分布が示されている。
【0057】
もう一度言うが、このSOIは、従来技術で既知の方法によって剥離アニーリングを受けたものである。
【0058】
図4(b)は、SOI全体の平均ヘイズ値が87ppm程度であることを示している。
【0059】
この値は、このSOIの平均粗さの値に直接結びつけられており、したがって、ヘイズ測定によって特徴付けられた、SOIの粗さの測定のための基準値を示している。
【0060】
正確には、このヘイズ測定、ならびに本文において後述される類似の測定は、同一の手順と同一の装置によって、ここでは、KLA Tencor Surfscan SPI(商標登録出願)型の器具によって実施される。
【0061】
つぎに、図5を参照して、三つの剥離アニーリングの際の、アニーリング炉内の温度の経時変化が原理的に示される。
【0062】
もっと正確には、この図は、異なる三つのタイプのアニーリングに対応する三つの曲線51、52、53を含んでいる。
【0063】
この三つのアニーリングの際の温度変化の開始は、従来技術で既知のごとく、350℃の初期の平段部(アニーリング初期温度に対応)と、それに続く、傾きが毎分10℃程度(あるいは未満)の温度上昇勾配とから成る。
【0064】
しかしながら、図の右側部分においては、三つのアニーリングの温度は、経時的に、異なる変化を示すことが分かる。
【0065】
特に、曲線51は、従来技術による剥離アニーリングの変化を図示している。
【0066】
かかるアニーリングにおいて、第一の平段部の間、350℃の初期レベルに維持された後、温度は、毎分10℃程度の傾きの既知の勾配にそって、500℃程度の剥離およびアニーリング終了温度まで変化する。
【0067】
しかしながら、正確には、そこから剥離が始まるのを観察できる、いわゆる「剥離開始」温度は、430℃から450℃程度の値を持つことができる。
【0068】
アニーリング初期温度は、350℃未満の値を持つことができる(これは、曲線52と53によって図示された、本発明によるアニーリングの場合にも当てはまる)。
【0069】
このアニーリングの終了は、このアニーリング終了温度で、第二の平段部を有している。
【0070】
この既知のアニーリングの場合、したがって、温度変化は単一の勾配にそって行われる。
【0071】
一方、曲線52は、第一の実施例において、本発明によって実施されたアニーリングの温度の変化を示している。
【0072】
ここで分かるように、この場合、傾きが毎分10℃程度(あるいは未満)の標準勾配の一部をとった後、温度が一旦430℃から450℃程度の転移値になったとき、温度は、傾きが第一の勾配のものとは異なる第二の勾配にそって変化する。
【0073】
二つの勾配は、ほぼ直線で示される。
【0074】
より正確には、第二の勾配は、第一の勾配のものよりかなり大きな傾きを有しており、この第二の勾配の傾きは、毎分16℃程度である。
【0075】
しかしながら、正確には、本発明によるこのアニーリング、ならびに曲線53で表されるアニーリングについて、二本の直線勾配は、転移温度によって分離された二段階での同じ概括的変化に対応する、非直線の二つの勾配に代えることが可能であり、第二段階はもっと急速な温度上昇に対応する。
【0076】
アニーリングは、600℃程度のアニーリング終了温度での平段部で終わる。
【0077】
曲線53は、本発明の実施例を示しており、この実施例では、第二の勾配が、430℃から450℃に向かう転移の後でも、毎分16℃程度の傾きを有している。
【0078】
この場合、第二の勾配は、800℃程度の、さらに高い値でのアニーリング終了温度まで延長する。
【0079】
したがって、曲線52と53に対応する、本発明による剥離アニーリングは、それぞれ異なる平均勾配を有する二段階を含む温度上昇を伴って実行される(これらの勾配は、直線のこともあるし、直線でないこともある)。
・「緩速な」段階では、その平均勾配は、10℃/分程度かそれ未満の、比較的小さい平均傾きを持つことができる、
・続く「急速な」段階では、平均傾きが増加する(15℃/分以上程度になることがある)が、この第二段階は、剥離を仕上げ、後述のごとく、改善された表面状態に達することを可能にするためのものである。
【0080】
より正確には、第一段階は、従来の剥離アニーリング勾配に対応する。
【0081】
この第一段階は、本発明の場合、剥離するウェハに「ほぼ」剥離に至る熱エネルギーを加えることを目的とする。
【0082】
さらに正確には、第一段階は転移温度で停止するが、該転移温度は、第一段階のときにウェハに加えられた熱エネルギーに続く剥離開始に対応している。
【0083】
「剥離開始」とは、脆化表面の一部が実質的に剥離を受けるが、この剥離が脆化表面全体には伝播していない状態を意味する。
【0084】
これはウェハが、その脆化表面の部位で、剥離「泡」を有する状態である。
【0085】
(曲線51で表されるもののような)従来のアニーリングにおいて、(アニーリングの際に剥離を完全に実現しようとする場合には)剥離を仕上げるために、同じ平均傾きにそった勾配を、この剥離の開始を越えて継続する。
【0086】
反対に、本発明の場合は、第二の勾配に対応する第二の段階で、アニーリングを継続するように温度変化の傾きを増すが、該傾きは、第一段階の傾きよりもかなり大きい。
【0087】
正確には、転移温度は、先に見たごとく、剥離開始に対応する温度であるが、それは、剥離されるウェハの性質と寸法に応じて適合化されるものである。この適合化は計算図表によって、あるいは実験的に行われることができるものである。
【0088】
この点に関して、さらに指摘すると、「転移温度」は、より正確には、ウェハに加えられた「転移熱予算」に対応しており、それ自体は、ウェハの脆化表面内で剥離開始が得られるウェハの状態に対応する。
【0089】
第二段階は、既知の仕方で得られるものに対してかなり改善された表面状態(とくに粗さ)に達することを可能にして、剥離を仕上げることを目的とする。
【0090】
事実、本件出願人は、第一段階を継続させて、先に定義され明らかにされたような転移温度の後、かなり増加した平均傾きの第二段階で、従来技術での剥離アニーリングの終わりに得られるものに対してかなり改善された、剥離層の表面状態が得られることを認めた。
【0091】
第二段階は、増加した平均傾きを示すことに加えて、さらに好適には、ウェハを、(曲線51によって図示されたごとく500℃程度である)従来技術での剥離アニーリングの終了温度に対して同じくかなり増加した、剥離終了温度にすることも明確にしておこう。
【0092】
このことは、曲線52と53のアニーリング終了温度によって図示される。
【0093】
そしてこの特性は、第二段階に関連する急な平均傾きと組み合わされて、実際に、特に興味深い表面状態を得ることを可能にするが、この場合、剥離された層の表面の粗さは、さらに減少する。
【0094】
ウェハの脆化表面の特定の場所で剥離を開始するために、炉の内部の温度の不均質性(例えば、内部にウェハが垂直に配置された炉内の熱傾度の存在)を活用することができるだろう。
【0095】
正確には、剥離するウェハが、異なる機械的特性を有する二つのチップの接着によって構成される場合、接着された二つのチップのそれぞれの機械的ふるまいもまた、層の剥離に影響する。
【0096】
これは例えば、SMARTCUT(登録商標)型の方法によって作製したSOIの場合であり、SOIは、SOIとシリコンの残部の、(打ち込みで構成された)脆化表面の部位での剥離によって得られる。
【0097】
正確には、この点に関して、「剥離」と言うとき、ここでは、剥離とは、接着(広く用いられる英語用語では「bonding」)によって実現されていた結合を解除する作業を意味しない。
【0098】
したがって、SOIを構成するためのウェハの「剥離」の場合、(酸化され打ち込まれたシリコンプレートと、補強材との間の)接着によって、接着界面を構成し、打ち込みによって実現された脆化表面の部位で剥離するが、この脆化表面は、非常に似ていても、接着界面とは区別される。
【0099】
この場合、剥離される二つの「層」は、したがって、一方では、補強材、酸化物およびシリコンのチップとを有するSOI自体であり、他方では、シリコンの残部である。
【0100】
SOIの酸化物とシリコンのチップはきわめて薄いので、SOIは、補強材の機械的特性と同一視できるような機械的特性を有しており、その結果、剥離される二つの「層」は、シリコンと補強材のそれぞれの機械的特性を有する(補強材はシリコンで実現することができるが、しかしもっとも多様な材料、例えば石英でも実現できるので、性質が異なることがある)。
【0101】
機械的特性の観点から、したがって、SOIの剥離される二層のそれぞれを、「剥離する」ウェハを構成するためにあらかじめ接着された二つのチップ(シリコンのチップと、補強材)と、それぞれ同一視することができる。
【0102】
すぐ後の記述は、あらかじめ接着された二つのチップと同じように同一視することができる二層の剥離(すなわち、あらかじめ実現した脆化界面の破断)にも当てはまり、剥離される二層のそれぞれは、本質的に、これら二つのチップの一方の材料によって構成される。
【0103】
また、一般的に、剥離する層の機械的ふるまいの影響に戻ると、正確には、SOIの剥離される二層(シリコンの残部、およびSOI自体)は、したがって、異なる機械的特性を有することがある。
【0104】
くわえて、これら二層は、先に見たごとく、機械的観点からは、シリコンのチップ、および補強材と同等である(これら二つの要素は、接着によって組み合わされている)。
【0105】
正確には、このように接着された二つのチップは、厳密には平滑でない。
【0106】
事実、かかるチップの平滑性には公差が存在する。
【0107】
そして、二つのチップ(酸化され打ち込まれたシリコンS、および補強材R−図6参照)は、二つのそれぞれのチップのくぼみが、図に原理的に示したごとく、向かい合うように実現されている。
【0108】
正確には、この図において、接着された二つのチップのくぼみは、実際よりもはるかに深く表現されており、実際の比率には全く対応していない。
【0109】
かかる接着の際に、二つのチップのくぼみは、二つのチップの表面を一緒に接着するように「つぶされる」。このように構成されたウェハの二つのチップは(したがって「剥離する」二層は、というのも、先に見たごとく、これら二層は、接着された二つのチップと機械的に同等であるので)、互いに(特にその中央領域で)、接近させることによって軽くプレストレスを付与されている。
【0110】
したがって、これら二層は、上述の接着による応力緩和運動において、相互の間に剥離が開始されたらすぐに、互いに離れる傾向がある。
【0111】
そして、これによって、上述の、第一のアニーリング段階の後に得られる、初期剥離後の剥離の継続が促進される。
【0112】
正確には、この緩和現象は、その剥離される二層が、それらを互いに近づけるプレストレスを受けてあらかじめ接着された二つのチップと同一視できるようないっさいのウェハの、本発明による剥離について作用する。
【0113】
一般的に、本発明による方法に戻ると、先に述べたごとく、アニーリング終了温度は、従来技術のアニーリング終了温度よりも高い。
【0114】
より正確には、本発明の推奨実施例において、500℃から800℃程度のアニーリング終了温度で、有利な結果が得られるだろう。
【0115】
さらに正確には、本発明の推奨実施例によれば、アニーリング終了温度は600℃程度である。
【0116】
正確には、「急速な」勾配と呼ばれる第二の勾配の傾きは、必ずしも毎分16℃ではない。この非制限的値は適合させることができる。いずれにしても、この値は、温度上昇の第一の勾配の傾きの値をかなり超える。
【0117】
同様に、アニーリング終了温度は、好適には、従来の剥離アニーリングのためよりも実質的にかなり高く選択されるが、推奨値でしかない上述の値に限定されない。
【0118】
また正確には、曲線52と53に示された二つの直線勾配の温度上昇の特徴は、本発明の特定の実施態様に過ぎない。
【0119】
実際、本発明によって実施された、かかるアニーリングの一般的特徴は、下記の特徴を有する。
第一段階として、温度を(前述のごとく350℃未満の値を持つことがある)アニーリング開始温度から、ウェハ剥離開始温度に対応する温度にする。正確には、剥離開始は、例えば、打ち込みによって画定された脆化表面から剥離アニーリングによって発生した気泡の直径を、それ自体既知のいっさいの手段によって観察することができるが、気泡は、打ち込まれた化学種によって構造内に形成された微小空洞の合体に由来する。この第一段階は、曲線52と53の「緩速な」第一の勾配に対応する。
続いて、第二段階では、既知の剥離アニーリングのように温度を安定させる代わりに、剥離開始温度よりわずかに高いだけの温度に対応するアニーリング終了温度で、反対に、温度の上昇を継続するだけでなく、単位時間当たりの温度上昇をも増加させる。
【0120】
したがって、第一段階は、機械的な剥離開始に対応し、他方で、集中的アニーリングの第二段階は、この剥離を仕上げるだけでなく、(後で詳しく述べるごとく)きわめて良好な表面を得ることも可能にし、したがって、この第二段階は、仕上げ段階に対応するように考えられる。
【0121】
また正確には、アニーリングの二つの段階の間の転移温度に対応する、剥離開始温度は、剥離する構造の特性に応じて変化することがある。
【0122】
事実、上述の430℃から450℃の値は、厳密には制限的でない。構造の材料および、(この表面が打ち込みによって生成された場合の)脆化表面の生成に用いられた打ち込みの用量やエネルギーなどの特性に応じて、この温度はある程度変動することがある。
【0123】
例えば、打ち込みによって脆化表面を生成するならば、剥離開始の発泡を引き起こすために加えられなければならない熱予算は、打ち込みエネルギーを変更したときには、適合させなければならない。
【0124】
図7(a)、図8(a)、図9(a)は、三つの異なる態様にしたがって剥離アニーリングを受けた三つのSOIの表面の、ヘイズの空間分布の違いを示している。
【0125】
図7(a)は、したがって、図5の曲線51に対応する、従来の剥離アニーリングを受けたSOIの表面のヘイズの分布を示している。
【0126】
この図は、図7(b)に関連づけられるものであり、図7(b)は、図4(b)にならって、SOIの表面のヘイズの全体的分布と、87ppm程度の平均値を示している。
【0127】
一方、図8(a)は、本発明による剥離アニーリングを受けたSOIの表面のヘイズの空間分布を、図5の曲線52に対応する温度の変化と共に示している。
【0128】
この図は、SOIの表面上に73ppm程度の平均ヘイズ値が導き出される図8(b)に関連づけられる。
【0129】
このように、剥離から得られたSOIの表面で、平均ヘイズ値のかなりの減少が認められ、それゆえ、粗さのかなりの減少が認められることになる。
【0130】
図9(a)(b)は、図5の曲線53に合致する温度変化によって剥離アニーリングを受けた、別のSOIに対応する。
【0131】
この場合、図8(b)に特に示したごとく、SOIの表面のヘイズの平均値は、5ppm程度である。
【0132】
したがって、これは、SOIの表面の粗さの、きわめて大きな減少に対応する。
【0133】
他方、図10から図12までは、(図5の三つの曲線51、52、53にそれぞれ対応する)上述の三つのそれぞれの態様による剥離アニーリングを受けた三つのSOIのクラウンの状態の変化を図示している。
【0134】
これらの図10から図12までは、SOI構造の周辺劣化の大きな減少を示している(一番劣化した構造は、従来のアニーリングに対応し、一番温存された構造は、本発明によって実施されたアニーリングに対応しており、それは、図5の曲線53に対応する)。
【0135】
正確には、上記の例は、SOIを発生することを可能にする剥離を参照して記載されたが、本発明は、剥離する層を画定することを可能にする脆化表面を有するいっさいの構造の剥離に応用できる。
【0136】
【発明の効果】
以上述べたように、本発明によれば、SOIなどで、剥離から得られた表面の改善された表面状態を生み出すような剥離アニーリングの実現を可能にすることができる。また、アニーリングによる剥離の結果認められる周辺縁の劣化を抑えることもできる。したがって、電子工学、光学またはオプトエレクトロニクスのための基板の処理に関して、信頼性および歩留まりの向上に資するとろが大きい。
【図面の簡単な説明】
【図1】従来技術におけるSOIの表面のヘイズと粗さの関係の一例を示す図
【図2】従来技術におけるアニーリングによる剥離後のSOIの周辺縁の顕微鏡観察の一例
【図3】本発明に用いられる、アニーリング炉の概略図
【図4】従来技術によって剥離アニーリングをうけたSOIの表面のヘイズの空間分布(a)と、全体的に示すグラフ(b)
【図5】本発明に係る剥離アニーリングの温度経過と従来技術との比較
【図6】SMARTCUT(登録商標)型の方法において、酸化され打ち込まれたシリコンチップと、補強材の接着原理的に示している、
【図7】アニーリング剥離後のSOIの表面でのヘイズの分布空間分布(a)と全体的グラフ(b)
【図8】アニーリング剥離後のSOIの表面でのヘイズの分布空間分布(a)と全体的グラフ(b)
【図9】アニーリング剥離後のSOIの表面でのヘイズの分布空間分布(a)と全体的グラフ(b)
【図10】図7に対応する周辺縁の顕微鏡観察
【図11】図8に対応する周辺縁の顕微鏡観察
【図12】図9に対応する周辺縁の顕微鏡観察
【符号の説明】
10 層を含む構造
11 SOI
20 炉

Claims (13)

  1. 二層の間に画定された脆化表面にそって材料の二層を剥離する剥離方法において、
    該剥離方法は、前記二層の前記剥離を行うための熱アニーリングを含んでおり、
    前記熱アニーリングによって、温度を熱アニーリング開始温度から熱アニーリング終了温度にするに際して、
    該熱アニーリングの際に、第一段階によって転移温度まで熱アニーリング温度を変化させ、ついで、単位時間当たりの温度上昇が第一段階のときよりも高い第二段階によって熱アニーリング温度を変化させ
    前記転移温度は、前記脆化表面の一部が剥離を受け、前記脆化表面全体には伝搬していない状態となる温度であることを特徴とする、材料の二層を剥離する方法
  2. 前記第一段階において、前記脆化表面の一部が剥離を受け、前記第二段階において、前記脆化表面の剥離を仕上げることを特徴とする、請求項1に記載の、材料の二層を剥離する方法。
  3. 前記第二段階に続いて、一定温度で加熱する段階があることを特徴とする、請求項1または2に記載の、材料の二層を剥離する方法。
  4. 前記一定温度が、前記熱アニーリング終了温度に対応することを特徴とする、請求項に記載の、材料の二層を剥離する方法。
  5. 前記第一段階のとき、単位時間当たりの温度上昇は、10℃/分以下の、平均傾きであることを特徴とする、請求項1からのいずれか一つに記載の、材料の二層を剥離する方法。
  6. 前記第二段階のとき、単位時間当たりの温度上昇は、15℃/分を越える、平均傾きであることを特徴とする、請求項1からのいずれか一つに記載の、材料の二層を剥離する方法。
  7. 前記熱アニーリング開始温度は、350℃以下であることを特徴とする、請求項1からのいずれか一つに記載の、材料の二層を剥離する方法。
  8. 前記熱アニーリング終了温度は、500℃から800℃であることを特徴とする、請求項1からのいずれか一つに記載の、材料の二層を剥離する方法。
  9. 前記熱アニーリング終了温度は、600℃であることを特徴とする、請求項に記載の、材料の二層を剥離する方法。
  10. 前記転移温度は、430℃から450℃であることを特徴とする、請求項1からのいずれか一つに記載の、材料の二層を剥離する方法。
  11. 前記脆化表面は、シリコンプレート内へ水素イオンを打ち込むことによって生成されることを特徴とする、請求項1から10のいずれか一つに記載の、材料の二層を剥離する方法。
  12. 前記二層は、シリコン層を含んでいることを特徴とする、請求項11に記載の、材料の二層を剥離する方法。
  13. 前記二層は、シリコンの二層であり、該二層の一方はSOIに対応し、他方はシリコンの残部に対応することを特徴とする、請求項11または12に記載の、材料の二層を剥離する方法。
JP2003127228A 2002-05-02 2003-05-02 材料の二層を剥離する方法 Expired - Lifetime JP4688408B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0205500 2002-05-02
FR0205500A FR2839385B1 (fr) 2002-05-02 2002-05-02 Procede de decollement de couches de materiau

Publications (2)

Publication Number Publication Date
JP2003347526A JP2003347526A (ja) 2003-12-05
JP4688408B2 true JP4688408B2 (ja) 2011-05-25

Family

ID=28800114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003127228A Expired - Lifetime JP4688408B2 (ja) 2002-05-02 2003-05-02 材料の二層を剥離する方法

Country Status (10)

Country Link
US (2) US6828216B2 (ja)
EP (1) EP1359615B1 (ja)
JP (1) JP4688408B2 (ja)
KR (1) KR100796833B1 (ja)
CN (1) CN1323426C (ja)
AT (1) ATE412973T1 (ja)
DE (1) DE60324353D1 (ja)
FR (1) FR2839385B1 (ja)
SG (1) SG127693A1 (ja)
TW (1) TWI270931B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US7510948B2 (en) 2003-09-05 2009-03-31 Sumco Corporation Method for producing SOI wafer
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2867307B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
JP2006203087A (ja) * 2005-01-24 2006-08-03 Sumco Corp 薄膜soiウェーハのマイクロラフネス評価方法
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Soi基板およびsoi基板の製造方法
KR100738460B1 (ko) 2005-12-23 2007-07-11 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법
WO2007087354A2 (en) * 2006-01-24 2007-08-02 Baer Stephen C Cleaving wafers from silicon crystals
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
JP2009532918A (ja) 2006-04-05 2009-09-10 シリコン ジェネシス コーポレーション レイヤトランスファプロセスを使用する太陽電池の製造方法および構造
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP5028845B2 (ja) 2006-04-14 2012-09-19 株式会社Sumco 貼り合わせウェーハ及びその製造方法
KR101340002B1 (ko) * 2006-04-27 2013-12-11 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) * 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR2914496B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la defectivite post decollement d'une couche mince par modification de son recuit de decollement.
FR2919960B1 (fr) * 2007-08-08 2010-05-21 Soitec Silicon On Insulator Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation
JP2009283582A (ja) * 2008-05-21 2009-12-03 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5263509B2 (ja) * 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
CN103370800A (zh) * 2010-12-29 2013-10-23 Gtat公司 用于形成薄层板的方法和设备
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
CN106711027B (zh) * 2017-02-13 2021-01-05 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
FR3108440A1 (fr) * 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince
US11377758B2 (en) 2020-11-23 2022-07-05 Stephen C. Baer Cleaving thin wafers from crystals
FR3132384B1 (fr) * 2022-01-31 2024-01-12 Soitec Silicon On Insulator Procede de transfert d’une couche mince sur un substrat support

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303139A (ja) * 1997-04-28 1998-11-13 Denso Corp 半導体基板の製造方法
WO1999030370A1 (fr) * 1997-12-09 1999-06-17 Seiko Epson Corporation Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP2000294470A (ja) * 1999-04-09 2000-10-20 Shin Etsu Handotai Co Ltd Soiウエーハおよびsoiウエーハの製造方法
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3060116B2 (ja) 1995-09-04 2000-07-10 中洲電機株式会社 電気的接続箇所に用い通電性を得るための部材及び道具
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303139A (ja) * 1997-04-28 1998-11-13 Denso Corp 半導体基板の製造方法
WO1999030370A1 (fr) * 1997-12-09 1999-06-17 Seiko Epson Corporation Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JP2000294470A (ja) * 1999-04-09 2000-10-20 Shin Etsu Handotai Co Ltd Soiウエーハおよびsoiウエーハの製造方法
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi

Also Published As

Publication number Publication date
KR20030086436A (ko) 2003-11-10
FR2839385B1 (fr) 2004-07-23
JP2003347526A (ja) 2003-12-05
FR2839385A1 (fr) 2003-11-07
TWI270931B (en) 2007-01-11
CN1479353A (zh) 2004-03-03
KR100796833B1 (ko) 2008-01-22
DE60324353D1 (de) 2008-12-11
TW200402770A (en) 2004-02-16
US7300856B2 (en) 2007-11-27
US20030216008A1 (en) 2003-11-20
CN1323426C (zh) 2007-06-27
US6828216B2 (en) 2004-12-07
EP1359615A1 (fr) 2003-11-05
EP1359615B1 (fr) 2008-10-29
US20050101104A1 (en) 2005-05-12
SG127693A1 (en) 2006-12-29
ATE412973T1 (de) 2008-11-15

Similar Documents

Publication Publication Date Title
JP4688408B2 (ja) 材料の二層を剥離する方法
JP4698124B2 (ja) ウェハ材料の劈開方法
US6429094B1 (en) Treatment process for molecular bonding and unbonding of two structures
KR100745700B1 (ko) 가압을 이용한 박막 제조방법
JP5988389B2 (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
EP1559138B1 (fr) Procede de formation d'une zone fragile dans un substrat par co-implantation
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US7176108B2 (en) Method of detaching a thin film at moderate temperature after co-implantation
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
JP4855015B2 (ja) 二枚のウエハを結合する前の熱処理
US7977209B2 (en) Method for manufacturing SOI substrate
WO2007019544A2 (en) Pre-made cleavable substrate and devices using films provided by a layer transfer process
JP2009111381A (ja) 微細な埋め込み絶縁層を有するsoi基板
JP2003506892A (ja) 過度の脆弱化ステップを有した薄層の移送方法
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR20100120283A (ko) Soi 기판의 표면 처리 방법
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
US20080102601A1 (en) Method for producing a semiconductor substrate
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
KR20150013556A (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
US7807548B2 (en) Process of forming and controlling rough interfaces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4688408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term