[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5263509B2 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP5263509B2
JP5263509B2 JP2008241378A JP2008241378A JP5263509B2 JP 5263509 B2 JP5263509 B2 JP 5263509B2 JP 2008241378 A JP2008241378 A JP 2008241378A JP 2008241378 A JP2008241378 A JP 2008241378A JP 5263509 B2 JP5263509 B2 JP 5263509B2
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
temperature
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008241378A
Other languages
English (en)
Other versions
JP2010073988A (ja
Inventor
徳弘 小林
浩司 阿賀
徹 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008241378A priority Critical patent/JP5263509B2/ja
Priority to EP09814212A priority patent/EP2325868A4/en
Priority to PCT/JP2009/003708 priority patent/WO2010032366A1/ja
Priority to US13/060,558 priority patent/US20110151643A1/en
Publication of JP2010073988A publication Critical patent/JP2010073988A/ja
Application granted granted Critical
Publication of JP5263509B2 publication Critical patent/JP5263509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関し、典型的には、水素イオン等を注入したウェーハを他のウェーハと貼り合わせた後にイオン注入層で剥離して貼り合わせウェーハを製造する方法に関する。
イオン注入剥離法により貼り合わせSOIウェーハを製造する場合、絶縁膜形成、水素イオン打ち込み、貼り合わせ、剥離熱処理等の処理が必要である。剥離熱処理後のSOIウェーハにはボイド、ブリスターと言われている貼り合わせ界面の欠陥の発生という問題がある。この欠陥は剥離熱処理を含めたその前工程に強く依存している。その一つの原因としては、各工程中に付着するパーティクルがあげられる。特に埋め込み酸化膜(BOX)が薄くなればなるほど欠陥は多発する傾向がある。
SOIウェーハを作製する場合、BOXが100nm以下と薄くなると欠陥の数が増える傾向があり、またBOXが100nm以上の厚い場合でも剥離熱処理を含めた前工程でのパーティクル等が起因になり欠陥が発生する。
これらの欠陥としては、目視でもわかるブリスター、ボイド及びパーティクルカウンターで検出されるLPD(Light Point Defect)等がある。しかしLPDもSEM等で観察すると実態は小さなボイドであった。これらの欠陥は、より少なく、可能ならばできる限り無くす必要があり、特に欠陥が発生しやすいBOXが薄いSOIウェーハや、BOXのない直接接合ウェーハの欠陥を少なくする必要があった。
欠陥を少なくするために、水素イオンの打ち込み深さを深くしてSOI層を厚くすることによって剛性を高める方法もあるが、BOXが薄くなるとその効果は充分ではない。また水素イオンを深く注入すると後工程で犠牲酸化等によりSOI層の厚さを減少させる量が多くなるためプロセス時間が長くなり、またSOI膜厚分布は悪化する傾向があった。
また、欠陥を少なくする別の方法としては、貼り合わせ面をプラズマにさらすプラズマ処理を行うことによって貼り合わせ面を活性化し、貼り合わせ強度を向上させる方法もある。例えば、特許文献1には、プラズマ処理して酸化膜を形成し、その表面を純水洗浄し乾燥して貼り合わせる方法が記載されている(特許文献1参照)。
しかし、このような方法で貼り合わせウェーハを製造しても、貼り合わせ界面の欠陥(ボイドやブリスター)の低減は十分なものではなかった。
特に、貼り合わせ面に介在させるシリコン酸化膜の厚さが100nm以下の場合や、酸化膜を介在させずに直接接合する場合は、貼り合わせ界面の欠陥(ボイドやブリスター)の低減は困難であった。そこで、一旦、100nmを超える酸化膜を形成して貼り合わせ、ボンドウェーハの薄膜化を行った後に不活性ガス雰囲気下で高温熱処理を行うことによってシリコン酸化膜(埋め込み酸化膜(BOX))の厚さを低減する方法が用いられることがあった(特許文献2参照)。
特開平5−82404号公報 特開2004−221198号公報
そこで本発明は、上記問題点に鑑みてなされたものであって、シリコン単結晶からなるボンドウェーハを、直接あるいは100nm以下と極めて薄いシリコン酸化膜を介してベースウェーハと貼り合わせる際に、貼り合わせウェーハの薄膜や貼り合わせ界面に発生する欠陥を防止することができる貼り合わせウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行うことによって前記イオン注入層で前記ボンドウェーハを剥離させて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、前記イオン注入層形成後、前記貼り合わせの前に、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の貼り合わせ面に対してプラズマ処理を施し、かつ前記剥離熱処理は、炉内温度が475℃未満の一定温度に設定された熱処理炉内に貼り合わせたウェーハを昇温工程なしで直接投入し、前記一定温度で熱処理するものとすることを特徴とする貼り合わせウェーハの製造方法を提供する。
本発明は貼り合わせ前のウェーハ表面にプラズマ処理を行うことと、昇温工程の無い475℃未満の一定温度での剥離熱処理を組み合わせることを主な特徴とする。
このように、ウェーハを直接あるいはシリコン酸化膜を介して貼り合わせる際に、貼り合わせ前のウェーハの少なくとも一方にプラズマ処理を行うことで、貼り合わせ強度を高める。更に、昇温工程のない一定温度での剥離熱処理を行うことによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制(消滅)することができる。また剥離熱処理の際に、温度を475℃以上に設定するとかえってボイドが発生しやすくなるので、剥離熱処理温度を475℃未満にする。これによって貼り合わせ界面にボイドが発生することを抑制することができ、従って貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制できる。
また、前記剥離熱処理の一定温度を、400℃以上450℃以下とすることが好ましい。
剥離熱処理の温度が400℃未満の場合、剥離を発生させるために数10時間以上の長時間を必要としたり、イオン注入層に外力を加える必要が生じるため、効率が低下する。
また、450℃以下の温度範囲とすれば、ボイドの発生率が急激に増加することもないので、上限温度を450℃以下とすれば、確実にボイドの発生を抑制することができる。
また、前記一定温度で熱処理した後に前記熱処理炉から前記貼り合わせウェーハを取り出す際の温度を、前記剥離熱処理の際の温度と同一温度とすることが好ましい。
一定温度で熱処理した後は、貼り合わせたウェーハは既に剥離が生じており、熱処理炉から取り出す際の温度は特に限定されるものではない。しかし、剥離熱処理の温度と同一温度とすれば、降温工程を省略することができるので効率的であり、製造コストを低減させることができる。
また、前記シリコン酸化膜の厚さを、100nm以下とすることが好ましい。
上述のように本発明の貼り合わせウェーハの製造方法によれば、貼り合わせウェーハの薄膜側に欠陥が発生することを抑制でき、シリコン酸化膜の厚さが100nm以下と薄い場合にも、貼り合わせ界面にボイドやブリスターが発生することを抑制することができる。
以上説明したように、昇温工程を有する従来行われていたような剥離熱処理の場合、昇温中に結合強度が高まるが、その間にボイドの要因となる界面の欠陥の成長も同時に生ずるため、ボイドの低減には繋がらない。しかし、本発明のように、貼り合わせ面へのプラズマ活性化処理に加えて昇温工程のない一定温度での剥離熱処理を行うことによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制(消滅)する様に作用するため、これによって貼り合わせ界面のボイドやブリスターを十分に低減することができる。
また剥離熱処理時の一定温度を475℃未満にすることによって、ウェーハを熱処理炉に投入する際の温度が高くなることによってウェーハ面内の温度分布が大きくなることを抑制し、剥離が面内で段階的に生ずることを抑制することができる。
そしてこれらの効果によって貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制することができる。
以下、本発明についてより具体的に説明する。
前述のように、シリコン単結晶からなるボンドウェーハを、直接あるいは100nm以下と極めて薄いシリコン酸化膜を介してベースウェーハと貼り合わせる際に、貼り合わせウェーハの薄膜および貼り合わせ界面に発生する欠陥を防止することができる貼り合わせウェーハの製造方法の開発が待たれていた。
通常、イオン注入剥離法で剥離熱処理を行う際には、例えば特開2003−347526号等に記載されている様に、350℃程度の低温に保持された熱処理炉に貼り合わせたウェーハを投入し、500℃以上の温度に昇温して所定時間保持する方法が行われる。
そして貼り合わせ前のウェーハの少なくとも一方をプラズマ処理することで貼り合わせ強度を高めた場合でも、シリコン単結晶ウェーハを直接あるいは100nm以下のシリコン酸化膜を介して貼り合わせる場合には、このような昇温工程を行う熱処理を行うとボイドやブリスターを十分に低減することはできない。
そこで、本発明者らは鋭意検討を重ねた結果、貼り合わせ前のウェーハの貼り合わせ面にプラズマ処理を行って貼り合わせ強度を増加させ、かつ貼り合わせたウェーハの投入温度とアニール温度が同一の剥離熱処理を行い、且つその温度を475℃以下とすることによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制(消滅)できることを発見し、本発明を完成させた。
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図1は本発明の貼り合わせウェーハの製造方法の工程の一例を示したフロー図である。
まず、図1の工程(a)では、ボンドウェーハ10とベースウェーハ20として例えば鏡面研磨されたシリコン単結晶ウェーハ2枚を用意する。
ここで図1ではボンドウェーハ10にだけ予め絶縁膜として酸化膜12が形成されているが、酸化膜12はベースウェーハ20にだけ形成されていてもよいし、両ウェーハに形成されていてもよい。また両ウェーハともに酸化膜が形成されていなく、直接貼り合わされる場合もある。これらは目的に応じて適宜選択される。
このとき形成させる酸化膜としては、例えば熱酸化膜、CVD酸化膜等を形成させることができる。なお、それぞれのウェーハに形成される酸化膜は、裏面も含めたウェーハの全面に形成される他、貼り合わせ面のみに形成されていてもよい。
また、形成される酸化膜の厚さを100nm以下とすることができる。
本発明の貼り合わせウェーハの製造方法は、貼り合わせ界面でのボイドやブリスターの発生を抑制することができるものであるため、貼り合わせ面のシリコン酸化膜の厚さが100nm以下と薄く、欠陥が発生し易い場合であっても、貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制することができ、好適である。
次に工程(b)では、ボンドウェーハ10の酸化膜12の表面(貼り合わせ面13)から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層11を形成する。この際、注入エネルギー、注入線量、注入温度等その他のイオン注入条件は、所定の厚さの薄膜を得ることができるように適宜選択することができる。
工程(c)では、ベースウェーハ20の貼り合わせ面23にプラズマ処理を施してプラズマ処理面とする。
ここで、ボンドウェーハ10の酸化膜12にだけプラズマ処理を施すこともできるし、両ウェーハにプラズマ処理を施すこともできる。酸化膜を介さずに直接貼り合わせる場合も、もちろんボンドウェーハとベースウェーハのどちらか一方の貼り合わせ面にだけプラズマ処理を施すことができるし、両ウェーハの貼り合わせ面に処理を施すこともできる。
このように、プラズマ処理を行うことで処理面はOH基が増加するなどして活性化し、貼り合わせの際に、水素結合等によりウェーハ同士を強固に貼り合わせることができる。
工程(d)では、ボンドウェーハ10の貼り合わせ面13とベースウェーハ20の貼り合わせ面23とを密着させて貼り合わせる。
このように、プラズマ処理を施した表面を貼り合わせ面として、例えば減圧又は常圧下、両ウェーハを密着させれば、高温処理等を施さなくても十分に強固に貼り合わせることができる。
工程(e)では、ボンドウェーハ10をイオン注入層11にて剥離してベースウェーハ20上に酸化膜12を介して薄膜31が形成された貼り合わせウェーハ30を作製する。
このボンドウェーハの剥離は、熱処理で行う。
そしてこの熱処理は、貼り合わせたウェーハを、475℃未満の一定温度に炉内温度を設定した熱処理炉に昇温工程なしで直接投入して、当該一定温度で行うものとする。
熱処理時に炉内温度を昇温させてウェーハ温度を徐々に上昇させると昇温中に結合強度が増加するが、それとともに、貼り合わせ界面の欠陥も同時に成長するため、欠陥の低減を達成することができない。しかし、昇温工程なしで剥離熱処理温度まで貼り合わせたウェーハの温度を一気に上げることで、貼り合わせ界面の欠陥の成長を抑制するとともに結合強度を増加させることができる。
また、炉内温度を475℃以上とすると、温度が高いため、ウェーハ面内に温度分布が発生し、これによって剥離が段階的に起こってかえってボイドが発生しやすくなる。そこで炉内設定温度は475℃未満とする。炉内設定温度の下限は特に限定されないが、熱処理のみで剥離を発生させるためには、350℃より高い温度とすることが好ましい。
ここで、この剥離熱処理は、一定熱処理温度を400℃以上450℃以下とすることができる。
熱処理温度が400℃未満の場合、剥離するために数10時間以上の熱処理が必要であったり、機械的外力をイオン注入層に加える必要があるため、効率が良くなく、安価に製造するために400℃以上とすることが好ましい。
更に、450℃を超える場合、ボイドの発生確率が上昇することがあるため、450℃以下とすることが好ましく、この条件であれば、ボイドの発生を確実に抑制することができる。
そして、剥離熱処理後に、降温工程を行わずに、剥離熱処理時の温度のままで貼り合わせウェーハを熱処理炉から取り出すことができる。
剥離熱処理後に貼り合わせたウェーハを取り出す際の温度は任意で有り、特に限定されるものではないが、剥離熱処理時の温度と同じであれば、降温する必要が無く、熱処理工程を簡略化することができ、製造コストを削減することができる。
このように、本発明によれば、薄膜および貼り合わせ界面に欠陥がほとんど発生していない貼り合わせウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
直径300mmのシリコン単結晶からなるボンドウェーハとベースウェーハを複数枚用意して、ボンドウェーハのみに厚さ20nmのシリコン酸化膜を950℃ドライ酸化により成長させた。
その後、ボンドウェーハの一方の表面にシリコン酸化膜を通して水素イオンを打ち込んだ。注入条件は50keV、5×1016atoms/cmで行った。
そしてボンドウェーハと貼り合わせを行うベースウェーハに対して、窒素プラズマ処理(室温、ガス流量115sccm、圧力0.4Torr(53.3Pa)、出力100W、15秒)を施した。その後ボンドウェーハとベースウェーハを洗浄し後、室温で貼り合わせを行った。
その後、剥離熱処理として400℃、450℃に設定された熱処理炉内に貼り合わせウェーハを別個で直接投入(昇温工程なし)し、熱処理時間をそれぞれ6時間、3時間として熱処理を行い、ボンドウェーハを剥離した。熱処理炉からの取り出し温度は、熱処理温度と同一温度とした。
そして剥離後の貼り合わせSOIウェーハのSOI表面(薄膜)の欠陥を目視により観察した。その結果を表1に示す。
(比較例1)
剥離熱処理温度を475℃、500℃、550℃、600℃とし、熱処理時間をそれぞれ1時間、30分、30分、30分とした以外は、実施例1と同一条件でSOIウェーハを作製し、同様にSOI表面(薄膜)の状態を目視により観察した。その結果も表1に示す。
Figure 0005263509
実施例1の剥離後の貼り合わせSOIウェーハのSOI表面の欠陥を目視により観察した結果、ボイドの発生率(1個以上ボイドが発生したSOIウェーハ枚数/全SOIウェーハ枚数)は、400℃は20%、450℃は0%であった。
これに対して比較例1の貼り合わせウェーハは、すべてのSOIウェーハ表面に欠陥が発生していた。そして、その欠陥を顕微鏡により観察するとボイドが連続して線状になっているのが観察され、またその発生数は熱処理温度が高いほど多かった。
(比較例2)
剥離熱処理として、昇温工程のある熱処理(350℃の熱処理炉に投入し、ウェーハが350℃に達するまで保持してから5℃/分の昇温工程を経て、400℃、450℃、500℃、550℃、600℃の熱処理温度でそれぞれ6時間、3時間、30分、30分、30分の熱処理時間)とした以外は、実施例1と同一条件でSOIウェーハを作製し、SOI表面を目視により観察した。
(比較例3)
剥離熱処理として、昇温工程のある熱処理(350℃の熱処理炉に投入し、直ちに5℃/分の昇温工程を経て、400℃、450℃、500℃、550℃、600℃の熱処理温度でそれぞれ6時間、3時間、30分、30分、30分の熱処理時間)とした以外は、実施例1と同一条件でSOIウェーハを作製し、SOI表面を目視により観察した。
比較例2、比較例3の結果を表2に示す。
Figure 0005263509
表2に示したように、比較例2,3の貼り合わせウェーハは欠陥が発生したものが多く、剥離熱処理温度が475℃未満であっても、昇温工程がある場合はボイドやブリスターの発生を抑制できず、結果として貼り合わせウェーハの薄膜に欠陥が発生し易くなることが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせウェーハの製造方法の工程の一例を示すフロー図である。
符号の説明
10…ボンドウェーハ、 11…イオン注入層、 12…酸化膜、 13、23…貼り合わせ面 、20…ベースウェーハ、 30…貼り合わせウェーハ、 31…薄膜。

Claims (2)

  1. 少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とシリコン単結晶からなるベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行うことによって前記イオン注入層で前記ボンドウェーハを剥離させて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、
    前記イオン注入層形成後、前記貼り合わせの前に、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の貼り合わせ面に対してプラズマ処理を施し、
    かつ前記剥離熱処理は、炉内温度が400℃以上450℃以下の一定温度に設定された熱処理炉内に貼り合わせたウェーハを昇温工程なしで直接投入し、前記一定温度で熱処理するものとし、
    前記シリコン酸化膜の厚さを、100nm以下とすることを特徴とする貼り合わせウェーハの製造方法。
  2. 前記一定温度で熱処理した後に前記熱処理炉から前記貼り合わせウェーハを取り出す際の温度を、前記剥離熱処理の際の温度と同一温度とすることを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
JP2008241378A 2008-09-19 2008-09-19 貼り合わせウェーハの製造方法 Active JP5263509B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008241378A JP5263509B2 (ja) 2008-09-19 2008-09-19 貼り合わせウェーハの製造方法
EP09814212A EP2325868A4 (en) 2008-09-19 2009-08-04 METHOD OF PRODUCING COATED WAFER
PCT/JP2009/003708 WO2010032366A1 (ja) 2008-09-19 2009-08-04 貼り合わせウェーハの製造方法
US13/060,558 US20110151643A1 (en) 2008-09-19 2009-08-04 Method for manufacturing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241378A JP5263509B2 (ja) 2008-09-19 2008-09-19 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010073988A JP2010073988A (ja) 2010-04-02
JP5263509B2 true JP5263509B2 (ja) 2013-08-14

Family

ID=42039218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008241378A Active JP5263509B2 (ja) 2008-09-19 2008-09-19 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (1) US20110151643A1 (ja)
EP (1) EP2325868A4 (ja)
JP (1) JP5263509B2 (ja)
WO (1) WO2010032366A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
JP6500845B2 (ja) * 2016-06-14 2019-04-17 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134391B2 (ja) 1991-09-19 2001-02-13 株式会社デンソー シリコン基板の接合方法
JPH08250508A (ja) * 1995-03-09 1996-09-27 Asahi Kasei Micro Syst Kk 半導体ウエハーの熱処理方法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
JP2004214399A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Soiウェーハおよびその製造方法
US7544583B2 (en) * 2003-09-08 2009-06-09 Sumco Corporation SOI wafer and its manufacturing method
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4951949B2 (ja) * 2005-12-05 2012-06-13 株式会社Sumco 貼合せ基板の製造方法
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Also Published As

Publication number Publication date
JP2010073988A (ja) 2010-04-02
US20110151643A1 (en) 2011-06-23
EP2325868A1 (en) 2011-05-25
WO2010032366A1 (ja) 2010-03-25
EP2325868A4 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
WO2007125863A1 (ja) Soiウエーハの製造方法
JP2006005127A (ja) 貼り合わせウェーハの製造方法
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
JP4577382B2 (ja) 貼り合わせウェーハの製造方法
EP2953153B1 (en) Production method of soi wafer, and soi wafer
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP5239183B2 (ja) Soiウェーハ及びその製造方法
JP6086031B2 (ja) 貼り合わせウェーハの製造方法
WO2014080565A1 (ja) Soiウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP5572914B2 (ja) 直接接合ウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250