JP4507841B2 - 画像信号処理装置、および画像信号処理方法 - Google Patents
画像信号処理装置、および画像信号処理方法 Download PDFInfo
- Publication number
- JP4507841B2 JP4507841B2 JP2004326223A JP2004326223A JP4507841B2 JP 4507841 B2 JP4507841 B2 JP 4507841B2 JP 2004326223 A JP2004326223 A JP 2004326223A JP 2004326223 A JP2004326223 A JP 2004326223A JP 4507841 B2 JP4507841 B2 JP 4507841B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- image
- data
- image data
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Description
たとえば、インターレース信号として、NTSC(National Television System Committee)方式やPAL(Phase Alternation by Line)方式が知られている。
一方、ノンインターレース方式であるプログレッシブ方式は、フレームをフィールドに分けず、上のラインから順次書き換えながら表示を行う方式である。
また、ブラウン管タイプだけはなく、液晶、PDP(Plasma Display Panel)等の表示装置では、デバイスを駆動するドライバがプログレッシブで設計されているものもあり、その場合もIP変換が必要になる。
インターレース信号は、互いにずれた1ラインおきのラインデータをもつ2つのフィールドで一枚のフレームを構成する。これに対して、プログレッシブ信号は、最初から全てのラインデータが存在している(つまっている)。
インターレース信号からプログレッシブ信号に変換する場合、インターレース信号では、1ラインおきのデータしか存在しないため、データのないラインについて、補間データを作成して出力する。
この補間データは、いろいろな作り方があるが、一般的には図9に示すように、通常は動き検出を行い、動領域と静止領域に分け、動領域についてはフィールド内のデータから補間データを作成し、静止領域については、前フィールドの同じラインのデータをそのまま持ってくるという方法が用いられる。
より詳細には、たとえば図10(a),(b)に示すように、動き検出やライン補間を行うのに必要なフィールドやラインは、現フィールドデータ(1FD)、1フィール遅延データ(2FD)、2フィールド遅延データ(3FD)、3フィールド遅延データ(4FD)である。
つまり、入力する画像データの水平(H)サイズは、フィールド毎に不変であり、NTSC方式・PAL方式では720ピクセルとなる。また、動き検出では、隣接するいくつかのフィールドの、各ピクセルのフィールドあるいはフレーム間差分値を求めるためフィールド毎のライン数はピクセルRを基準に不変としており、垂直(V)サイズとして、NTSC方式では240ライン、PAL方式では288ライン分の処理を行う。
このため、たとえばフィールド毎に画像サイズがシームレスに変化するインターレース信号をIP変換する場合、1フィールド遅延(2FD)に隣接するフィールドの水平方向(H)や垂直方向(V)の画像サイズが異なり、1フィールド遅延データ(2FD)の画像サイズよりも小さい画像サイズのフィールドでは、1フィールド遅延データ(2FD)の画像サイズに満たない領域に有効な画像データが無い(通常は不定値となる)ので、フィールド間補間処理では、この1フィールド遅延データ(2FD)の画像サイズに満たない領域において、このフィールドの走査線(ライン)を使って補間すると画質が劣化する。
図11(a)〜(f)において、水平方向(H)に沿った画像サイズが2ピクセル、垂直方向(V)に沿った画像サイズが1ピクセルずつ拡大または縮小している。
書込制御回路18は、本発明に係る出力制御手段の一例に相当する。
画像サイズ制御回路12の出力端子が、メモリ13の入力端子と、読出制御回路171の入力端子に接続されている。読出制御回路171の出力端子が、DSP11の第1入力端子(I1)に接続されている。
メモリ13の出力端子が、メモリ14の入力端子と、読出制御回路172の入力端子に接続されている。読出制御回路172の出力端子が、DSP11の第2入力端子(I2)に接続されている。
メモリ14の出力端子が、読出制御回路173の入力端子に接続されている。読出制御回路173の出力端子が、DSP11の第3入力端子(I3)に接続されている。
メモリ16の入力端子が、DSP11による動き検出カウント値を出力する第3出力端子(O3)に接続されている。メモリ16の出力端子が、読出制御回路175の入力端子に接続されている。読出制御回路175の出力端子が、DSP11の第5の入力端子に接続されている。
DSP11の第1出力端子は、書込制御回路18の入力端子に接続されている。
各構成要素とメイン制御回路19が信号線により接続されている。
また、DSP11は、内部のメモリに、入力端子I2へのデータDI2を2ライン分蓄えておく。
図2(a)は、インターレース信号によるボトムフィールドの一具体例を示す図である。図2(b)は、インターレース信号によるトップフィールドの一具体例を示す図である。
また、詳細にはDSP11は、静止画領域に適したフレーム間補間と、動画領域に適したフィールド内補間とを動き量に応じて混合比を変化させる、いわゆる動き補正型補間方式を行う。
すなわち、DSP11は、現フィールドの画像データ、1フィールド遅延の画像データ、2フィールド遅延の画像データ、3フィールド遅延の画像データを使い、2つの画像データの差の絶対値による動き量を表す関数を定め、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の画像データの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士の画像データの動き量との最大値と、動き検出を行いたいピクセルRの前後のラインのピクセルB、Cからフィールド内補間によって得た画像データと2フィールド値現の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量との最大値とを求め、前記求めた2つの最大値のうちの小さい方を動き検出を行いたいピクセルRの動き量として動き検出を行う。
そして、DSP11は、動き検出処理の結果に基づいて補間データを生成し、生成された補間データに基づいて前記画像データをインターレース信号からプログレッシブ信号に変換する。
DSP11は、たとえば2つのデータの差の絶対値による動き量をあらわす関数を図3に示すように定める。たとえばこの関数は2つのデータの差が0から2までの場合に動き量を0とし、2つのデータの差が2から10までの場合に、動き量を0から8まで等加級数的に増加する。
詳細には、画像サイズ制御回路12は、たとえばメイン制御回路19から画像サイズを変化させる制御信号CTL192を受けて、その制御信号CTL192に基づいて、入力されたインターレース信号に応じてフレーム毎にシームレスに画像サイズを拡大または縮小して、その処理結果を示す信号D2を出力する。
メモリ14は、現フィールドの画像データに対して2フィールド遅延の画像データを生成するためのメモリである。
メモリ15は、現フィールドと2フィールド遅延の画像データから演算して求めた動き量を保存するためのメモリである。
メモリ16は、動き検出カウント値を保存するメモリである。
メモリ13〜16は、たとえば応答速度が比較的高速なメモリ、具体的にはSDRAM(Synchronous Dynamic Random Access Memory)を採用することが好ましい。
そして、制御回路17は、その生成したフィールドの画像データをDSP11に出力する。
図4(a)は、読出制御回路17に入力されるフィールドの画像データを示す図である。図4(b)は、読出制御回路17により設定された画像サイズに満たない領域に付加データが付加された画像データを示す図である。図4(c)は、DSP11によるIP変換処理後に書込制御回路18によりマスク処理された画像データを示す図である。図4(a)〜(c)において、原点Oを、画像データ(Actw)の左上部に規定する。
また、アクティブ画像データ(Actw)の最下のラインよりも下のラインについては、垂直方向(V)に沿って、画像の境界直前の1ラインのデータD31〜D34を、そのラインよりも下の領域AR1内に付加データとして埋める。
また、読出制御回路17は、画像サイズが、設定された2FDの画像サイズよりも小さい場合には、2FDの画像サイズに満たない領域AR1に、図5(b)に示すように、境界近傍の直前の画像データを付加データとして埋めてもよい。
読出制御回路172は、メモリ13からの1フィールド遅延データ(2FD)の画像データD3を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路173は、メモリ14からの2フィールド遅延データ(3FD)の画像データD4を基に、予め規定された画像サイズ、たとえば1フィールド遅延データ(2FD)の画像サイズと等しい画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路174は、たとえば、メモリ15からの現フィールドと2フィールド遅延の画像データから演算して求めた動き量に基づいて、設定された画像サイズとなるように付加データを付加してDSP11に出力する。
読出制御回路175は、たとえば、メモリ16からの動き検出カウント値に基づいて、設定された画像サイズとなるように付加データを付加してDSP11に出力する。
詳細には書込制御回路18は、補間フィールドが、1フィールド遅延(2FD)の画像サイズとなるように、補間画像のうち、埋め込んだ領域に相当する補間データをマスクして出力する。
メイン制御回路19は、たとえば、画像サイズを変化させる制御信号CTL192を、画像サイズ制御回路12に出力する。
また、メイン制御回路19は、制御信号CTL197を読出制御回路17に出力して、読出制御回路17に本発明に係る処理を行わせる。
また、メイン制御回路19は、たとえば制御信号CTL191をDSP11に出力して、DSP11に本発明に係るIP変換処理を行わせる。
また、メイン制御回路19は、たとえば書込制御回路18に制御信号CTL198を出力して、書込制御回路18に本発明に係る処理を行わせる。
図6を参照しながら、読出制御回路171が、たとえば2FDの画像サイズに満たない領域に、その境界領域付近の画像データに応じた付加画像データを付加する場合の動作を説明する。
たとえば本具体例では原点Oを画像の左上部に規定する。
また、処理対象のフィールドの垂直方向に沿った画像サイズVの初期値は1である。
読出制御回路171は、その条件を満たすと判別した場合に、画像サイズ制御回路12から出力されるデータD2のVライン目の画像データを読み出して内部メモリに記憶する(ST2)。
ステップST4の判別において、読出制御回路171は、処理対象のピクセルの水平方向に沿った位置Hが、画像サイズ2FD(H)と等しいと判別した場合に、その読み出したラインの水平方向に沿った境界直前のデータ、本実施形態では境界が2FD(H)と規定しているので、その近傍のデータ、つまりその境界よりも1小さい水平位置の画像データを、内部メモリに記憶して、ステップST6の処理に進む。
つまり、読出制御回路171は、画像サイズ制御回路12から出力されたデータD2を基に、境界直前のデータ、本実施形態では境界を2FD(V)と規定しているので、その近傍のデータ、つまりその境界よりも垂直方向に沿って1だけ小さい位置の画像データを、内部メモリに記憶して、ステップST3の処理に進む。
詳細には、たとえば、予め規定された1フレームの画像サイズの最大値は、NTSC方式を採用した場合には240、PAL方式を採用した場合には288である。
図7を参照しながら、読出制御回路17が、たとえば2FDの画像サイズに満たない領域に、その境界領域付近の画像データに応じた付加画像データを付加する場合の動作を説明する。図7において、たとえばnは1,2,3,4であり、nフィールド遅延を示す数である。
図6に示す動作と図7に示す動作の相違点は、図6に示す処理対象のフィールドが現フィールド(1FD)であるが、図7に示す処理対象のフィールドは、現フィールド(1FD)、2フィールド遅延(3FD)、3フィールド遅延(4FD)の画像データである点なので、図6に関する動作説明(ST1〜ST14)において、処理対象のフィールドの画像データを現フィールド(1FD)、2フィールド遅延(3FD)、または3フィールド遅延(4FD)の画像データに読み替えればよいので、図7に関する動作説明(ST21〜34)を省略する。
画像サイズ制御回路12は、その信号CTL192を受けて、入力されたインターレース信号D1のうち画像サイズをフレーム毎にシームレスに変化させて信号D2としてメモリ13や読出制御回路171に出力する。
詳細には、書込制御回路18は、メイン制御回路19からの制御信号CTL198に応じて、補間フィールドが1フィールド遅延(2FD)の画像サイズとなるように、補間画像のうち、埋め込んだ領域に相当する補間データをマスクして出力することで、1フィールド遅延(2FD)の画像サイズのプログレッシブ信号を出力する。
また、画像信号処理装置10の各構成要素はフィールド毎に上述した本発明に係る処理を行うことで、シームレスに画像サイズが変化するインターレース信号をプログレッシブ信号に変換して出力する。
読出制御回路17は、DSP11による動き検出時に、現フィールド(1DF)の画像データ、2フィールド遅延(3DF)の画像データ、および3フィールド遅延(4DF)の画像データそれぞれの画像サイズが、1フィールド遅延の画像データの画像サイズとなるように、前記付加データを付加する処理を行うので、より高精度にDSP11による動き検出処理および補間処理を行うことができる。
たとえば、上述した実施形態の画像信号処理装置10は、画像サイズ制御回路12を設けなくともよい。この際、フレーム毎に画像サイズがシームレスに変化するインターレース信号が、画像信号処理装置10に入力され、そのインターレース信号に基づいて本発明に係る付加処理およびIP変換処理を行ってもよい。
例えば、設定された画像サイズよりも小さい画像サイズのフィールドの画像データが入力されたと判別した場合に、入力された画像サイズの設定された画像サイズに満たない領域に、予め規定された値の付加データを付加して、当該設定された画像サイズと同じ画像サイズのフィールドの画像データを生成してもよい。こうすることで演算処理の負荷を低減することができる。
たとえば、現フィールドの画像データに対して1フィールド遅延の画像データを生成するためのメモリ13、現フィールドの画像データに対して2フィールド遅延の画像データを生成するためのメモリ14、現フィールドと2フィールド遅延の画像データから演算して求めた動き量を保存するためのメモリ15、現フィールドの画像データに対して3フィールド遅延の画像データを生成するためのメモリ115を設け、さらに、画像サイズ制御回路12からの現フィールド(1FD)の画像データD2を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路171、メモリ13からの1フィールド遅延データ(2FD)の画像データD3を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路172、メモリ14からの2フィールド遅延データ(3FD)の画像データD4を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路173、メモリ115からの3フィールド遅延データ(4FD)の画像データD4を基に、予め規定された画像サイズとなるように付加データを付加してDSP11に出力する読出制御回路1174とを設け、DSP11は、読出制御回路171〜173,1174から出力された画像データを基に、本発明に係る処理を行ってもよい。
Claims (6)
- 入力制御手段および処理手段を含む画像信号処理装置であって、
前記入力制御手段は、
画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する判別手段と、
前記判別手段が前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する付加手段と、を含み、
前記処理手段は、
前記入力制御手段により、少なくとも、前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する
画像信号処理装置。 - 前記入力制御手段は、フィールド毎に変化するインターレース信号の入力を受けて、前記フィールド毎に画像サイズを前記注目フィールドの画像サイズとして設定する
請求項1に記載の画像信号処理装置。 - 前記入力制御手段は、前記処理手段による動き検出時に、前記現フィールドの画像データ、該現フィールドの画像データに対して、前記2フィールド遅延の画像データ、および前記3フィールド遅延の画像データそれぞれの画像サイズが、前記1フィールド遅延の画像データの画像サイズとなるように、前記付加データを付加する処理を行う
請求項1に記載の画像信号処理装置。 - 前記処理手段は、前記動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと、2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRの1ライン上の1フィールド遅延のピクセルBと3フィールド遅延の同じ位置のピクセルE同士の画像データの動き量と、動き検出を行いたいピクセルRの1ライン下の1フィールド遅延のピクセルCと3フィールド遅延の同じ位置のピクセルF同士の画像データの動き量との最大値と、動き検出を行いたい前記ピクセルRが存在するラインに対して1ライン上の1フィールド遅延のピクセルBと1ライン下の1フィールド遅延のピクセルCからフィールド内補間によって得た画像データと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量と、動き検出を行いたいピクセルRと同じ位置の現フィールドのピクセルAと2フィールド遅延の同じ位置のピクセルD同士のデータの動き量との最大値とを求め、前記求めた2つの最大値のうちの小さい方を動き検出を行いたいピクセルRの動き量として前記動き検出を行う
請求項3に記載の画像信号処理装置。 - 前記処理手段により生成された画像データのうち前記入力制御手段により付加された付加データを無効なデータとする出力制御手段をさらに有する
請求項1に記載の画像信号処理装置。 - 画像サイズがフィールド毎に変化するインターレース信号の入力を受けて、
注目フィールドを含む連続した所定数のフィールドのそれぞれについて画像サイズが前記注目フィールドの画像サイズよりも小さいか否かを判別する第1のステップと、
前記第1のステップにより、前記連続した所定数のフィールドの中に、前記注目フィールドの画像サイズと比較して小さい画像サイズのフィールドが存在する場合に、当該画像サイズのフィールドを補正フィールドとし、該補正フィールドの前記注目フィールドの画像サイズに満たない領域に、前記補正フィールドの境界領域近傍の画像データに応じた付加データを付加して、前記注目フィールドの画像サイズと同じ画像サイズのフィールドの画像データを生成する第2のステップと、
少なくとも、前記補正フィールドに対応する現フィールドの画像データ、前記注目フィールドに対応し、前記現フィールドに対して1フィールド遅延の画像データ、前記現フィールドに対して2フィールド遅延の画像データ、前記現フィールドに対して3フィールド遅延の画像データからお互い2フィールド遅延差があるフィールドの画像データを2つ用い、当該2つの画像データの差の絶対値による動き量を表す関数の値に基づいて動き検出処理を行い、前記動き検出処理の結果に基づいて補間データを生成し、当該生成された補間データに基づいて前記1フィールド遅延の画像データをインターレース信号からプログレッシブ信号に変換する第3のステップと
を有する画像信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004326223A JP4507841B2 (ja) | 2004-11-10 | 2004-11-10 | 画像信号処理装置、および画像信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004326223A JP4507841B2 (ja) | 2004-11-10 | 2004-11-10 | 画像信号処理装置、および画像信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140572A JP2006140572A (ja) | 2006-06-01 |
JP4507841B2 true JP4507841B2 (ja) | 2010-07-21 |
Family
ID=36621098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004326223A Expired - Fee Related JP4507841B2 (ja) | 2004-11-10 | 2004-11-10 | 画像信号処理装置、および画像信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507841B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014185319A1 (ja) * | 2013-05-15 | 2014-11-20 | ソニー株式会社 | 画像処理装置および画像処理方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5176613B2 (ja) | 2008-03-10 | 2013-04-03 | ソニー株式会社 | 映像信号処理装置、映像信号処理方法およびコンピュータプログラム |
JP5219646B2 (ja) * | 2008-06-24 | 2013-06-26 | キヤノン株式会社 | 映像処理装置及び映像処理装置の制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064792A (ja) * | 2000-08-14 | 2002-02-28 | Sony Corp | 画像信号処理装置およびその方法 |
JP3401394B2 (ja) * | 1996-11-15 | 2003-04-28 | アイワ株式会社 | 画像表示装置 |
JP3424055B2 (ja) * | 1995-07-10 | 2003-07-07 | 松下電器産業株式会社 | テレビジョン受像機 |
-
2004
- 2004-11-10 JP JP2004326223A patent/JP4507841B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424055B2 (ja) * | 1995-07-10 | 2003-07-07 | 松下電器産業株式会社 | テレビジョン受像機 |
JP3401394B2 (ja) * | 1996-11-15 | 2003-04-28 | アイワ株式会社 | 画像表示装置 |
JP2002064792A (ja) * | 2000-08-14 | 2002-02-28 | Sony Corp | 画像信号処理装置およびその方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014185319A1 (ja) * | 2013-05-15 | 2014-11-20 | ソニー株式会社 | 画像処理装置および画像処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006140572A (ja) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4396496B2 (ja) | フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法 | |
EP1387577A2 (en) | Deinterlacing apparatus and method | |
JPH089341A (ja) | デジタル出力画像形成方法 | |
JP5001684B2 (ja) | 走査変換装置 | |
JP4991360B2 (ja) | フレームレート変換装置および映像表示装置 | |
JP3293561B2 (ja) | 画像表示装置及び画像表示方法 | |
JP4786506B2 (ja) | テレビジョン受信機 | |
JP2009164729A (ja) | 合成映像検出装置 | |
JP5177828B2 (ja) | 画像レート変換方法及び画像レート変換装置 | |
JP2009246735A (ja) | 映像信号補間装置、映像表示装置及び映像信号補間方法 | |
EP1646228B1 (en) | Image processing apparatus and method | |
JP4507841B2 (ja) | 画像信号処理装置、および画像信号処理方法 | |
JP4339237B2 (ja) | 順次走査変換装置 | |
JP2008118223A (ja) | プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置 | |
JP4956180B2 (ja) | 順次走査変換装置及び順次走査変換方法 | |
JP2762791B2 (ja) | 走査線補間装置 | |
JP4179089B2 (ja) | 動画像補間用動き推定方法及び動画像補間用動き推定装置 | |
JP2006109488A (ja) | フィールド選択が可能な映像処理装置及びその方法 | |
JP2003289511A (ja) | 画像走査変換方法及び装置 | |
JP4551343B2 (ja) | 映像処理装置、及び映像処理方法 | |
JP4849515B2 (ja) | Ip変換処理装置、その制御方法 | |
JP2007019708A (ja) | 画像処理装置 | |
JP3918759B2 (ja) | 画像データの生成装置および生成方法 | |
JP4356468B2 (ja) | 映像信号処理装置 | |
JP2006041619A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |