[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5219646B2 - 映像処理装置及び映像処理装置の制御方法 - Google Patents

映像処理装置及び映像処理装置の制御方法 Download PDF

Info

Publication number
JP5219646B2
JP5219646B2 JP2008164581A JP2008164581A JP5219646B2 JP 5219646 B2 JP5219646 B2 JP 5219646B2 JP 2008164581 A JP2008164581 A JP 2008164581A JP 2008164581 A JP2008164581 A JP 2008164581A JP 5219646 B2 JP5219646 B2 JP 5219646B2
Authority
JP
Japan
Prior art keywords
image
frame
motion vector
interpolation
input frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008164581A
Other languages
English (en)
Other versions
JP2010010778A (ja
Inventor
敏樹 中谷
満 多田
光勢 杉本
浩平 稲村
正治 山岸
英一 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008164581A priority Critical patent/JP5219646B2/ja
Publication of JP2010010778A publication Critical patent/JP2010010778A/ja
Application granted granted Critical
Publication of JP5219646B2 publication Critical patent/JP5219646B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Television Systems (AREA)

Description

本発明は、映像信号のフレームレートを変換する映像処理装置及びその制御方法に関し、特に、複数の映像を1つの画面に表示するマルチ画面表示のための合成映像信号のフレームレートを変換する映像処理装置及びその制御方法に関する。
テレビ、携帯電話、その他の映像を表示する表示装置において、映像信号のフレームレートを低フレームレートから高フレームレートに変換する技術が知られている。フレームレートの変換は、元の映像信号(低フレームレートの映像信号)のフレームから新たな補間フレームを生成し、生成された補間フレームを元の映像信号のフレーム間に内挿する技術である。これにより、映像信号のフレームレートを低フレームレートから高フレームレートに変換することができ、映像を滑らかに表示することが可能となる。
映像信号のフレームレートを低フレームレートから高フレームレートに変換する為の補間フレームの生成方法として、元の映像信号のフレームの画像から動きベクトルを検出し、検出された動きベクトルに基づいて補間フレームの画像を生成する方法がある。動きベクトルは、例えば、ブロックマッチング法を用いて検出される。
ブロックマッチング法は、一般に、元の映像信号における複数のフレームの画像を所定サイズの複数の画像ブロックに分割し、画像ブロック単位でマッチングを行うことにより、動きベクトルを検出する方法である。複数のフレームの内、動きベクトルの検出の基準となるフレームを、基準フレームとする。即ち、基準フレームは、動きベクトルの検出の対象とされるフレームである。基準フレームに対して動きベクトルを検出するために参照するフレームを、参照フレームとする。即ち、参照フレームは、基準フレームを構成する画像ブロックとのマッチングの対象となる画像フレームである。なお、基準画像フレームと参照画像フレームは、時間的にどちらが先であっても良い。
入力された映像信号がレターボックス或いはサイドパネルといった方式でアスペクト比が変換されている映像の信号である場合、映像信号は映像が表示される映像領域と映像が表示されない映像外領域とを含む信号となる。このような映像信号に対して、ブロックマッチングを行うと、補間フレームの画像に歪みなどが生じることがある。これは、映像領域と映像外領域との境界を含む画像ブロックでは、正確な動きベクトルを検出することが困難であるからである。具体的には、映像外領域では基準フレームと参照フレームの画像の間で動き(変化)が無いのに対し、映像領域では基準フレームと参照フレームの画像の間で動きがあるために、そのような問題が生じる。
そのような問題に鑑みた従来技術は、例えば、特許文献1に開示されている。特許文献1には、映像外領域を検出或いは設定、または、映像外領域に関する情報を外部から取得することにより、映像領域のみに対してブロックマッチングを行う技術が開示されている。それにより、映像領域と映像外領域との境界による画像の歪みなどを防ぐことができ、高画質の補間フレームの画像を生成する事ができる。
特開2005−006275号公報
しかしながら、特許文献1に開示されている技術を用いても、映像領域の境界を正確に
検出することができず、補間フレームの画像に歪みが生じる場合があった。例えば、複数の映像を1つの画面に表示するマルチ画面表示のための合成映像信号のフレームレートを変換する際に、そのような問題が生じる。具体的には、そのような問題は、各映像が配置される領域(配置領域)がPicture in Picture(PinP)のように配置されている場合、映像の配置領域間の境界が映像領域として認識されるために生じる。映像の配置領域間の境界が映像領域として認識されると、そのような境界を含む画像ブロックに対しても動きベクトルを検出してしまうため、動きベクトルの誤検出を招く虞があるのである。各映像の配置領域が、Picture out Picture(PoutP)や、互いに重なり合うように配置されている場合も同様である。
そこで、本発明は、複数の映像を1つの画面に表示するマルチ画面表示のための合成映像信号のフレームレートを変換する場合であっても、画質劣化の無い補間フレームの画像を生成することができる映像処理装置及びその制御方法を提供することを目的とする。
本発明の第1の画像処理装置は、
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成する補間画像生成手段と、
を有し、
前記動きベクトル検出手段は、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に前記動きベクトルを検出し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
また、本発明の第2の画像処理装置は、
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割する分割手段と、
前記部分画像のそれぞれから個別に動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成する補間画像生成手段と、
前記補間画像生成手段で生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成する合成手段と、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
また、本発明の第1の画像処理装置の制御方法は、
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記動きベクトルは、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に検出され
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
また、本発明の第2の画像処理装置の制御方法は、
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割するステップと、
前記部分画像のそれぞれから個別に動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成するステップと、
前記生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
本発明によれば、マルチ画面に合成された合成映像信号に対してフレームレートの変換を行う場合であっても、画質劣化の無い補間フレームを生成することができる映像処理装置及びその制御方法を提供することができる。
本発明は、映像信号のフレームレートを変換する映像処理装置及びその制御方法に関し、特に、複数の映像を1つの画面に表示するマルチ画面表示のための合成映像信号のフレームレートを変換する映像処理装置及びその制御方法に関する。マルチ画面表示は、例えば、PinP表示、PoutP表示、複数の映像を互いに重なり合うように配置した表示などである。
以下、本実施形態に係る映像処理装置の具体的な実施例について説明する。なお、以下の実施例では、本実施形態に係る映像処理装置を、合成映像(合成映像信号による映像)を表示するマルチ画面映像表示システムに適用した場合について説明する。以下の実施例では、本実施形態に係る映像処理装置を補間フレーム生成回路部とする。
<実施例1>
図1は、本発明の実施例1に係るマルチ画面映像表示システムの概略構成を示すブロック図である。本実施例に係るマルチ画面映像表示システム100は、入力された複数の映像信号の中から複数の映像信号を選択し、選択された複数の映像信号をマルチ画面表示のための合成映像信号に合成する。そして、合成映像信号のフレームレートの変換を行う。
本実施例に係るマルチ画面映像表示システム100は、チューナA101、チューナB102、レコーダ103、映像選択回路部104、マルチ画面合成回路部105、補間フレーム生成回路部106、制御部109、表示装置110などを有する。入力される映像信号(入力映像信号)は、チューナA101、チューナB102、及び、レコーダ103から入力される映像信号に限らない。入力映像信号の数及び入力形態は特に限定しない。
映像選択回路部104は、複数の入力映像信号の中から任意の数の映像信号を選択する。
マルチ画面合成回路部105は、映像選択回路部104で選択された複数の映像信号を、制御部109からの制御信号に基づいて合成する。具体的には、マルチ画面合成回路部
105は、選択された複数の映像信号をマルチ画面表示のための合成映像信号に合成する。マルチ画面合成回路部105は、出力信号として、合成映像信号107とレイアウト信号108を出力する。なお、本実施例では、合成映像信号はフレーム単位で出力されるものとする。レイアウト信号108は、レイアウト情報を表す信号である。レイアウト情報は、出力された合成映像信号のフレーム(補間フレーム生成回路部106へ入力される合成映像信号のフレーム;入力フレーム)の画像内に配置されている複数の映像のそれぞれの配置領域を示す信号配置領域を示す情報である。レイアウト信号108は、例えば、映像毎の配置領域の座標を表す信号、配置領域を映像毎に表すイネーブル信号、映像外領域の色を表す信号などである。
補間フレーム生成回路部106は、マルチ画面合成回路部105で合成された合成映像信号107とレイアウト信号108に基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成する。補間フレーム生成回路部106の動作についての詳細な説明は後述する。
制御部109は、映像選択回路部104で選択された複数の映像信号を合成する際に、各映像の拡大縮小率、配置座標などを表す制御信号であって、マルチ画面合成回路部105の動作に必要な制御信号を出力する。
表示装置110は、補間フレーム生成回路部106から出力された映像信号に応じて、映像を表示する。表示装置110としては、電子放出素子を有する表示装置、プラズマディスプレイ素子を有する表示装置、液晶素子を有する表示装置、有機EL素子を有する表示装置などを適用すればよい。
図2,3に、マルチ画面合成回路部105で合成された映像信号(合成映像信号)の表示例を示す。なお、図2,3はあくまで一例であり、合成に用いる映像信号の数、合成映像内における各映像の配置領域の大きさ、位置などは特に限定されない。また、合成する信号の種類は映像信号に限らない。合成する信号は、フレームレートの変換を行うのに適している信号であれば、データ放送やUser Interface(UI)に関する信号であってもよい。
図2は、合成映像信号107が2つの映像のPoutP表示を表す映像信号である場合の表示例を示す。合成映像200は、配置領域Aの第一映像201と配置領域Bの第二映像202とが隣接して配置され、それら以外の領域が映像外領域203となるように合成された映像である。
図3(a)は、合成映像信号107が2つの映像のPinP表示または一方の映像に他方の映像が重なるように配置された表示を表す映像信号である場合の表示例を示す。図3(a)の合成映像300は配置領域Aの第一映像301中に配置領域Bの第二映像302が存在するように配置され、それら以外の領域が映像外領域303となるように合成された映像である。図3(b)は、合成映像300において、配置領域Bの第二映像302と映像外領域303とを除いた、配置領域Aの第一映像301のみを示した図である。図3(c)は、合成映像300において、配置領域Bの第二映像302のみを示した図である。
次に、補間フレーム生成回路部106について詳しく説明する。図4は、補間フレーム生成回路部106の機能構成の一例を示すブロック図である。補間フレーム生成回路部106は、フレームメモリ401、動きベクトル検出部402、補間画像生成部403、信号切り換え部404、タイミング制御部406などを有する。
フレームメモリ401は、入力フレームの画像を記憶する。フレームメモリ401としては、揮発性メモリ、不揮発性メモリ、ハードディスクなどの記録媒体を適用すればよい。なお、フレームメモリ401は、過去に入力されたフレームの画像も記憶する。フレームメモリ401に記憶される過去に入力されたフレームの画像の数は、補間フレームの画像を生成するのに必要な数以上であればよい。
動きベクトル検出部402は、合成映像信号の入力フレームの画像から動きベクトルを検出する。動きベクトルの検出には、例えば、ブロックマッチング法などを用いればよい。本実施例では、動きベクトル検出部402は、レイアウト信号108(レイアウト情報)に基づいて、入力フレームの画像内に配置されている複数の映像のそれぞれの配置領域について、個別に動きベクトルを検出する。動きベクトル検出部402の動作についての詳細な説明は後述する。
補間画像生成部403は、動きベクトル検出部402で検出された動きベクトルに基づいて、補間フレームの画像を生成する。生成された補間フレームの画像はフレームメモリ401に一時的に記憶される。補間画像生成部403の動作についての詳細な説明は後述する。
信号切り換え部404は、表示装置110へ出力する映像信号405を切り換える。具体的には、信号切り換え部404は、フレームメモリ401に記憶されている入力フレームの画像を表す信号と、補間画像生成部403で生成された補間フレームの画像を表す信号とを切り換える。
タイミング制御部406は、フレームメモリ401、動きベクトル検出部402、補間画像生成部403、及び、信号切り換え部404に対し、それらの動作に必要な信号を送信する。それらの動作に必要な信号は、例えば、同期信号、タイミング制御信号、フレームメモリ401内に記憶されている画像のアドレス指定に関する信号などである。画像のアドレス指定に関する信号は、例えば、信号切り換え部404で表示装置110へ出力する映像信号を選択するために用いられる。
以下、動きベクトル検出部402と補間画像生成部403の機能について詳しく説明する。
動きベクトル検出部402は、フレームメモリ401に記憶されている複数のフレームの画像の内、入力フレームの画像から、画像ブロック毎に動きベクトルを検出する。ここで、動きベクトル検出部402はレイアウト信号108(レイアウト情報)に基づいて動きベクトルの探索範囲を限定する。以下、レイアウト情報が、入力フレームの画像内に配置されている各映像の配置領域の四隅の座標を表す情報である場合について説明する。
例えば、図2に示す合成映像200の場合、動きベクトル検出部402は、レイアウト信号108に含まれている配置領域Aの四隅の座標に基づいて、配置領域A内のみから動きベクトルを検出する。これにより第一映像201についての動きベクトルが検出される。第二映像202については、同様に、配置領域B内のみから動きベクトルを検出する。映像外領域203については、動きベクトルの検出を行わず、動きベクトルの大きさをゼロとみなす。
また、図3に示す合成映像300の場合、動きベクトル検出部402は、レイアウト信号108に含まれている配置領域Aと配置領域Bの四隅の座標に基づいて、配置領域A内のみから動きベクトルを検出する。具体的には、配置領域Aの四隅の座標を結んだ領域と配置領域Bの四隅の座標を結んだ領域との間の領域内のみから動きベクトルを検出する。
これにより、第一映像301についての動きベクトルが検出される。第二映像302については、図2の場合と同様に、配置領域Bの四隅の座標に基づいて、配置領域B内のみから動きベクトルを検出する。映像外領域303については、動きベクトルの検出を行わず、動きベクトルの大きさをゼロとみなす。なお、画像ブロックのサイズや形状などは、任意に設定可能である。
なお、本実施例では配置領域Aと配置領域Bを区別する為に各配置領域の四隅の座標を用いたが、各配置領域を判断できる情報及び信号であれば他の情報及び信号であっても良い。
補間画像生成部403は、映像外領域203及び303については、動きベクトルの大きさがゼロである為、入力フレームの画像と同じ画素値を生成する。また、レイアウト信号108が背景色を表す情報を含んでいる場合には、映像外領域に対して入力フレームの画像と同じ画素値を生成するのではなく、当該背景色を表す画素値を生成してもよい。配置領域A及び配置領域B内については、個別に検出された動きベクトルに基づいて各位置の画素値を生成する。それにより補間フレームの画像が生成される。そして、補間画像生成部403は、生成した補間フレームの画像をフレームメモリ401に一時的に記憶しておく。
上述したように、本実施例では、合成映像信号のフレームレートを変換する際に、入力フレームの画像内に配置されている複数の映像のそれぞれの配置領域について、個別に動きベクトルを検出する。これにより、合成映像信号のフレームレートを変換する場合であっても、入力フレームの画像内に配置されている映像間の境界線の影響を無くすことができるため、正確な動きベクトルを検出することができる。また、レイアウト信号を用いるという簡易な方法で入力フレームの画像内に配置されている複数の映像のそれぞれの配置領域を識別するため、これらの配置領域を検出するための検出回路が不要となり、大きなコスト削減効果を得ることができる。なお、一方の配置領域の映像の画像ブロックにマッチする画像ブロックが他方の配置領域の映像から検出されること(誤検出)を防ぐことができるのは、言うまでも無い。
<実施例2>
次に、本発明の実施例2に係るマルチ画面映像表示システムについて説明する。本実施例に係るマルチ画面映像表示システムは、図1に示した実施例1に係るマルチ画面映像表示システムと同様の構成を有する。但し、補間フレーム生成回路部106の構成は、実施例1と異なるものとする(実施例1と区別するため、本実施例では補間フレーム生成回路部106を補間フレーム生成回路部2106と記載する)。そのため、本実施例では、図5に示す補間フレーム生成回路部2106についてのみ説明する。なお、本実施例では、合成映像信号が、実施例1と同様に、図2及び図3に示すような合成映像を表す映像信号である場合について説明する。但し、実施例1と同様に、図2,3はあくまで一例であり、合成に用いる映像信号の数、合成映像内における各映像の配置領域の大きさ、位置などは特に限定されない。
図5は、本実施例に係る補間フレーム生成回路部2106の機能構成の一例を示すブロック図である。補間フレーム生成回路部2106は、分割部501、フレームメモリ502、動きベクトル検出部503、補間画像生成部504、画像合成部505、タイミング制御部507などを有する。
分割部501は、合成映像信号107の入力フレームの画像を、レイアウト信号108(レイアウト情報)に基づいて、複数の配置領域(入力フレームの画像内に配置される複数の映像のそれぞれの配置領域)のそれぞれに対応する複数の部分画像に分割する。例え
ば、図2に示す合成映像200は、レイアウト信号108に基づいて、配置領域Aの第一映像201、配置領域Bの第二映像202、及び、映像外領域203に分割される。図3に示す合成映像300は、図3(b)に示す配置領域Bを除いた配置領域Aの第一映像301、図3(c)に示す配置領域Bの第二映像302、及び、映像外領域303に分割される。
フレームメモリ502は、入力フレームの画像として、分割部501で分割された入力フレームの画像の部分画像(各配置領域の画像)を記憶する。なお、フレームメモリ502は、過去に入力されたフレームの画像の部分画像も記憶する。フレームメモリ502に記憶される過去に入力されたフレームの画像の部分画像の数は、後述する補間画像を生成するのに必要な数以上であればよい。
動きベクトル検出部503は、入力フレームの画像の部分画像のそれぞれから個別に動きベクトルを検出する。動きベクトルの検出には、例えば、ブロックマッチング法などを用いればよい。図2に示す合成映像200の場合、フレームメモリ502に部分画像として分けて記憶されている第一映像201と第二映像202に対して、個別に動きベクトルを検出する。同様に、図3に示す合成映像300の場合、図3(b)に示す第一映像301と図3(c)に示す第二映像302に対して、個別に動きベクトルを検出する。なお、画像ブロックのサイズや形状などは、任意に設定可能である。
補間画像生成部504は、動きベクトル検出部503で検出された動きベクトルに基づいて、部分画像に対応する補間画像(補間フレームの画像の部分画像)を生成する。即ち、図2に示す合成映像200の場合、配置領域Aの第一映像201に対応する部分画像と、配置領域Bの第二映像202に対応する部分画像とから補間画像が個別に生成される。同様に、図3に示す合成映像300の場合、配置領域Aの第一映像301に対応する部分画像と、配置領域Bの第二映像302に対応する部分画像とから補間画像が個別に生成される。生成された各部分画像に対応する補間画像はフレームメモリ502に一時的に記憶される。なお、各補間画像は、従来の補間フレームの画像を生成する方法と同様の方法により生成すればよい。
画像合成部505は、入力フレームの各部分画像、または、補間画像生成部504で生成された各部分画像に対応する補間画像を合成する。これにより、入力フレームの画像または補間フレームの画像が生成される(入力フレームの各部分画像を合成することにより入力フレームの画像が生成され、各補間画像を合成することにより補間フレームの画像が生成される)。具体的には、画像合成部505は、レイアウト信号108とタイミング制御部507からのタイミング制御信号とに基づいて合成処理を行う。入力フレームの画像を生成するか、補間フレームの画像を生成するかは、タイミング制御信号により制御される。生成された入力フレームの画像、または、補間フレームの画像は、映像信号506として表示装置110へ出力される。
タイミング制御部507は、フレームメモリ502、動きベクトル検出部503、補間画像生成部504、及び、画像合成部505に対し、それらの動作に必要な信号を送信する。フレームメモリ502、動きベクトル検出部503、補間画像生成部504、及び、画像合成部505の動作に必要な信号は、例えば、同期信号、タイミング制御信号、フレームメモリ502内に記憶されている画像のアドレス指定に関する信号などである。画像のアドレス指定に関する信号は、例えば、画像合成部505で合成に用いる部分画像や補間画像などを選択するために用いられる。
上述したように、本実施例では、合成映像信号のフレームレートを変換する際に、入力フレームの画像を部分画像に分割し、各部分画像から個別に動きベクトルを検出する。そ
して、検出された動きベクトルに基づいて、部分画像に対応する補間画像を生成・合成して、補間フレームの画像を生成する。これにより、合成映像信号のフレームレートを変換する場合であっても、入力フレームの画像内に配置されている映像間の境界線の影響を無くすことができるため、正確な動きベクトルを検出することができる。
<実施例3>
図6は、本発明の実施例3に係るマルチ画面映像表示システムの概略構成を示すブロック図である。本実施例に係るマルチ画面映像表示システム3100は、図1に示した実施例1及び実施例2に記載のマルチ画面映像表示システム100に対して、制御信号600だけを追記したものである。制御信号600は、入力フレームの画像内に配置されている複数の映像のうち、少なくとも1つの映像の配置領域のサイズが変化していることを表す信号であり、制御部3109から補間フレーム生成回路部3106へ送られる。なお、本実施例では、実施例1と区別するため、補間フレーム生成回路部106及び制御部109を、それぞれ、補間フレーム生成回路部3106及び制御部3109と記載する。本実施例では、補間フレーム生成回路部3106について説明し、それ以外の各部については、図1に示した実施例1及び実施例2と同様である為、説明を省略する。
本実施例では、合成映像信号が、図7に示すように2つの映像の合成映像(マルチ画面表示)を表す映像信号である場合について説明する。図7(a)は、2つの映像の表示サイズ(配置領域のサイズ)を変更する前の状態を表す図である。図7(b)は、図7(a)に示す合成映像700内の映像(第一映像701や第二映像702)に対し表示サイズの変更を行っている状態を示す図である。具体的には、図7(b)は、配置領域Aの第一映像701に対して縮小処理を行い(第一映像705)、配置領域Bの第二映像702に対して拡大処理を行っている(第二映像706)様子を表している。但し、実施例1,2と同様に、図7はあくまで一例であり、合成に用いる映像信号の数、合成映像内における各映像の配置領域の大きさ、位置などは特に限定されない。
図8、図9、図10及び図11は、本実施例に係る補間フレーム生成回路部3106の機能構成の一例を示すブロック図である。図8,9は、それぞれ、図6における制御信号600が、タイミング制御部801,802に入力される場合を示す図である。なお、タイミング制御部801,802以外の各部については、図4,5に示す補間フレーム生成回路部106(実施例1),2106(実施例2)と同様である為、説明を省略する。
図8,9の例では、制御部3109から制御信号600が出力されている場合に、フレームメモリ(フレームメモリ401,502)に記憶した入力フレームの画像を補間フレームの画像を出力するタイミングで出力する。即ち、入力フレームの画像内に配置されている複数の映像のうち、少なくとも1つの映像の配置領域のサイズが変化している場合に、当該処理を行う。
具体的には、図8におけるタイミング制御部801は、制御信号600を受信している間、信号切り換え部404にフレームメモリ401に記憶されている入力フレームの画像を出力するように信号を与える。また、図9に記載のタイミング制御部802は、制御信号600を受信している間、画像合成部505に入力フレームの画像の部分画像を合成して出力するように信号を与える。
図10,11は、それぞれ、図6における制御信号600が、動きベクトル検出部803,804に入力される場合を示す図である。なお、動きベクトル検出部803,804以外の各部については、図4,5に示す補間フレーム生成回路部106(実施例1),2106(実施例2)と同様である為、説明を省略する。
図10,11の例では、制御部3109から制御信号600が出力されている場合に、検出する全ての動きベクトルをゼロとみなす(動きベクトルの検出を行うか否かは問わない)。即ち、入力フレームの画像内に配置されている複数の映像のうち、少なくとも1つの映像の配置領域のサイズが変化している場合に、当該処理を行う。それにより、入力フレームの画像と同一の画像を補間フレームの画像として生成する。
配置領域のサイズが変化している最中に入力フレームの画像から正確な動きベクトルを検出するのは困難であるため、そのような画像に対しては簡易な方法で補間フレームの画像を生成するのが好ましい。本実施例では、上述したように、合成映像信号のフレームレートを変換する際に、制御部から制御信号が出力されている場合には、入力フレームの画像と同一の画像が補間フレームの画像として出力される。それにより、入力フレームの画像から動きベクトルを検出するのに適していない状況を除外することができる。
以上述べたように、上記実施例1〜3では、マルチ画面に合成された合成映像信号に対してフレームレートの変換を行う場合であっても、画質劣化の無い補間フレームを生成することができる。
図1は、本発明の実施例1に係るマルチ画面映像表示システムの概略構成を示すブロック図である。 図2は、合成映像信号が2つの映像のPoutP表示を表す映像信号である場合の表示例を示す図である。 図3(a)は、合成映像信号が2つの映像のPinP表示または一方の映像に他方の映像が重なるように配置された表示を表す映像信号である場合の表示例を示す図であり、図3(b)は、合成映像における第一映像のみを示した図であり、図3(c)は、合成映像における第二映像のみを示した図である。 図4は、本発明の実施例1に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。 図5は、本発明の実施例2に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。 図6は、本発明の実施例3に係るマルチ画面映像表示システムの概略構成を示すブロック図である。 図7は、合成映像信号が、2つの映像の合成映像を表す映像信号である場合の表示例を示す図であり、図7(a)は、2つの映像の表示サイズを変更する前の状態を表す図であり、図7(b)は、図7(a)に示す合成映像内の映像に対し表示サイズの変更を行っている状態を示す図である。 図8は、本発明の実施例3に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。 図9は、本発明の実施例3に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。 図10は、本発明の実施例3に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。 図11は、本発明の実施例3に係る補間フレーム生成回路部の機能構成の一例を示すブロック図である。
符号の説明
106,2106,3106 補間フレーム生成回路部
107 合成映像信号
108 レイアウト信号
401,502 フレームメモリ
402,503,803,804 動きベクトル検出部
403,504 補間画像生成部
404 信号切り替え部
405,506 映像信号
406,507,801,802 タイミング制御部
501 分割部
505 画像合成部
600 制御信号

Claims (8)

  1. 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
    前記合成画像信号の入力フレームの画像から動きベクトルを検出する動きベクトル検出手段と、
    前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成する補間画像生成手段と、
    を有し、
    前記動きベクトル検出手段は、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に前記動きベクトルを検出し、
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
    ことを特徴とする画像処理装置。
  2. 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
    前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割する分割手段と、
    前記部分画像のそれぞれから個別に動きベクトルを検出する動きベクトル検出手段と、
    前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成する補間画像生成手段と、
    前記補間画像生成手段で生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成する合成手段と、
    を有し、
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記
    補間フレームの画像として出力される
    ことを特徴とする画像処理装置。
  3. 前記入力フレームの画像を記憶するフレームメモリを有し、
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記記憶した入力フレームの画像が補間フレームの画像を出力するタイミングで出力される
    ことを特徴とする請求項1または2に記載の画像処理装置。
  4. 前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記動きベクトルの大きさをゼロとみなすことにより、前記入力フレームの画像と同一の画像が前記補間フレームの画像として生成される
    ことを特徴とする請求項1または2に記載の画像処理装置。
  5. 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
    前記合成画像信号の入力フレームの画像から動きベクトルを検出するステップと、
    前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
    を有し、
    前記動きベクトルは、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に検出され
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
    ことを特徴とする画像処理装置の制御方法。
  6. 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
    前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割するステップと、
    前記部分画像のそれぞれから個別に動きベクトルを検出するステップと、
    前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成するステップと、
    前記生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
    を有し、
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
    ことを特徴とする画像処理装置の制御方法。
  7. 前記画像処理装置は、前記入力フレームの画像を記憶するフレームメモリを有し、
    前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記記憶した入力フレームの画像が補間フレームの画像を出力するタイミングで出力される
    ことを特徴とする請求項5または6に記載の画像処理装置の制御方法。
  8. 前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記動きベクトルの大きさをゼロとみなすことにより、前記入力フレームの画像と同一の画像が前記補間フレームの画像として生成される
    ことを特徴とする請求項5または6に記載の画像処理装置の制御方法。
JP2008164581A 2008-06-24 2008-06-24 映像処理装置及び映像処理装置の制御方法 Expired - Fee Related JP5219646B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008164581A JP5219646B2 (ja) 2008-06-24 2008-06-24 映像処理装置及び映像処理装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164581A JP5219646B2 (ja) 2008-06-24 2008-06-24 映像処理装置及び映像処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2010010778A JP2010010778A (ja) 2010-01-14
JP5219646B2 true JP5219646B2 (ja) 2013-06-26

Family

ID=41590804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164581A Expired - Fee Related JP5219646B2 (ja) 2008-06-24 2008-06-24 映像処理装置及び映像処理装置の制御方法

Country Status (1)

Country Link
JP (1) JP5219646B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153568A1 (ja) * 2012-04-09 2013-10-17 パナソニック株式会社 映像表示装置および集積回路
CN111327959A (zh) * 2020-03-05 2020-06-23 Oppo广东移动通信有限公司 视频插帧方法及相关装置
CN111356026B (zh) * 2020-03-06 2022-03-29 Oppo广东移动通信有限公司 图像数据处理方法及相关装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1404130A1 (en) * 2002-09-24 2004-03-31 Matsushita Electric Industrial Co., Ltd. Method and apparatus for processing a video signal mixed with an additional image signal
JP4507841B2 (ja) * 2004-11-10 2010-07-21 ソニー株式会社 画像信号処理装置、および画像信号処理方法

Also Published As

Publication number Publication date
JP2010010778A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
JP2008160591A (ja) テレビジョン受信機及びそのフレームレート変換方法
JP4687725B2 (ja) 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム
JP5255704B2 (ja) 映像表示装置
US20070279523A1 (en) Frame rate conversion apparatus and frame rate converson method
JP5219646B2 (ja) 映像処理装置及び映像処理装置の制御方法
US20080002052A1 (en) Moving image frame rate converting apparatus and moving image frame rate converting method
JP4878628B2 (ja) 映像処理装置および映像処理方法
JP2009267612A (ja) 画像処理装置、及び画像処理方法
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JP2015125411A (ja) 映像処理装置
JP2011040836A (ja) フレーム補間装置及びフレーム補間方法
JP5114274B2 (ja) テレビジョン受信機及びそのフレームレート変換方法
JP2009089137A (ja) 映像信号処理装置および映像信号処理方法
JP5409245B2 (ja) 画像処理装置及びその制御方法
JP2007288483A (ja) 画像変換装置
JP2011259107A (ja) 投影装置及びその制御方法
JP5077037B2 (ja) 画像処理装置
JP2009145600A (ja) 表示制御装置、方法及びプログラム
US7495706B2 (en) Video signal setting device for performing output setting to a display device
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
JP2004252009A (ja) 表示制御方法、表示制御装置及び表示装置
JP2009027301A (ja) 制御装置、制御方法、及びプログラム、並びに表示装置
JP2007129504A (ja) 画像表示装置
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置
JP2014187480A (ja) 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5219646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees