JP5219646B2 - 映像処理装置及び映像処理装置の制御方法 - Google Patents
映像処理装置及び映像処理装置の制御方法 Download PDFInfo
- Publication number
- JP5219646B2 JP5219646B2 JP2008164581A JP2008164581A JP5219646B2 JP 5219646 B2 JP5219646 B2 JP 5219646B2 JP 2008164581 A JP2008164581 A JP 2008164581A JP 2008164581 A JP2008164581 A JP 2008164581A JP 5219646 B2 JP5219646 B2 JP 5219646B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- frame
- motion vector
- interpolation
- input frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
Description
検出することができず、補間フレームの画像に歪みが生じる場合があった。例えば、複数の映像を1つの画面に表示するマルチ画面表示のための合成映像信号のフレームレートを変換する際に、そのような問題が生じる。具体的には、そのような問題は、各映像が配置される領域(配置領域)がPicture in Picture(PinP)のように配置されている場合、映像の配置領域間の境界が映像領域として認識されるために生じる。映像の配置領域間の境界が映像領域として認識されると、そのような境界を含む画像ブロックに対しても動きベクトルを検出してしまうため、動きベクトルの誤検出を招く虞があるのである。各映像の配置領域が、Picture out Picture(PoutP)や、互いに重なり合うように配置されている場合も同様である。
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成する補間画像生成手段と、
を有し、
前記動きベクトル検出手段は、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に前記動きベクトルを検出し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割する分割手段と、
前記部分画像のそれぞれから個別に動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成する補間画像生成手段と、
前記補間画像生成手段で生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成する合成手段と、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記動きベクトルは、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に検出され、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割するステップと、
前記部分画像のそれぞれから個別に動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成するステップと、
前記生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする。
図1は、本発明の実施例1に係るマルチ画面映像表示システムの概略構成を示すブロック図である。本実施例に係るマルチ画面映像表示システム100は、入力された複数の映像信号の中から複数の映像信号を選択し、選択された複数の映像信号をマルチ画面表示のための合成映像信号に合成する。そして、合成映像信号のフレームレートの変換を行う。
105は、選択された複数の映像信号をマルチ画面表示のための合成映像信号に合成する。マルチ画面合成回路部105は、出力信号として、合成映像信号107とレイアウト信号108を出力する。なお、本実施例では、合成映像信号はフレーム単位で出力されるものとする。レイアウト信号108は、レイアウト情報を表す信号である。レイアウト情報は、出力された合成映像信号のフレーム(補間フレーム生成回路部106へ入力される合成映像信号のフレーム;入力フレーム)の画像内に配置されている複数の映像のそれぞれの配置領域を示す信号配置領域を示す情報である。レイアウト信号108は、例えば、映像毎の配置領域の座標を表す信号、配置領域を映像毎に表すイネーブル信号、映像外領域の色を表す信号などである。
これにより、第一映像301についての動きベクトルが検出される。第二映像302については、図2の場合と同様に、配置領域Bの四隅の座標に基づいて、配置領域B内のみから動きベクトルを検出する。映像外領域303については、動きベクトルの検出を行わず、動きベクトルの大きさをゼロとみなす。なお、画像ブロックのサイズや形状などは、任意に設定可能である。
次に、本発明の実施例2に係るマルチ画面映像表示システムについて説明する。本実施例に係るマルチ画面映像表示システムは、図1に示した実施例1に係るマルチ画面映像表示システムと同様の構成を有する。但し、補間フレーム生成回路部106の構成は、実施例1と異なるものとする(実施例1と区別するため、本実施例では補間フレーム生成回路部106を補間フレーム生成回路部2106と記載する)。そのため、本実施例では、図5に示す補間フレーム生成回路部2106についてのみ説明する。なお、本実施例では、合成映像信号が、実施例1と同様に、図2及び図3に示すような合成映像を表す映像信号である場合について説明する。但し、実施例1と同様に、図2,3はあくまで一例であり、合成に用いる映像信号の数、合成映像内における各映像の配置領域の大きさ、位置などは特に限定されない。
ば、図2に示す合成映像200は、レイアウト信号108に基づいて、配置領域Aの第一映像201、配置領域Bの第二映像202、及び、映像外領域203に分割される。図3に示す合成映像300は、図3(b)に示す配置領域Bを除いた配置領域Aの第一映像301、図3(c)に示す配置領域Bの第二映像302、及び、映像外領域303に分割される。
して、検出された動きベクトルに基づいて、部分画像に対応する補間画像を生成・合成して、補間フレームの画像を生成する。これにより、合成映像信号のフレームレートを変換する場合であっても、入力フレームの画像内に配置されている映像間の境界線の影響を無くすことができるため、正確な動きベクトルを検出することができる。
図6は、本発明の実施例3に係るマルチ画面映像表示システムの概略構成を示すブロック図である。本実施例に係るマルチ画面映像表示システム3100は、図1に示した実施例1及び実施例2に記載のマルチ画面映像表示システム100に対して、制御信号600だけを追記したものである。制御信号600は、入力フレームの画像内に配置されている複数の映像のうち、少なくとも1つの映像の配置領域のサイズが変化していることを表す信号であり、制御部3109から補間フレーム生成回路部3106へ送られる。なお、本実施例では、実施例1と区別するため、補間フレーム生成回路部106及び制御部109を、それぞれ、補間フレーム生成回路部3106及び制御部3109と記載する。本実施例では、補間フレーム生成回路部3106について説明し、それ以外の各部については、図1に示した実施例1及び実施例2と同様である為、説明を省略する。
107 合成映像信号
108 レイアウト信号
401,502 フレームメモリ
402,503,803,804 動きベクトル検出部
403,504 補間画像生成部
404 信号切り替え部
405,506 映像信号
406,507,801,802 タイミング制御部
501 分割部
505 画像合成部
600 制御信号
Claims (8)
- 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成する補間画像生成手段と、
を有し、
前記動きベクトル検出手段は、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に前記動きベクトルを検出し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする画像処理装置。 - 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割する分割手段と、
前記部分画像のそれぞれから個別に動きベクトルを検出する動きベクトル検出手段と、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成する補間画像生成手段と、
前記補間画像生成手段で生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成する合成手段と、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記
補間フレームの画像として出力される
ことを特徴とする画像処理装置。 - 前記入力フレームの画像を記憶するフレームメモリを有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記記憶した入力フレームの画像が補間フレームの画像を出力するタイミングで出力される
ことを特徴とする請求項1または2に記載の画像処理装置。 - 前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記動きベクトルの大きさをゼロとみなすことにより、前記入力フレームの画像と同一の画像が前記補間フレームの画像として生成される
ことを特徴とする請求項1または2に記載の画像処理装置。 - 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像から動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記動きベクトルは、前記入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、前記配置領域のそれぞれについて個別に検出され、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする画像処理装置の制御方法。 - 複数の画像を1つの画面に表示するマルチ画面表示のための合成画像信号のフレームレートを変換する画像処理装置の制御方法であって、
前記合成画像信号の入力フレームの画像を、当該入力フレームの画像内に配置されている複数の画像のそれぞれの配置領域を示すレイアウト情報に基づいて、当該複数の配置領域のそれぞれに対応する複数の部分画像に分割するステップと、
前記部分画像のそれぞれから個別に動きベクトルを検出するステップと、
前記検出された動きベクトルに基づいて、前記部分画像に対応する補間画像を生成するステップと、
前記生成された各部分画像に対応する補間画像を合成して、複数の入力フレームの間を補間するための補間フレームの画像を生成するステップと、
を有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記入力フレームの画像と同一の画像が前記補間フレームの画像として出力される
ことを特徴とする画像処理装置の制御方法。 - 前記画像処理装置は、前記入力フレームの画像を記憶するフレームメモリを有し、
前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記記憶した入力フレームの画像が補間フレームの画像を出力するタイミングで出力される
ことを特徴とする請求項5または6に記載の画像処理装置の制御方法。 - 前記入力フレームの画像内に配置されている複数の画像のうち、少なくとも1つの画像の配置領域のサイズが変化している場合に、前記動きベクトルの大きさをゼロとみなすことにより、前記入力フレームの画像と同一の画像が前記補間フレームの画像として生成される
ことを特徴とする請求項5または6に記載の画像処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164581A JP5219646B2 (ja) | 2008-06-24 | 2008-06-24 | 映像処理装置及び映像処理装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164581A JP5219646B2 (ja) | 2008-06-24 | 2008-06-24 | 映像処理装置及び映像処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010778A JP2010010778A (ja) | 2010-01-14 |
JP5219646B2 true JP5219646B2 (ja) | 2013-06-26 |
Family
ID=41590804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164581A Expired - Fee Related JP5219646B2 (ja) | 2008-06-24 | 2008-06-24 | 映像処理装置及び映像処理装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5219646B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013153568A1 (ja) * | 2012-04-09 | 2013-10-17 | パナソニック株式会社 | 映像表示装置および集積回路 |
CN111327959A (zh) * | 2020-03-05 | 2020-06-23 | Oppo广东移动通信有限公司 | 视频插帧方法及相关装置 |
CN111356026B (zh) * | 2020-03-06 | 2022-03-29 | Oppo广东移动通信有限公司 | 图像数据处理方法及相关装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1404130A1 (en) * | 2002-09-24 | 2004-03-31 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for processing a video signal mixed with an additional image signal |
JP4507841B2 (ja) * | 2004-11-10 | 2010-07-21 | ソニー株式会社 | 画像信号処理装置、および画像信号処理方法 |
-
2008
- 2008-06-24 JP JP2008164581A patent/JP5219646B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010778A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008160591A (ja) | テレビジョン受信機及びそのフレームレート変換方法 | |
JP4687725B2 (ja) | 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム | |
JP5255704B2 (ja) | 映像表示装置 | |
US20070279523A1 (en) | Frame rate conversion apparatus and frame rate converson method | |
JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
US20080002052A1 (en) | Moving image frame rate converting apparatus and moving image frame rate converting method | |
JP4878628B2 (ja) | 映像処理装置および映像処理方法 | |
JP2009267612A (ja) | 画像処理装置、及び画像処理方法 | |
JP3685668B2 (ja) | マルチスクリーン用画面合成装置 | |
JP2015125411A (ja) | 映像処理装置 | |
JP2011040836A (ja) | フレーム補間装置及びフレーム補間方法 | |
JP5114274B2 (ja) | テレビジョン受信機及びそのフレームレート変換方法 | |
JP2009089137A (ja) | 映像信号処理装置および映像信号処理方法 | |
JP5409245B2 (ja) | 画像処理装置及びその制御方法 | |
JP2007288483A (ja) | 画像変換装置 | |
JP2011259107A (ja) | 投影装置及びその制御方法 | |
JP5077037B2 (ja) | 画像処理装置 | |
JP2009145600A (ja) | 表示制御装置、方法及びプログラム | |
US7495706B2 (en) | Video signal setting device for performing output setting to a display device | |
KR100744519B1 (ko) | 온 스크린 디스플레이 스케일링 장치 및 그 방법 | |
JP2004252009A (ja) | 表示制御方法、表示制御装置及び表示装置 | |
JP2009027301A (ja) | 制御装置、制御方法、及びプログラム、並びに表示装置 | |
JP2007129504A (ja) | 画像表示装置 | |
JPH1011049A (ja) | オーバレイ表示方法およびディスプレイオーバレイ装置 | |
JP2014187480A (ja) | 画像処理装置、ソース機器、画像処理システム、画像処理方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5219646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |