[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4571845B2 - 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 - Google Patents

液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 Download PDF

Info

Publication number
JP4571845B2
JP4571845B2 JP2004323626A JP2004323626A JP4571845B2 JP 4571845 B2 JP4571845 B2 JP 4571845B2 JP 2004323626 A JP2004323626 A JP 2004323626A JP 2004323626 A JP2004323626 A JP 2004323626A JP 4571845 B2 JP4571845 B2 JP 4571845B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004323626A
Other languages
English (en)
Other versions
JP2006133577A (ja
Inventor
一也 上田
豪 鎌田
洋平 仲西
秀史 吉田
英昭 津田
正和 柴崎
泰俊 田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004323626A priority Critical patent/JP4571845B2/ja
Priority to TW094138392A priority patent/TWI321243B/zh
Priority to US11/271,527 priority patent/US7688393B2/en
Priority to CN2008101336866A priority patent/CN101325049B/zh
Priority to CNB2005101201460A priority patent/CN100414418C/zh
Priority to KR1020050105937A priority patent/KR100738758B1/ko
Publication of JP2006133577A publication Critical patent/JP2006133577A/ja
Application granted granted Critical
Publication of JP4571845B2 publication Critical patent/JP4571845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電子機器の表示部等に用いられる液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法に関する。
近年、液晶表示装置は、テレビ受像機やパーソナル・コンピュータのモニタ装置等として用いられるようになっている。これらの用途では、表示画面をあらゆる方向から見ることのできる高い視角特性が求められている。図20は、VA(Vertically Aligned)モードの液晶表示装置の印加電圧に対する透過率特性(T−V特性)を示すグラフである。横軸は液晶層に対する印加電圧(V)を表し、縦軸は光の透過率を表している。線Aは表示画面に対し垂直な方向(以下、「正面方向」という)でのT−V特性を示し、線Bは表示画面に対して方位角90°、極角60°の方向(以下、「斜め方向」という)でのT−V特性を示している。ここで、方位角は、表示画面の右方向を基準として反時計回りに計った角度とする。また極角は、表示画面の中心に立てた垂線となす角とする。
図20に示すように、円Cで囲んだ領域近傍において、透過率(輝度)変化に歪みが生じている。例えば、印加電圧が約2.5Vの比較的低階調においては斜め方向の透過率が正面方向の透過率より高くなっているが、印加電圧が約4.5Vの比較的高階調においては斜め方向の透過率が正面方向の透過率より低くなっている。この結果、斜め方向から見た場合には実効駆動電圧範囲での輝度差が小さくなってしまう。この現象は色の変化に最も顕著に現れる。
図21は表示画面に表示した画像の見え方の変化を示している。図21(a)は正面方向から見た画像を示し、図21(b)は斜め方向から見た画像を示している。図21(a)、(b)に示すように、表示画面を斜め方向から見ると、正面方向から見たときと比較して画像の色が白っぽく変化してしまう。
図22は、赤みがかった画像における赤(R)、緑(G)、青(B)3原色の階調ヒストグラムを示している。図22(a)はRの階調ヒストグラムを示し、図22(b)はGの階調ヒストグラムを示し、図22(c)はBの階調ヒストグラムを示している。図22(a)〜(c)の横軸は階調(0〜255の256階調)を表し、縦軸は存在率(%)を表している。図22(a)〜(c)に示すように、この画像では比較的高階調のRと比較的低階調のG及びBとが高い存在率で存在している。このような画像をVAモードの液晶表示装置の表示画面に表示させて斜め方向から見ると、高階調のRが相対的に暗めに変化し、低階調のG及びBが相対的に明るめに変化する。これにより3原色の輝度差が小さくなるため、画面全体として色が白っぽくなる。
上記の現象は、従来型の駆動モードであるTN(Twisted Nematic)モードの液晶表示装置でも同様に生じる。特許文献1乃至3には、TNモードの液晶表示装置における上記の現象を改善する技術が開示されている。図23はこれらの公知技術に基づく基本的な液晶表示装置の1画素の構成を示し、図24は図23のX−X線で切断した液晶表示装置の断面構成を示し、図25はこの液晶表示装置の1画素の等価回路を示している。図23乃至図25に示すように、液晶表示装置は、薄膜トランジスタ(TFT)基板102と対向基板104と両基板102、104間に封止された液晶層106とを有している。
TFT基板102は、ガラス基板110上に形成された複数のゲートバスライン112と、絶縁膜130を介してゲートバスライン112に交差して形成された複数のドレインバスライン114とを有している。ゲートバスライン112及びドレインバスライン114の交差位置近傍には、スイッチング素子として画素毎に形成されたTFT120が配置されている。ゲートバスライン112の一部はTFT120のゲート電極として機能し、TFT120のドレイン電極121はドレインバスライン114に電気的に接続されている。また、ゲートバスライン112及びドレインバスライン114により画定された画素領域を横切って、ゲートバスライン112に並列して延びる蓄積容量バスライン118が形成されている。蓄積容量バスライン118上には、絶縁膜130を介して蓄積容量電極119が画素毎に形成されている。蓄積容量電極119は、制御電極125を介してTFT120のソース電極122に電気的に接続されている。蓄積容量バスライン118と蓄積容量電極119との間には、蓄積容量Csが形成される。
ゲートバスライン112及びドレインバスライン114により画定された画素領域は、副画素Aと副画素Bとに分割されている。副画素Aには画素電極116が形成され、副画素Bには画素電極116から分離された画素電極117が形成されている。画素電極116は、コンタクトホール124を介して蓄積容量電極119及びTFT120のソース電極122に電気的に接続されている。画素電極117は、電気的にフローティング状態になっている。画素電極117は、保護膜132を介して制御電極125に重なる領域を有し、当該領域に形成される制御容量Ccを介した容量結合によりソース電極122に間接的に接続されている。
対向基板104は、ガラス基板111上に形成されたカラーフィルタ(CF)樹脂層140と、CF樹脂層140上に形成された共通電極142とを有している。副画素Aの画素電極116と共通電極142との間には液晶容量Clc1が形成され、副画素Bの画素電極117と共通電極142との間には液晶容量Clc2が形成される。TFT基板102及び対向基板104の液晶106との界面には、配向膜136、137がそれぞれ形成されている。
TFT120がオン状態になって画素電極116に電圧が印加され、副画素Aの液晶層に電圧Vpx1が印加されるとする。このとき、液晶容量Clc2と制御容量Ccとの容量比に従って電位が分割されるため、副画素Bの画素電極117には画素電極116とは異なる電圧が印加される。副画素Bの液晶層に印加される電圧Vpx2は、
Vpx2=(Cc/(Clc2+Cc))×Vpx1
となる。実際の電圧比(Vpx2/Vpx1(=(Cc/(Clc2+Cc))))は液晶表示装置の表示特性に基づく設計事項であるが、およそ0.6〜0.8とするのが理想的である。
このように、1画素内に閾値電圧の互いに異なる副画素A、Bが存在すると、図20に示したようなT−V特性の歪みが副画素A、Bで分散される。このため、斜め方向から見たときに画像が白っぽくなる現象を抑制でき、視角特性が改善される。以下、上記の手法を容量結合HT(ハーフトーン・グレースケール)法とよぶ。
なお、特許文献1乃至3ではTNモードの液晶表示装置を前提として上記の技術が記載されているが、近年TNモードに代わって主流となったVAモードの液晶表示装置に上記の技術を適用することによって、より高い効果が得られる。
図26は、容量結合HT法を用いた従来の液晶表示装置に生じる焼付きを説明する図である。図26(a)は、焼付き試験の際に画面に表示する白黒のチェッカパターンを示している。焼付き試験では、図26(a)に示すチェッカパターンを一定時間(例えば48時間)連続表示させた直後に画面全体に同階調の中間調を表示させて、チェッカパターンが視認されるか否かを検査する。チェッカパターンが視認された場合には、画面の輝度をチェッカパターンに沿って測定し、焼付き率を算出する。ここで、視認されるチェッカパターンのうち低輝度領域の輝度をaとし高輝度領域の輝度をa+bとしたとき、b/aを焼付き率と定義した。
図26(b)は容量結合HT法を用いていない液晶表示装置に中間調を表示させた画面を示し、図26(c)は容量結合HT法を用いた液晶表示装置に中間調を表示させた画面を示している。図26(b)に示すように、容量結合HT法を用いていない液晶表示装置では、中間調表示の際にチェッカパターンはほとんど視認されなかった。図26(b)のY−Y’線に沿って輝度を測定したところ、輝度は図26(d)の線cに示すような分布を有していた。焼付き率は0〜5%に過ぎなかった。これに対し、容量結合HT法を用いた液晶表示装置では、図26(c)に示すようなチェッカパターンが視認された。図26(c)のY−Y’線に沿って輝度を測定したところ、輝度は図26(d)の線dに示すような分布を有していた。焼付き率は10%以上であった。このように、容量結合HT法を用いていない液晶表示装置では焼付きがほとんど発生しないのに対し、容量結合HT法を用いた液晶表示装置では比較的濃い焼付きが発生するという問題が生じていた。
焼付きが発生した液晶表示装置の画素内の特性分布などを評価し、解析した結果、焼付きは、電気的にフローティング状態の画素電極117の形成された副画素Bで発生していることが判明した。画素電極117は、極めて電気抵抗の高いシリコン窒化膜(SiN膜)等を介して制御電極125に接続され、また極めて電気抵抗の高い液晶層を介して共通電極142に接続されている。このため、画素電極117に充電された電荷は容易に放電されないようになっている。一方、TFT120のソース電極122に電気的に接続された副画素Aの画素電極116にはフレーム毎に電位が書き込まれ、かつ画素電極116は、SiN膜や液晶層に比較して極めて電気抵抗の低いTFT120の動作半導体層を介してドレインバスライン114に接続されている。このため、画素電極117に充電された電荷が放電されなくなることはあり得ない。
図27(a)は、容量結合HT法を用いた従来の液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。図27(a)の横軸は副画素Aの液晶層への印加電圧(V)を表し、縦軸は容量比、電圧比及び誘電率を表している。線eは制御容量Ccと液晶容量Clc2との容量比Cc/Clc2を示し、線fは副画素Aの液晶層に印加される電圧Vpx1と副画素Bの液晶層に印加される電圧Vpx2との電圧比Vpx2/Vpx1を示し、線gはVAモードの液晶表示装置に用いられるネガ型液晶の誘電率εを示している。また図27(b)は、電圧比Vpx2/Vpx1の変化を縦軸(電圧比)のスケールを拡大して示している。
図27(a)、(b)に示すように、容量結合HT法を用いた従来の液晶表示装置では、印加電圧の増加とともに電圧比Vpx2/Vpx1が減少している。容量結合HT法を用いた従来の液晶表示装置では、副画素Aよりも液晶層に印加される電圧が低く輝度の低い副画素Bが、画素全体の50〜80%程度を占めている。このため、白を表示させる電圧(5.5〜7V)を画素電極116に印加しても副画素Bでは高い透過率が得られないため、容量結合HT法を用いていない液晶表示装置に比較すると、画素全体の輝度はおよそ40〜80%に低下してしまう。図20に示したように、輝度変化に歪みが生じるのは低階調〜中階調の領域であるため、副画素A、Bの閾値電圧の差は、理想的には低電圧側ほど大きく高電圧側ほど小さくなるのがよい。例えば、副画素Aの液晶層に印加される電圧Vpx1が2.5Vのときには副画素Bの液晶層に1.5〜2Vと低い電圧Vpx2が印加され(すなわち電圧差(Vpx1−Vpx2)が大きい)、副画素Aの液晶層に印加される電圧Vpx1が5.5Vのときには副画素Bの液晶層に5〜5.5Vと高い電圧Vpx2が印加される(すなわち電圧差(Vpx1−Vpx2)が小さい)方が、視角特性及び輝度の双方に優れた理想的な液晶表示装置が得られる。しかしながら、図23乃至図25に示したように制御容量Ccと液晶容量Clc2とが直列に接続された構成を有する液晶表示装置では、電圧比Vpx2/Vpx1は、容量比Cc/(Clc2+Cc)により決定される。容量比Cc/(Clc2+Cc)が一定とすると電圧比Vpx2/Vpx1は一定であるので、上記の理想とは逆に電圧差(Vpx1−Vpx2)は高電圧側ほど大きくなってしまう。
さらに、上記の問題を大きくしてしまうのが液晶容量Clc2の変動である。図27(a)の線gで示すように、液晶の誘電率εは、高電圧印加時ほど大きくなることが分かる。誘電率εが大きくなると液晶容量Clc2も大きくなるため、容量比Cc/Clc2が小さくなり、Cc/(Clc2+Cc)で決定される電圧比Vpx2/Vpx1も小さくなる。図27(b)に示すように、電圧0〜2V程度の低電圧側での電圧比Vpx2/Vpx1は0.72であるが、白を表示させる電圧5V程度での電圧比Vpx2/Vpx1は0.62程度まで低下している。すなわち、高電圧側での電圧差(Vpx1−Vpx2)はさらに大きくなってしまう。したがって、容量結合HT法を用いた従来の液晶表示装置では、高い輝度を得るのが困難であるという問題が生じている。
また、液晶容量と電圧比の関係は、セル厚変動時の表示むらの悪化も引き起こす。液晶表示パネルの透過率は液晶層の有するリタデーション値で決定され、セル厚が厚くなると高くなり、セル厚が薄くなると低くなるのが一般的である。容量結合HT法を用いた従来の液晶表示装置の場合、セル厚が厚くなると液晶容量Clc2が減少し、電圧比Vpx2/Vpx1が1に近づくため画素全体の輝度は増加する。逆に、セル厚が薄くなると液晶容量Clc2が増加し、電圧比Vpx2/Vpx1が0に近づくため画素全体の輝度は低下する。すなわち、容量結合HT法を用いた液晶表示装置では、セル厚の変動に対してリタデーション値の変化による透過率の変化と電圧比の変化による透過率の変化とが相乗的に作用するため、表示むらが視認され易いという問題が生じている。
特開平2−12号公報 米国特許第4840460号明細書 特許第3076938号公報 特開平8−146464号公報 特開2001−235766号公報
本発明の目的は、良好な表示特性の得られる液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法を提供することにある。
上記目的は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、(n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタと、前記第3のトランジスタのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極とを備えたバッファ容量部とを有することを特徴とする液晶表示装置用基板によって達成される。
本発明によれば、良好な表示特性の得られる液晶表示装置を実現できる。
〔第1の実施の形態〕
本発明の第1の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法について図1乃至図13を用いて説明する。図1は、本実施の形態による液晶表示装置の概略構成を示している。図1に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたTFT及び画素電極とを備えたTFT基板2を有している。また、液晶表示装置は、CFや共通電極が形成された対向基板4と、両基板2、4間に封止された例えば負の誘電率異方性を有する液晶6(図1では図示せず)とを備えている。
TFT基板2には、複数のゲートバスラインを駆動するドライバICが実装されたゲートバスライン駆動回路80と、複数のドレインバスラインを駆動するドライバICが実装されたドレインバスライン駆動回路82とが接続されている。これらの駆動回路80、82は、制御回路84から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。TFT基板2のTFT素子形成面と反対側の面には偏光板87が配置され、対向基板4の共通電極形成面と反対側の面には、偏光板87とクロスニコルに配置された偏光板86が配置されている。偏光板87のTFT基板2と反対側の面にはバックライトユニット88が配置されている。
図2は、本実施の形態による液晶表示装置用基板としてTFT基板2の1画素の構成を示している。図3は、図2のC−C線に対応する位置で切断した液晶表示装置の断面構成を示している。図4は、本実施の形態による液晶表示装置の1画素の等価回路を示している。図2乃至図4に示すように、TFT基板2は、ガラス基板10上に形成された複数のゲートバスライン12と、SiN膜等からなる絶縁膜30を介してゲートバスライン12に交差して形成された複数のドレインバスライン14とを有している。ここで、複数のゲートバスライン12は例えば線順次走査され、図2及び図4では、n番目に走査されるn本目のゲートバスライン12nと、(n+1)番目に走査される(n+1)本目のゲートバスライン12(n+1)とを示している。ゲートバスライン12及びドレインバスライン14の交差位置近傍には、画素毎に形成された第1のTFT21及び第2のTFT22が互いに隣り合って配置されている。ゲートバスライン12の一部はTFT21、22のゲート電極として機能する。ゲートバスライン12上には、絶縁膜30を介してTFT21、22の動作半導体層(図示せず)が例えば一体的に形成されている。動作半導体層上にはチャネル保護膜21d、22dが例えば一体的に形成されている。TFT21のチャネル保護膜21d上には、ドレイン電極21a及びその下層のn型不純物半導体層(図示せず)と、ソース電極21b及びその下層のn型不純物半導体層(図示せず)とが所定の間隙を介して対向して形成されている。また、TFT22のチャネル保護膜22d上には、ドレイン電極22a及びその下層のn型不純物半導体層(図示せず)と、ソース電極22b及びその下層のn型不純物半導体層(図示せず)とが所定の間隙を介して互いに対向して形成されている。TFT21のドレイン電極21a及びTFT22のドレイン電極22aは、ドレインバスライン14にそれぞれ電気的に接続されている。TFT21、22は並列に配置されている。
また、ゲートバスライン12及びドレインバスライン14により画定された画素領域を横切って、ゲートバスライン12に並列して延びる蓄積容量バスライン18が形成されている。図2及び図4では、ゲートバスライン12nとゲートバスライン12(n+1)との間に配置された蓄積容量バスライン18nを示している。蓄積容量バスライン18n上には、絶縁膜30を介して蓄積容量電極19が画素毎に形成されている。蓄積容量電極19は、接続電極25を介してTFT21のソース電極21bに電気的に接続されている。絶縁膜30を介して対向する蓄積容量バスライン18nと蓄積容量電極19との間には、第1の蓄積容量Cs1が形成される。
ゲートバスライン12及びドレインバスライン14により画定された画素領域は、副画素Aと副画素Bとに分割されている。図2において、例えば台形状の副画素Aは画素領域の中央部左寄りに配置され、副画素Bは画素領域のうち副画素Aの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素A、Bの配置は、例えば蓄積容量バスライン18nに対しほぼ線対称になっている。副画素Aには画素電極16が形成され、副画素Bには画素電極16から分離された画素電極17が形成されている。画素電極16、17は、共にITO等の透明導電膜により形成されている。高い視角特性を得るためには、副画素Aに対する副画素Bの面積比が1/2以上4以下であることが望ましい。画素電極16は、保護膜32が開口されたコンタクトホール24を介して、蓄積容量電極19及びTFT21のソース電極21bに電気的に接続されている。画素電極17は、保護膜32が開口されたコンタクトホール26を介してTFT22のソース電極22bに電気的に接続されている。また画素電極17は、保護膜32及び絶縁膜30を介して蓄積容量バスライン18nに重なる領域を有している。当該領域では、保護膜32及び絶縁膜30を介して対向する画素電極17と蓄積容量バスライン18nとの間に第2の蓄積容量Cs2が形成される。
また、各画素領域の図2中下方には、第3のTFT23が配置されている。TFT23のゲート電極23cは、当該画素の次段のゲートバスライン12(n+1)に電気的に接続されている。ゲート電極23c上には、絶縁膜30を介して動作半導体層23eが形成されている。動作半導体層23e上には、チャネル保護膜23dが形成されている。チャネル保護膜23d上には、ドレイン電極23a及びその下層のn型不純物半導体層23fと、ソース電極23b及びその下層のn型不純物半導体層23fとが所定の間隙を介して対向して形成されている。ソース電極23bは、コンタクトホール27を介して画素電極17に電気的に接続されている。TFT23の近傍には、接続電極35を介して蓄積容量バスライン18nに電気的に接続されたバッファ容量電極28が配置されている。バッファ容量電極28上には、絶縁膜30を介してバッファ容量電極29が配置されている。バッファ容量電極29は、ドレイン電極23aに電気的に接続されている。絶縁膜30を介して互いに対向するバッファ容量電極28、29の間には、バッファ容量Cbが形成される。
対向基板4は、ガラス基板11上に形成されたCF樹脂層40と、CF樹脂層40上に形成された共通電極42とを有している。液晶6を介して対向する副画素Aの画素電極16と共通電極42との間には液晶容量Clc1が形成され、副画素Bの画素電極17と共通電極42との間には液晶容量Clc2が形成される。TFT基板2の液晶6との界面には配向膜(垂直配向膜)36が形成され、対向基板4の液晶6との界面には配向膜37がそれぞれ形成されている。これにより、電圧無印加時の液晶6は、基板面にほぼ垂直に配向する。
容量結合HT法を用いた従来の液晶表示装置に比較的濃い焼付きが発生する要因は、副画素Bの画素電極が制御電極や共通電極に対してそれぞれ極めて高い電気抵抗を介して接続されるため、蓄えられた電荷が放電され難い点にある。これに対し、本実施の形態では、副画素Bの画素電極17がTFT22を介してドレインバスライン14に接続されている。TFT22の動作半導体層の電気抵抗は、オフ状態であっても絶縁膜30や保護膜32等の電気抵抗よりも極めて低い。このため、画素電極17に蓄えられた電荷は容易に放電されるようになっている。したがって本実施の形態によれば、ハーフトーン法を用いているのにもかかわらず、濃い焼付きが生じることがない。
次に、本実施の形態による液晶表示装置の動作について説明する。図5は、本実施の形態による液晶表示装置の駆動波形を示している。図5(a)は、ある画素のTFT21、22のドレイン電極21a、22aに接続されたドレインバスライン14に印加されるデータ電圧の波形を示している。図5(b)は、当該画素のTFT21、22のゲート電極に接続されたn本目のゲートバスライン12nに印加されるゲート電圧の波形を示し、図5(c)は当該画素のTFT23のゲート電極23cに接続された(n+1)本目のゲートバスライン12(n+1)に印加されるゲート電圧の波形を示している。図5(a)〜(c)の横方向は時間を表し、縦方向は電圧レベルを表している。また図6は、当該画素のTFT23の動作及び電圧の変化を示している。ここで、副画素Bの液晶容量Clc2と蓄積容量Cs2との和を容量C1とし、バッファ容量Cbを容量C2とする。
図6(a)は、図5(a)〜(c)の状態1を示している。図6(a)に示すように、ゲートバスライン12n、12(n+1)が共に非選択である状態1では、容量C1、C2の電圧V1(例えば0V)は等しい。このとき、容量C1に蓄えられている電荷Q1はQ1=C1×V1であり、容量C2に蓄えられている電荷Qb1はQb1=C2×V1である。ゲートバスライン12(n+1)が非選択であるのでTFT23はオフ状態である。
図6(b)は、図5(a)〜(c)の状態2を示している。図6(b)に示すように、ゲートバスライン12nが選択状態になる状態2では、TFT21、22がオン状態となる。この結果、容量C1の電圧はV2になる(例えばV2≠V1)。このとき、容量C1に蓄えられる電荷Q2はQ2=C1×V2である。TFT23はオフ状態なので容量C2の電圧はV1のままであり、容量C2に蓄えられている電荷はQb1のままである。また、図示していないが、副画素Aの液晶容量Clc1及び蓄積容量Cs1の電圧も容量C1と同様にV2となる。
図6(c)は、図5(a)〜(c)の状態3を示している。図6(c)に示すように、ゲートバスライン12nが非選択状態となり次段のゲートバスライン12(n+1)が選択状態となる状態3では、TFT21、22がオフ状態となり、TFT23がオン状態となる。TFT23がオン状態になると、容量C1の電圧と容量C2の電圧とが等しくなるように電荷が再配分される。状態3で容量C1、C2に蓄えられる電荷の和Q3+Qb2は、状態2で容量C1、C2に蓄えられていた電荷の和Q2+Qb1に等しい(Q3+Qb2=Q2+Qb1)。印加電圧の極性が1フレーム毎に反転される通常の駆動では、容量C2に蓄えられていた電荷Q2と新たに流入する電荷は極性が逆であるため、全体の電荷量は減少し電圧が低下することになる。容量C1、C2の電圧V3は、
V3=Q3/C1=Qb2/C2
となる。ここでC2/C1=αとすると、
V3=1/(1+α)×V2+α/(1+α)×V1
となる。
一方、副画素Aではこの現象が起きないため、副画素Aの液晶容量Clc1の電圧はV2のままである。これにより、副画素Aの液晶容量Clc1の電圧V2と、副画素Bの液晶容量Clc2の電圧V3との間に差が生じることになる。状態3で容量C1、C2の電圧が共にV3となった後、TFT23はオフ状態となって状態1と同様の状態になる。これ以降、フレーム期間毎に状態1→状態2→状態3→状態1を繰り返すことになる。
容量結合HT法を用いた従来の液晶表示装置と比較して、本実施の形態の液晶表示装置が有する最大の特徴は、副画素Bの電圧を副画素Aの電圧より低下させるための容量が、液晶容量Clc2に対し直列ではなく並列に接続されているという点にある。この結果、液晶容量Clc2が変動したときの電圧比の変動は、全く逆の傾向を示す。図7は、本実施の形態による液晶表示装置及び従来の液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。横軸は、容量結合HT法を用いた従来の液晶表示装置における制御容量Ccと液晶容量Clc2との容量比Cc/Clc2、及び本実施の形態による液晶表示装置におけるバッファ容量Cbと液晶容量Clc2との容量比Cb/Clc2を表している。縦軸は、副画素Aの液晶層に印加される電圧Vpx1及び副画素Bの液晶層に印加される電圧Vpx2の電圧比Vpx2/Vpx1を表している。線hは、従来の液晶表示装置の電圧比の変化を示し、線iは、本実施の形態による液晶表示装置の電圧比の変化を示している。既に述べたように液晶容量Clc2は印加電圧が低いほど小さく、印加電圧が高いほど大きくなるため、容量比Cc/Clc2又はCb/Clc2の大きくなるグラフ右側は低電圧を印加した状態を表し、容量比Cc/Clc2又はCb/Clc2の小さくなるグラフ左側は高電圧を印加した状態を表している。
図7に示すように、容量結合HT法を用いた従来の液晶表示装置では、液晶層への印加電圧が高くなるほど電圧比Vpx2/Vpx1が0に近づき、電圧差(Vpx1−Vpx2)は必要以上に拡大してしまう。したがって、従来は輝度の高い液晶表示装置を得るのが困難であった。これに対し、本実施の形態による液晶表示装置では、液晶層への印加電圧が高くなるほど電圧比Vpx2/Vpx1が1に近づくため、高電圧印加時の電圧差(Vpx1−Vpx2)が比較的小さくなる。
図8は、本実施の形態による液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。図8の横軸は副画素Aの液晶層への印加電圧(V)を表し、縦軸は容量比、電圧比及び誘電率を表している。線jは容量比Cb/Clc2を示し、線kは電圧比Vpx2/Vpx1を示し、線lはネガ型液晶の誘電率εを示している。図8の線kに示すように、電圧比Vpx2/Vpx1は、印加電圧の増加とともに増加している。印加電圧が約2V以下のときの電圧比Vpx2/Vpx1が0.72であるのに対し、印加電圧が5Vのときの電圧比Vpx2/Vpx1は0.78である。このため、白を表示させる電圧を副画素Aの液晶層に印加すると、副画素Bの液晶層に比較的高い電圧が印加され、副画素Bでも比較的高い光透過率が得られるため、画素全体の輝度は大きく向上する。したがって本実施の形態によれば、輝度の高い液晶表示装置が得られる。
図9は、本実施の形態をMVA(Multi−domain Vertical Alignment)方式の液晶表示装置に適用した画素構成を示している。図10は、図9のD−D線で切断した液晶表示装置の断面構成を示している。図9及び図10に示すように、対向基板4上には、画素領域端部に対して斜めに延びる線状突起44が感光性樹脂等を用いて形成されている。線状突起44は、液晶6の配向を規制する配向規制用構造物として機能する。また、配向規制用構造物として線状突起44の代わりに共通電極(対向電極)42にスリットが設けられていてもよい。画素電極16と画素電極17とを分離する線状のスリット46は、線状突起44に並列し、画素領域端部に対して斜めに延びている。スリット46は、TFT基板2側の配向規制用構造物としても機能する。
容量結合HT法を用いた液晶表示装置では、電圧比Vpx2/Vpx1が0.9〜0.5程度のときに良好な視角特性が得られることが分かっている。図7に示したように、この範囲の電圧比Vpx2/Vpx1が得られる容量比Cb/Clc2(蓄積容量Cs2を有する構成では容量比Cb/(Clc2+Cs2))の範囲は、ほぼ0.05以上0.6以下である。本例では、最適な条件として電圧比Vpx2/Vpx1がほぼ0.72になるように、容量比Cb/Clc2を0.2とした。
図11は、図9に示した画素において、第0フレームに電圧0Vを画素電極16に印加して黒を表示させ、第1〜第10フレームに電圧±5Vを画素電極16に印加して白を表示させ、第11〜第20フレームに電圧0Vを画素電極16に印加して黒を表示させた場合の画素電極16、17の電圧の変化を示すグラフである。グラフの横軸はフレーム数を表し、縦軸は印加電圧(V)を表している。線mは画素電極16に印加される電圧Vpx1を示し、線nは画素電極17に印加される電圧Vpx2を示している。グラフ中の破線は、電圧Vpx1の0.72倍となる点を正極性側及び負極性側でそれぞれ結んで示している。図11に示すように、本実施の形態による液晶表示装置の副画素Bの画素電極17に印加される電圧Vpx2は、以下のような特徴を有している。
第2〜第10フレーム及び第11〜第20フレームでは、電圧Vpx2が電圧Vpx1のほぼ0.72倍で安定しているが、電圧Vpx1が前フレームから変動した第1及び第11フレームでは、電圧Vpx2の大きさが電圧Vpx1の0.72倍よりも大きくなっている。これは、バッファ容量Cbに蓄えられている電荷量が前フレームの階調により決まるためである。電圧の極性が1フレーム毎に反転される駆動では、第2〜第10フレームではバッファ容量Cbに逆極性の電荷が蓄えられているため電圧Vpx2がより低下する。ところが、前フレームで黒を表示している第1フレームでは、バッファ容量Cbに蓄えられた電荷がほぼ0であるため、電圧Vpx2が大きめになるオーバーシュートが生じてしまう。また、前フレームで白を表示している第11フレームでは、バッファ容量Cbに蓄えられた逆極性の電荷量が大きいため、電圧Vpx2が大きめになるオーバーシュートが生じてしまう。
図12は、第1〜第5フレームで当該画素の画素電極16に印加される電圧Vpx1及び輝度の時間変化を示すグラフである。横方向は時間を表し、縦方向は電圧レベル及び輝度レベルを表している。線oは電圧Vpx1を示し、線pは輝度を示している。図12に示すように、液晶の応答が十分に速い場合、オーバーシュートが生じると、図中楕円で囲んだ第1フレーム(1f)の輝度だけが所望の輝度よりも高くなってしまう。具体的には、動画像を表示した際にエッジが強調され過ぎてしまう現象が起こり得る。
図13は、本実施の形態による液晶表示装置の駆動方法を用いた場合の電圧Vpx1及び輝度の時間変化を示すグラフである。例えば液晶表示装置の有する制御部は、フレームメモリに記憶された2フレーム分の入力階調データ(第mフレームの入力階調データGm、及び第(m+1)フレームの入力階調データG(m+1))を画素毎に比較する。Gm<G(m+1)の場合には、図13に示すように、第(m+1)フレームの出力階調データG’(m+1)を、Gm<G’(m+1)<G(m+1)の範囲内で補正し、第(m+1)フレームに小さめの電圧を液晶層に印加するアンダードライブ方式の駆動を行う。一方、図示していないがGm>G(m+1)の場合には、第(m+1)フレームの出力階調データG’(m+1)を、Gm>G’(m+1)>G(m+1)の範囲内で補正し、第(m+1)フレームに大きめの電圧を液晶層に印加するオーバードライブ方式の駆動を行う。
上記のようなオーバーシュートは、本実施の形態による液晶表示装置において新たに生じた現象であり、容量結合HT法を用いた従来の液晶表示装置では生じない。したがって、それを解消する本実施の形態による液晶表示装置の駆動方法は、本実施の形態により初めて明らかにされた新しい技術である。
一般に、容量結合HT法を用いた従来の液晶表示装置は、極めて良好な視角特性が得られるものの、焼付きが発生するために実用化が困難であった。これに対し、本実施の形態では従来の構成とは異なり、閾値電圧の低い副画素Aの画素電極16と閾値電圧の高い副画素Bの画素電極17とがいずれもフローティング状態でなく、TFT21又はTFT22をそれぞれ介してドレインバスライン14に接続されている。このため、焼付きが生じず表示特性の良好な液晶表示装置が得られる。また本実施の形態では、副画素Bの液晶層への印加電圧を低下させるためのバッファ容量Cbを液晶容量Clc2及び蓄積容量Cs2に対して並列に接続することにより、液晶層への印加電圧が高くなるほど電圧比Vpx2/Vpx1が1に近づくため、高電圧印加時の電圧差(Vpx1−Vpx2)が比較的小さくなる。したがって、視角特性に優れ、輝度が高く、セル厚変動による表示むらが生じ難い液晶表示装置が得られる。
〔第2の実施の形態〕
次に、本発明の第2の実施の形態による液晶表示装置について図14及び図15を用いて説明する。上記第1の実施の形態による液晶表示装置では、副画素Bでも比較的高い光透過率が得られるものの、画素の開口率の低下によって輝度がさほど向上しない場合もあり得る。図9に示したように、開口率を低下させる最大の要因はTFT23にある。図14は、本実施の形態による液晶表示装置の構成を示している。図14に示すように、本実施の形態では、TFT23は次段のゲートバスライン12(n+1)を跨ぐように配置される。これにより、画素領域内でのTFT23の面積が減少し、開口率が向上する。
ただし、次段のゲートバスライン12(n+1)を跨ぐようにTFT23を配置すると、ドレイン電極23a又はソース電極23bの一方が、隣接する次段の画素領域側に配置されることになる。例えばドレイン電極23a及びバッファ容量Cbを次段の画素領域側に配置したとき、バッファ容量電極28と蓄積容量バスライン18nとの間を接続する接続電極35がゲートバスライン12(n+1)を再度乗り越えるような構成にしてしまうと、これによって開口率の低下が生じてしまうので望ましくない。そこでバッファ容量電極28を、ゲートバスライン12(n+1)とゲートバスライン12(n+2)との間に配置された蓄積容量バスライン18(n+1)に、接続電極35を介して接続する構成とした。蓄積容量バスライン18は全て同電位であるため、バッファ容量電極28を次段の蓄積容量バスライン18(n+1)に接続しても何ら問題は生じない。
図15は、バッファ容量Cbの構成を示している。図15(a)に示すように、バッファ容量Cbは、蓄積容量バスライン18と同層のバッファ容量電極28と、ドレインバスライン23aと同層のバッファ容量電極29とを、絶縁膜30を介して重ねることにより形成される。図7に示したように、電圧比Vpx2/Vpx1を例えば0.72にするためには、従来の構成では容量比Cc/Clc2を約2.5にすればよいのに対して、本実施の形態では容量比Cb/Clc2をより小さい約0.2にする必要がある。また本実施の形態では、望ましい電圧比Vpx2/Vpx1(例えば0.5〜0.9)が得られる容量比Cb/Clc2の範囲も狭く、容量比Cb/Clc2の変動に対する電圧比Vpx2/Vpx1の変化も大きい。したがって本実施の形態では、液晶表示装置の表示むらを抑制するために、バッファ容量Cbの値を各画素で一定にすることが特に重要になる。しかしながら、図15(a)に示すようにバッファ容量電極28、29をほぼ同じ形状かつ同じ大きさに設計してしまうと、バッファ容量電極28、29の線幅むらやパターニングの際の位置ずれ等により重なり面積に変動が生じ易い。このため、バッファ容量Cbの値が各画素で均一にならず、表示むらが生じ易いという問題がある。
図15(b)〜(d)は、表示むらを抑制できるバッファ容量電極28、29の構成の例を示している。図15(b)に示す構成では、バッファ容量電極28がバッファ容量電極29よりも幅広に設計されている。このため、バッファ容量電極28、29を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、幅広に設計されたバッファ容量電極28に線幅むらが生じても重なり面積の変動は生じ難い。図15(c)に示す構成では、バッファ容量電極29がバッファ容量電極28よりも幅広に設計されている。このため、バッファ容量電極28、29を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、幅広に設計されたバッファ容量電極29に線幅むらが生じても重なり面積の変動は生じ難い。図15(d)に示す構成では、バッファ容量電極28、29が帯状(長方形状)の形状を有し、その長手方向が互いに交差するように設計されている。このため、バッファ容量電極28、29を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、バッファ容量電極28、29の長手方向の線幅むらが生じても重なり面積の変動は生じ難い。このように、バッファ容量電極28、29を図15(b)〜(d)に示す構成のように形成することによって、表示むらの生じない表示特性の良好な液晶表示装置が得られる。
〔第3の実施の形態〕
次に、本発明の第3の実施の形態による液晶表示装置について図16及び図17を用いて説明する。図14に示した第2の実施の形態による液晶表示装置において製造歩留りが低下する要因として、ドレインバスライン14と接続電極25との短絡欠陥がある。ドレインバスライン14及び接続電極25は互いに同層で形成されかつ比較的長い距離に亘って互いに近接して延びているため、フォトリソグラフィ工程において、塵などの混入による短絡欠陥が生じ易い。一方、接続電極25と副画素Bの画素電極17とを重ねて配置すると、接続電極25と画素電極17との間に形成される容量によって副画素Aの画素電極16の電圧が低下するため、画素全体としての輝度が低下してしまう。また、ドレインバスライン14と接続電極25との間の間隔を広げると、画素電極16とドレインバスライン14との間の間隔をさらに広げる必要があるため、画素の開口率が低下してしまう。したがって、図14に示した液晶表示装置では、製造歩留りを向上させるのが困難な場合があった。
図16は、本実施の形態による液晶表示装置の画素構成を示している。図16に示すように、第2の実施の形態による液晶表示装置と比較すると、副画素Aが画素領域上方にずれて配置されている。画素電極16、17の図中上方の端辺は共にゲートバスライン12nに対向し、画素電極16はTFT21に隣接し、画素電極17はTFT22に隣接している。画素電極16は、コンタクトホール31を介してTFT21のソース電極21bに電気的に接続される。蓄積容量電極19は、コンタクトホール24を介して画素電極16に電気的に接続される。また、画素電極16が画素領域上方にずれて配置されることによりスリット46も上方にずれるため、線状突起44も上方にずれて配置される。本実施の形態によれば、ソース電極21bと蓄積容量電極19及び画素電極16との間を電気的に接続する接続電極25が不要になるため、短絡欠陥による液晶表示装置の製造歩留りの低下を抑制できる。
図14に示した第2の実施の形態による液晶表示装置では、線状突起44がほぼ直角に屈曲する屈曲部44aに重なるように蓄積容量バスライン18(及び蓄積容量電極19)が配置されている。この領域に蓄積容量バスライン18が配置されるのは、屈曲部44aを通りゲートバスライン12に平行な直線を境界として液晶6の配向方位が異なるためである。仮に蓄積容量バスライン18が配置されていないとしても、この領域では液晶6の配向乱れにより光透過率が低下することになる。画素電位を1フレーム期間維持するのに必要な蓄積容量バスライン18をこの領域に配置することによって、蓄積容量バスライン18で遮光されることによる輝度の低下が最小限に抑えられている。
ところで図16に示した構成では、画素ピッチの関係で、ゲートバスライン12に平行な直線上にない2つの屈曲部44a、44bが1画素内に配置されている。すなわち、屈曲部44aを通り蓄積容量バスライン18に重なる液晶配向の境界線に加え、屈曲部44bを通りゲートバスライン12に平行な液晶配向の境界線がさらに存在することになる。
図17は、本実施の形態による液晶表示装置の構成の変形例を示している。図17に示すように、本変形例では、ゲートバスライン12nとゲートバスライン12(n+1)との間に、屈曲部44aに重なりゲートバスライン12に平行に延びる蓄積容量バスライン18nと、屈曲部44bに重なりゲートバスライン12に平行に延びる蓄積容量バスライン18n’とが配置されている。蓄積容量バスライン18n’上には、絶縁膜30を介して蓄積容量電極19’が形成されている。絶縁膜30を介して対向する蓄積容量バスライン18n’と蓄積容量電極19’との間には、蓄積容量Cs2が形成される。蓄積容量バスライン18n’は、接続電極38を介して蓄積容量バスライン18nに電気的に接続されている。蓄積容量バスライン18n、18n’(蓄積容量電極19、19’)の幅は、図16に示す構成の蓄積容量バスライン18n(蓄積容量電極19)の幅よりも細くなっている。このように、ゲートバスライン12に平行な直線上にない複数の屈曲部が1画素内に配置されている場合に、複数の屈曲部のうち少なくとも2つにそれぞれ重なるように複数の蓄積容量バスライン18を配置し、接続電極38を介して複数の蓄積容量バスライン18を梯子状に接続する。本変形例によれば、蓄積容量バスライン18に断線欠陥が生じてもパネル不良にならない液晶表示装置が得られる。また本変形例によれば、蓄積容量バスライン18n、18n’及び蓄積容量電極19、19’の幅を細くできるため、画素の実質的な開口率が向上する。さらに本変形例によれば、蓄積容量Cs2の値を大きくするのが容易である。
〔第4の実施の形態〕
次に、本発明の第4の実施の形態による液晶表示装置について図18及び図19を用いて説明する。図18及び図19に示すように、本実施の形態では、第3のTFT23のソース電極23bがバッファ容量電極29に電気的に接続されている。バッファ容量電極29は、副画素Bの画素電極17の一部の領域に重なって配置されている。当該領域の画素電極17はバッファ容量電極として機能し、SiN膜等からなる保護膜32を介して互いに対向するバッファ容量電極29との間に、バッファ容量Cbが形成される。なお画素電極17に電気的に接続されたバッファ容量電極を別途設け、当該バッファ容量電極とバッファ容量電極29とを絶縁膜を介して重ねて配置してもよい。この場合、別途設けられたバッファ容量電極とバッファ容量電極29との間にバッファ容量Cbが形成される。
また、TFT23のドレイン電極23aは、保護膜32を開口して形成されたコンタクトホール50を介して繋ぎ替え電極52に電気的に接続されている。繋ぎ替え電極52は、画素電極16、17と同層で形成されている。繋ぎ替え電極52は、保護膜32及び絶縁膜30を開口して形成されたコンタクトホール51を介して接続電極35及び蓄積容量バスライン18nに電気的に接続されている。すなわちTFT23のドレイン電極23aは、蓄積容量バスライン18nに電気的に接続されている。ここで、図14に示した構成と同様に、次段のゲートバスライン12(n+1)を跨ぐようにTFT23を配置し、ドレイン電極23aを蓄積容量バスライン18(n+1)に電気的に接続してもよい。
本実施の形態によれば、第1の実施の形態と同様の効果が得られる。ただし本実施の形態では、互いに異なる層に形成されたドレイン電極23aと接続電極35とを電気的に接続するために、繋ぎ替え電極52を用いた繋ぎ替えが必要になる。したがって、画素の開口率が若干低下する場合がある。
〔第5の実施の形態〕
次に、本発明の第5の実施の形態による液晶表示装置について図28を用いて説明する。例えば、上記の実施例では画素電極をABの二つの領域に分割したが、視角特性をさらに改善するにはABC・・・と分割数を増やすことが考えられる。図28は3分割にする場合の例であり、図4に対して追加されたClc3、Cs3がそれぞれ画素容量(液晶容量)と補助容量(蓄積容量)を示している。また電位差を付けるための構造としてバッファ容量Cb2も設けられる。副画素Cは第4のTFT54によりドレインバスラインに接続され、さらに第5のTFT55でバッファ容量Cb2に接続される。
この場合、各副画素毎に電圧差を付ける必要があり、Cb1/(Clc2+Cs2)とCb2/(Clc3+Cs3)は異なる値とする。
画素をさらに4分割以上とする場合も同様にすればよい。
以上説明した第1乃至第5の実施の形態による液晶表示装置の表示画面に、50℃の温度条件下で白黒チェッカパターンを48時間連続表示させ、焼付き試験を行った。その結果、実施の形態による液晶表示装置では、容量結合HT法を用いた従来の液晶表示装置に生じたような焼付きは全く生じないことが確認できた。また、従来の液晶表示装置と同じ開口率の場合、輝度が約10%向上した。
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態ではMVA方式等のVAモードの液晶表示装置を例に挙げたが、本発明はこれに限らず、TNモード等の他の液晶表示装置にも適用できる。
また、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。
さらに上記実施の形態では、TFT基板に対向して配置された対向基板上にCFが形成された液晶表示装置を例に挙げたが、本発明はこれに限らず、TFT基板上にCFが形成された、いわゆるCF−on−TFT構造の液晶表示装置にも適用できる。
以上説明した実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法は、以下のようにまとめられる。
(付記1)
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、
前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、
前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、
前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、
(n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタと、
前記第3のトランジスタのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
(付記2)
付記1記載の液晶表示装置用基板において、
前記第2のバッファ容量電極は、前記n本目のゲートバスラインと前記(n+1)本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
(付記3)
付記1記載の液晶表示装置用基板において、
前記バッファ容量部は、前記(n+1)本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置され、
前記第2のバッファ容量電極は、前記(n+1)本目のゲートバスラインと(n+2)本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
(付記4)
付記3記載の液晶表示装置用基板において、
前記第3のトランジスタのドレイン電極は、前記次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
(付記5)
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、
前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、
前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、
前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、
(n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記蓄積容量バスラインに電気的に接続されたドレイン電極とを備えた第3のトランジスタと、
前記第3のトランジスタのソース電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記第2の画素電極に電気的に接続された第2のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
(付記6)
付記5記載の液晶表示装置用基板において、
前記第3のトランジスタのドレイン電極は、前記n本目のゲートバスラインと前記(n+1)本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
(付記7)
付記5記載の液晶表示装置用基板において、
前記第3のトランジスタのドレイン電極は、前記(n+1)本目のゲートバスラインと(n+2)本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
(付記8)
付記7記載の液晶表示装置用基板において、
前記第3のトランジスタのドレイン電極は、前記(n+1)本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
(付記9)
付記1乃至8のいずれか1項に記載の液晶表示装置用基板において、
前記第1の画素電極は、前記第1のトランジスタにほぼ隣接して配置され、
前記第2の画素電極は、前記第2のトランジスタにほぼ隣接して配置されていること
を特徴とする液晶表示装置用基板。
(付記10)
付記1乃至9のいずれか1項に記載の液晶表示装置用基板において、
前記第1及び第2のバッファ容量電極のうち一方は、他方より幅広に形成されていること
を特徴とする液晶表示装置用基板。
(付記11)
付記1乃至9のいずれか1項に記載の液晶表示装置用基板において、
前記第1及び第2のバッファ容量電極の双方は帯状の形状を有し、長手方向が互いに交差するように配置されていること
を特徴とする液晶表示装置用基板。
(付記12)
付記1乃至10のいずれか1項に記載の液晶表示装置用基板において、
前記第1の副画素に対する前記第2の副画素の面積比は、1/2以上であること
を特徴とする液晶表示装置用基板。
(付記13)
付記12記載の液晶表示装置用基板において、
前記面積比は4以下であること
を特徴とする液晶表示装置用基板。
(付記14)
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
前記一対の基板の一方に、付記1乃至13のいずれか1項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
(付記15)
付記14記載の液晶表示装置において、
前記一対の基板の他方は共通電極を有し、
前記第2の画素電極と前記共通電極との間に形成される液晶容量と、前記液晶容量に並列に接続された蓄積容量との和に対する前記バッファ容量部の容量比は、0.05以上であること
を特徴とする液晶表示装置。
(付記16)
付記15記載の液晶表示装置において、
前記容量比は0.6以下であること
を特徴とする液晶表示装置。
(付記17)
付記14乃至16のいずれか1項に記載の液晶表示装置において、
前記液晶は負の誘電率異方性を有し、電圧無印加時に基板面にほぼ垂直に配向していること
を特徴とする液晶表示装置。
(付記18)
付記14乃至17のいずれか1項に記載の液晶表示装置において、
前記液晶を配向規制する線状の配向規制用構造物をさらに有し、
前記配向規制用構造物は、前記ゲートバスラインに平行な直線上にない複数の屈曲部を1つの前記画素領域内に有し、
前記蓄積容量バスラインは、前記複数の屈曲部のうち少なくとも2つにそれぞれ重なって配置されていること
を特徴とする液晶表示装置。
(付記19)
付記14乃至18のいずれか1項に記載の液晶表示装置において、
前記第1及び第2の画素電極を分離する線状のスリット部を有し、
前記配向規制用構造物は、前記スリット部に並列して配置されていること
を特徴とする液晶表示装置。
(付記20)
第mフレームの入力階調データGmと、前記画素の第(m+1)フレームの入力階調データG(m+1)とを画素毎に比較し、
Gm<G(m+1)の場合に、前記第(m+1)フレームの出力階調データG’(m+1)を、Gm<G’(m+1)<G(m+1)の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
(付記20)
付記20記載の液晶表示装置の駆動方法において、
Gm>G(m+1)の場合に、前記第(m+1)フレームの出力階調データG’(m+1)を、Gm>G’(m+1)>G(m+1)の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
本発明の第1の実施の形態による液晶表示装置の概略構成を示す図である。 本発明の第1の実施の形態による液晶表示装置用基板の構成を示す図である。 本発明の第1の実施の形態による液晶表示装置の構成を示す断面図である。 本発明の第1の実施の形態による液晶表示装置の1画素の等価回路を示す図である。 本発明の第1の実施の形態による液晶表示装置の駆動波形を示す図である。 本発明の第1の実施の形態による液晶表示装置におけるTFT23の動作及び電圧の変化を示す図である。 本発明の第1の実施の形態による液晶表示装置及び従来の液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。 本発明の第1の実施の形態による液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。 本発明の第1の実施の形態によるMVA方式の液晶表示装置の構成を示す図である。 本発明の第1の実施の形態によるMVA方式の液晶表示装置の構成を示す断面図である。 本発明の第1の実施の形態によるMVA方式の液晶表示装置における副画素A、Bの各画素電極の電圧の変化を示すグラフである。 電圧Vpx1及び輝度の時間変化を示すグラフである。 電圧Vpx1及び輝度の時間変化を示すグラフである。 本発明の第2の実施の形態による液晶表示装置の構成を示す図である。 バッファ容量Cbの構成を示す図である。 本発明の第3の実施の形態による液晶表示装置の構成を示す図である。 本発明の第3の実施の形態による液晶表示装置の構成の変形例を示す図である。 本発明の第4の実施の形態による液晶表示装置の構成を示す図である。 本発明の第4の実施の形態による液晶表示装置の1画素の等価回路を示す図である。 VAモードの液晶表示装置のT−V特性を示すグラフである。 表示画面に表示した画像の見え方の変化を示す図である。 赤みがかった画像におけるR、G、Bの階調ヒストグラムを示す図である。 公知技術に基づく基本的な液晶表示装置の構成を示す図である。 公知技術に基づく基本的な液晶表示装置の構成を示す断面図である。 公知技術に基づく基本的な液晶表示装置の等価回路を示す断面図である。 容量結合によるHT法を用いた場合に生じる焼付き現象を説明する図である。 容量結合によるHT法を用いた液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。 本発明の第5の実施の形態による液晶表示装置の1画素の等価回路を示す図である。
符号の説明
2 TFT基板
4 対向基板
6 液晶
10、11 ガラス基板
12 ゲートバスライン
14 ドレインバスライン
16、17 画素電極
18 蓄積容量バスライン
19 蓄積容量電極
21、22、23、54、55 TFT
21a、22a、23a ドレイン電極
21b、22b、23b ソース電極
21d、22d、23d チャネル保護膜
23c ゲート電極
23e 動作半導体層
23f n型不純物半導体層
24、26、27、31、33、50、51 コンタクトホール
25、35、38 接続電極
28、29 バッファ容量電極
30 絶縁膜
32 保護膜
36、37 配向膜
40 CF樹脂層
42 共通電極
44 線状突起
44a、44b 屈曲部
46 スリット
52 繋ぎ替え電極
80 ゲートバスライン駆動回路
82 ドレインバスライン駆動回路
84 制御回路
86、87 偏光板
88 バックライトユニット

Claims (20)

  1. 基板上に互いに並列して形成された複数のゲートバスラインと、
    前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
    前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
    n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、
    前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、
    前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、
    前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、
    (n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に電気的に接続されたソース電極とを備えた第3のトランジスタと、
    前記第3のトランジスタのドレイン電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第2のバッファ容量電極とを備えたバッファ容量部と
    を有することを特徴とする液晶表示装置用基板。
  2. 請求項1記載の液晶表示装置用基板において、
    前記第2のバッファ容量電極は、前記n本目のゲートバスラインと前記(n+1)本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
    を特徴とする液晶表示装置用基板。
  3. 請求項1記載の液晶表示装置用基板において、
    前記バッファ容量部は、前記(n+1)本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置され、
    前記第2のバッファ容量電極は、前記(n+1)本目のゲートバスラインと(n+2)本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
    を特徴とする液晶表示装置用基板。
  4. 請求項3記載の液晶表示装置用基板において、
    前記第3のトランジスタのドレイン電極は、前記次段の画素領域側に配置されていること
    を特徴とする液晶表示装置用基板。
  5. 基板上に互いに並列して形成された複数のゲートバスラインと、
    前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
    前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
    n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、
    前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、
    前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、
    前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを備えた画素領域と、
    (n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記蓄積容量バスラインに電気的に接続されたドレイン電極とを備えた第3のトランジスタと、
    前記第3のトランジスタのソース電極に電気的に接続された第1のバッファ容量電極と、絶縁膜を介して前記第1のバッファ容量電極に対向して配置され、前記第2の画素電極に電気的に接続された第2のバッファ容量電極とを備えたバッファ容量部と
    を有することを特徴とする液晶表示装置用基板。
  6. 請求項5記載の液晶表示装置用基板において、
    前記第3のトランジスタのドレイン電極は、前記n本目のゲートバスラインと前記(n+1)本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
    を特徴とする液晶表示装置用基板。
  7. 請求項5記載の液晶表示装置用基板において、
    前記第3のトランジスタのドレイン電極は、前記(n+1)本目のゲートバスラインと(n+2)本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
    を特徴とする液晶表示装置用基板。
  8. 請求項7記載の液晶表示装置用基板において、
    前記第3のトランジスタのドレイン電極は、前記(n+1)本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置されていること
    を特徴とする液晶表示装置用基板。
  9. 請求項1乃至8のいずれか1項に記載の液晶表示装置用基板において、
    前記第1の画素電極は、前記第1のトランジスタにほぼ隣接して配置され、
    前記第2の画素電極は、前記第2のトランジスタにほぼ隣接して配置されていること
    を特徴とする液晶表示装置用基板。
  10. 請求項1乃至9のいずれか1項に記載の液晶表示装置用基板において、
    前記第1及び第2のバッファ容量電極のうち一方は、他方より幅広に形成されていること
    を特徴とする液晶表示装置用基板。
  11. 請求項1乃至9のいずれか1項に記載の液晶表示装置用基板において、
    前記第1及び第2のバッファ容量電極の双方は帯状の形状を有し、長手方向が互いに交差するように配置されていること
    を特徴とする液晶表示装置用基板。
  12. 請求項1乃至10のいずれか1項に記載の液晶表示装置用基板において、
    前記第1の副画素に対する前記第2の副画素の面積比は、1/2以上であること
    を特徴とする液晶表示装置用基板。
  13. 請求項12記載の液晶表示装置用基板において、
    前記面積比は4以下であること
    を特徴とする液晶表示装置用基板。
  14. 対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
    前記一対の基板の一方に、請求項1乃至13のいずれか1項に記載の液晶表示装置用基板が用いられていること
    を特徴とする液晶表示装置。
  15. 請求項14記載の液晶表示装置において、
    前記一対の基板の他方は共通電極を有し、
    前記第2の画素電極と前記共通電極との間に形成される液晶容量と、前記液晶容量に並列に接続された蓄積容量との和に対する前記バッファ容量部の容量比は、0.05以上であること
    を特徴とする液晶表示装置。
  16. 請求項15記載の液晶表示装置において、
    前記容量比は0.6以下であること
    を特徴とする液晶表示装置。
  17. 請求項14乃至16のいずれか1項に記載の液晶表示装置において、
    前記液晶を配向規制する線状の配向規制用構造物をさらに有し、
    前記配向規制用構造物は、前記ゲートバスラインに平行な直線上にない複数の屈曲部を1つの前記画素領域内に有し、
    前記蓄積容量バスラインは、前記複数の屈曲部のうち少なくとも2つにそれぞれ重なって配置されていること
    を特徴とする液晶表示装置。
  18. 請求項14乃至17のいずれか1項に記載の液晶表示装置において、
    前記第1及び第2の画素電極を分離する線状のスリット部を有し、
    前記配向規制用構造物は、前記スリット部に並列して配置されていること
    を特徴とする液晶表示装置。
  19. 請求項14乃至18のいずれか1項に記載の液晶表示装置を駆動する駆動方法であって、
    第mフレームの入力階調データGmと、前記画素の第(m+1)フレームの入力階調データG(m+1)とを画素毎に比較し、
    Gm<G(m+1)の場合に、前記第(m+1)フレームの出力階調データG’(m+1)を、Gm<G’(m+1)<G(m+1)の範囲内で補正すること
    を特徴とする液晶表示装置の駆動方法。
  20. 請求項19記載の液晶表示装置の駆動方法において、
    Gm>G(m+1)の場合に、前記第(m+1)フレームの出力階調データG’(m+1)を、Gm>G’(m+1)>G(m+1)の範囲内で補正すること
    を特徴とする液晶表示装置の駆動方法。
JP2004323626A 2004-11-08 2004-11-08 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 Expired - Fee Related JP4571845B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004323626A JP4571845B2 (ja) 2004-11-08 2004-11-08 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
TW094138392A TWI321243B (en) 2004-11-08 2005-11-02 Substrate for liquid crystal display, liquid crystal display having the substrate, and method of driving the display
US11/271,527 US7688393B2 (en) 2004-11-08 2005-11-03 Liquid crystal display device with a buffer capacitor electrode disposed in a non-pixel electrode region
CN2008101336866A CN101325049B (zh) 2004-11-08 2005-11-07 液晶显示器的驱动方法
CNB2005101201460A CN100414418C (zh) 2004-11-08 2005-11-07 液晶显示器的基板及具有该基板的液晶显示器
KR1020050105937A KR100738758B1 (ko) 2004-11-08 2005-11-07 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004323626A JP4571845B2 (ja) 2004-11-08 2004-11-08 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2006133577A JP2006133577A (ja) 2006-05-25
JP4571845B2 true JP4571845B2 (ja) 2010-10-27

Family

ID=36727174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004323626A Expired - Fee Related JP4571845B2 (ja) 2004-11-08 2004-11-08 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法

Country Status (5)

Country Link
US (1) US7688393B2 (ja)
JP (1) JP4571845B2 (ja)
KR (1) KR100738758B1 (ja)
CN (2) CN100414418C (ja)
TW (1) TWI321243B (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4658622B2 (ja) * 2005-01-19 2011-03-23 シャープ株式会社 液晶表示装置用基板及び液晶表示装置
JP4731206B2 (ja) * 2005-05-30 2011-07-20 シャープ株式会社 液晶表示装置
JP4728045B2 (ja) * 2005-05-30 2011-07-20 シャープ株式会社 液晶表示装置
US7286192B2 (en) * 2005-06-07 2007-10-23 Au Optronics Corporation Transflective liquid crystal display
KR101152135B1 (ko) * 2005-09-12 2012-06-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101246756B1 (ko) * 2006-02-03 2013-03-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
JP2008020774A (ja) * 2006-07-14 2008-01-31 Seiko Epson Corp 電子装置及び表示装置
KR101225588B1 (ko) * 2006-09-04 2013-01-24 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101349092B1 (ko) 2006-09-07 2014-01-09 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
TWI321771B (en) 2006-09-08 2010-03-11 Au Optronics Corp Liquid crystal display and driving method thereof
KR101282403B1 (ko) * 2006-09-19 2013-07-04 삼성디스플레이 주식회사 액정표시장치
US7920219B2 (en) * 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN101183196B (zh) * 2006-11-13 2010-06-16 中华映管股份有限公司 像素
KR101309777B1 (ko) * 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
US20080165309A1 (en) * 2007-01-09 2008-07-10 Chi Mei Optoelectronics Corporation Transflective Liquid Crystal Display
KR101327300B1 (ko) 2007-02-16 2013-11-11 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
TWI364609B (en) * 2007-02-16 2012-05-21 Chimei Innolux Corp Liquid crystal display panel and manufacturing method thereof
KR101348755B1 (ko) * 2007-04-04 2014-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제어방법
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101402913B1 (ko) * 2007-07-04 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR101358334B1 (ko) * 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101515081B1 (ko) * 2007-07-26 2015-05-06 삼성디스플레이 주식회사 표시장치 및 그 구동방법
US8174636B2 (en) * 2007-08-10 2012-05-08 Chimei Innolux Corporation Thin film transistor substrate and liquid crystal display having the same comprising a coupling capacitor as a voltage divider between a TFT and a data line
KR101418587B1 (ko) 2007-10-02 2014-07-11 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 액정 표시 장치
KR20090054070A (ko) * 2007-11-26 2009-05-29 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 패널
KR101371604B1 (ko) * 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
KR101414043B1 (ko) * 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP4702355B2 (ja) * 2007-12-06 2011-06-15 ソニー株式会社 液晶表示装置の製造方法
TWI408647B (zh) * 2008-01-04 2013-09-11 Wintek Corp 液晶顯示器及其畫素結構
KR101409985B1 (ko) 2008-01-31 2014-06-20 삼성디스플레이 주식회사 액정 표시 장치
KR101381348B1 (ko) 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
CN101510030B (zh) * 2008-02-15 2012-07-18 奇美电子股份有限公司 液晶显示面板及其制造方法
TWI387827B (zh) * 2008-03-12 2013-03-01 Chunghwa Picture Tubes Ltd 多域垂直配向型(mva)畫素結構
JP4626664B2 (ja) * 2008-03-31 2011-02-09 カシオ計算機株式会社 液晶表示装置
TWI382261B (zh) * 2008-05-30 2013-01-11 Chimei Innolux Corp 液晶顯示面板及其驅動方法
KR20090126764A (ko) 2008-06-05 2009-12-09 삼성전자주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP5305755B2 (ja) * 2008-06-27 2013-10-02 三菱電機株式会社 液晶表示装置
TWI404024B (zh) * 2008-06-30 2013-08-01 Innolux Corp 畫素組、平面顯示面板及平面顯示裝置的驅動方法
JP4706729B2 (ja) 2008-07-14 2011-06-22 カシオ計算機株式会社 液晶表示装置
KR101469028B1 (ko) 2008-08-11 2014-12-04 삼성디스플레이 주식회사 표시 장치
CN101667381B (zh) * 2008-09-03 2014-01-29 群创光电股份有限公司 像素组、平面显示面板及平面显示装置的驱动方法
TW201013621A (en) * 2008-09-23 2010-04-01 Acer Inc Liquid crystal display panel and pixel driving device for the liquid crystal display panel
KR101497494B1 (ko) * 2008-11-17 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
TWI402589B (zh) * 2008-12-26 2013-07-21 Wintek Corp 液晶顯示器及其畫素單元
TWI383231B (zh) * 2009-02-27 2013-01-21 Hannstar Display Corp 像素結構及其驅動方法
BRPI1013924A2 (pt) 2009-04-13 2016-04-05 Sharp Kk aparelho de exibição, aparelho de exibição de cristal líquido, método de acionamento para aparelho de exibição, e receptor de televisão
CN101866087B (zh) * 2009-04-14 2012-03-21 群康科技(深圳)有限公司 子像素结构及液晶显示面板
KR101607702B1 (ko) * 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
WO2011001707A1 (ja) * 2009-06-29 2011-01-06 シャープ株式会社 表示装置およびその駆動方法
US20120133576A1 (en) * 2009-10-21 2012-05-31 Sharp Kabushiki Kaisha Liquid crystal display device circuit, liquid crystal display device board, and liquid crystal display device
US20120188297A1 (en) * 2009-10-23 2012-07-26 Sharp Kabushiki Kaisha Display device
US20120176354A1 (en) * 2009-11-18 2012-07-12 Shohei Katsuta Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
US20120229723A1 (en) * 2009-11-30 2012-09-13 Shohei Katsuta Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
US8878832B2 (en) 2009-12-14 2014-11-04 Sharp Kabushiki Kaisha Pixel circuit, display device, and method for driving display device
WO2011077802A1 (ja) * 2009-12-21 2011-06-30 シャープ株式会社 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法
CN102713747B (zh) * 2010-01-15 2015-07-15 夏普株式会社 液晶显示装置
WO2011089850A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
EP2530516A4 (en) 2010-01-29 2014-07-02 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
US9818348B2 (en) 2010-01-29 2017-11-14 Sharp Kabushiki Kaisha Liquid crystal display device
JP5418390B2 (ja) * 2010-04-27 2014-02-19 カシオ計算機株式会社 液晶表示装置
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101702105B1 (ko) * 2010-06-16 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
WO2012005038A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 液晶表示装置
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
WO2012039345A1 (ja) * 2010-09-22 2012-03-29 シャープ株式会社 液晶表示装置、および、ディスプレイ装置
KR101833498B1 (ko) 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
KR101738476B1 (ko) * 2010-11-17 2017-05-23 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US8941804B2 (en) * 2010-12-28 2015-01-27 Sharp Kabushiki Kaisha Liquid crystal display device
KR101777323B1 (ko) 2011-03-14 2017-09-12 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20120120761A (ko) * 2011-04-25 2012-11-02 삼성디스플레이 주식회사 액정 표시 장치
KR101832409B1 (ko) * 2011-05-17 2018-02-27 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정 표시 장치
TWI493519B (zh) * 2012-03-09 2015-07-21 Au Optronics Corp 畫素電路
JP5371159B2 (ja) * 2012-10-16 2013-12-18 株式会社半導体エネルギー研究所 半導体装置
TWI483238B (zh) * 2012-12-07 2015-05-01 Au Optronics Corp 畫素驅動電路與畫素矩陣
CN103454823B (zh) * 2013-09-09 2016-01-06 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
US9626046B2 (en) 2013-09-24 2017-04-18 Apple Inc. Devices and methods for reduction of display to touch crosstalk
CN103680447B (zh) * 2013-12-12 2016-01-13 深圳市华星光电技术有限公司 液晶显示设备及其像素驱动方法
TWI522718B (zh) * 2014-07-31 2016-02-21 友達光電股份有限公司 畫素陣列
KR102243469B1 (ko) * 2014-10-17 2021-04-23 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치
JP6220466B2 (ja) 2014-12-18 2017-10-25 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法
KR101682223B1 (ko) * 2014-12-19 2016-12-05 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR20160087022A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 표시패널
JP5986660B2 (ja) * 2015-04-03 2016-09-06 株式会社半導体エネルギー研究所 液晶表示装置、モジュール、電子機器
US10466553B2 (en) 2015-06-23 2019-11-05 Sakai Display Products Corporation Liquid crystal display apparatus and method for driving liquid crystal display apparatus
CN105609077B (zh) * 2016-01-28 2018-03-30 深圳市华星光电技术有限公司 像素驱动电路
WO2017142032A1 (ja) * 2016-02-19 2017-08-24 シャープ株式会社 走査アンテナおよびその製造方法
KR101689849B1 (ko) * 2016-03-24 2016-12-27 삼성디스플레이 주식회사 액정 표시 장치
JP6298116B2 (ja) * 2016-08-05 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6242991B2 (ja) * 2016-12-01 2017-12-06 株式会社半導体エネルギー研究所 液晶表示装置
JP6379259B2 (ja) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR101891663B1 (ko) * 2017-10-27 2018-08-27 삼성디스플레이 주식회사 표시 장치
CN109755258B (zh) * 2017-11-08 2021-02-19 元太科技工业股份有限公司 画素阵列基板与显示装置
JP6523532B2 (ja) * 2018-06-20 2019-06-05 株式会社半導体エネルギー研究所 表示装置
WO2020012655A1 (ja) * 2018-07-13 2020-01-16 堺ディスプレイプロダクト株式会社 制御装置及び液晶表示装置
JP6564503B2 (ja) * 2018-07-30 2019-08-21 株式会社半導体エネルギー研究所 液晶表示装置
JP6669919B2 (ja) * 2019-04-25 2020-03-18 株式会社半導体エネルギー研究所 表示装置
JP6895574B2 (ja) * 2019-07-25 2021-06-30 株式会社半導体エネルギー研究所 透過型の液晶表示装置
JP2019191609A (ja) * 2019-07-25 2019-10-31 株式会社半導体エネルギー研究所 液晶表示装置
JP7155452B2 (ja) * 2019-12-13 2022-10-18 株式会社半導体エネルギー研究所 透過型液晶表示装置、電子機器
JP2022153393A (ja) * 2019-12-13 2022-10-12 株式会社半導体エネルギー研究所 液晶表示装置
JP6842527B2 (ja) * 2019-12-13 2021-03-17 株式会社半導体エネルギー研究所 液晶表示装置
JP7185747B2 (ja) * 2020-02-27 2022-12-07 株式会社半導体エネルギー研究所 透過型液晶表示装置
CN112198726A (zh) * 2020-10-30 2021-01-08 Tcl华星光电技术有限公司 多畴垂直配向模式显示面板及其显示装置
JP7308341B2 (ja) * 2021-12-03 2023-07-13 株式会社半導体エネルギー研究所 透過型液晶表示装置
JP7237439B1 (ja) 2022-07-01 2023-03-13 株式会社半導体エネルギー研究所 透過型液晶表示装置、電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004212A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP2005062882A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840460A (en) 1987-11-13 1989-06-20 Honeywell Inc. Apparatus and method for providing a gray scale capability in a liquid crystal display unit
US5126865A (en) 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
JP3164489B2 (ja) * 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
JP2943665B2 (ja) 1994-09-21 1999-08-30 松下電器産業株式会社 液晶表示装置
KR100218584B1 (ko) 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
JP4077935B2 (ja) * 1998-07-01 2008-04-23 キヤノン株式会社 液晶素子
JP4521076B2 (ja) 1999-07-16 2010-08-11 株式会社東芝 パターン描画方法
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
KR100961945B1 (ko) * 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
EP1467346B1 (en) 2003-04-07 2012-03-07 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
KR100541534B1 (ko) * 2003-06-30 2006-01-11 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI338796B (en) 2004-10-29 2011-03-11 Chimei Innolux Corp Multi-domain vertically alignmentliquid crystal display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004212A (ja) * 2003-06-10 2005-01-06 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP2005062882A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板

Also Published As

Publication number Publication date
CN101325049A (zh) 2008-12-17
CN1773355A (zh) 2006-05-17
TWI321243B (en) 2010-03-01
KR100738758B1 (ko) 2007-07-12
US20060215066A1 (en) 2006-09-28
CN101325049B (zh) 2011-11-09
TW200628942A (en) 2006-08-16
JP2006133577A (ja) 2006-05-25
KR20060052509A (ko) 2006-05-19
US7688393B2 (en) 2010-03-30
CN100414418C (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
JP4571845B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4438665B2 (ja) 液晶表示装置
JP4571855B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4731206B2 (ja) 液晶表示装置
US20180307106A1 (en) Liquid crystal display and thin film transistor array panel therefor
KR100714955B1 (ko) 액정 표시 장치 및 그 소부 방지 방법
US7471348B2 (en) Liquid crystal display device with control capacitance section
US8605242B2 (en) Liquid crystal display
US9557613B2 (en) Liquid crystal display having reduced image quality deterioration and an improved viewing angle, and a method of driving the same
US20120218484A1 (en) Pixel array structure
JP2017037135A (ja) 液晶表示装置
US8045079B2 (en) Display device
JP4728045B2 (ja) 液晶表示装置
JP4767588B2 (ja) 液晶表示装置
JP5213596B2 (ja) 液晶表示装置
JP4629161B2 (ja) 液晶表示装置
KR20070076148A (ko) 액정 표시 장치 및 그 제조 방법
JP2010117737A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4571845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees