[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4403631B2 - チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 - Google Patents

チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 Download PDF

Info

Publication number
JP4403631B2
JP4403631B2 JP2000122112A JP2000122112A JP4403631B2 JP 4403631 B2 JP4403631 B2 JP 4403631B2 JP 2000122112 A JP2000122112 A JP 2000122112A JP 2000122112 A JP2000122112 A JP 2000122112A JP 4403631 B2 JP4403631 B2 JP 4403631B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
substrate
manufacturing
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000122112A
Other languages
English (en)
Other versions
JP2001308116A (ja
Inventor
和夫 西山
裕司 尾崎
裕二 高岡
照峰 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000122112A priority Critical patent/JP4403631B2/ja
Priority to TW090108533A priority patent/TWI239056B/zh
Priority to DE60109983T priority patent/DE60109983T2/de
Priority to EP01109863A priority patent/EP1150552B1/en
Priority to KR1020010022004A priority patent/KR100818534B1/ko
Priority to US09/841,582 priority patent/US20020011655A1/en
Publication of JP2001308116A publication Critical patent/JP2001308116A/ja
Priority to US10/236,771 priority patent/US6936525B2/en
Application granted granted Critical
Publication of JP4403631B2 publication Critical patent/JP4403631B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品の製造方法、並びにその製造に用いる疑似ウエーハの製造方法に関するものである。
【０００２】
【従来の技術】
従来、デジタルビデオカメラやデジタル携帯電話、更にノートＰＣ（Personal Computer）等に代表される携帯用電子機器の、小型化や薄型化、軽量化に対する要求は強く、半導体部品の表面実装密度をいかに向上させるかが重要なポイントである。この為、パッケージＩＣ（ＱＦＰ（Quad flat package）等）に代る、より小型のＣＳＰ（Chip Scale Package）の開発や一部での採用が既に進められているが、究極の半導体高密度実装を考えると、ベアチップ実装でしかもフリップチップ方式による接続技術の普及が強く望まれる。
【０００３】
なお、前記フリップチップ実装におけるバンプ形成技術には、一般にＡｌ電極パッド上にAu-Stud Bump法や電解めっき法によってＡｕバンプを形成する方法や、電解めっき法や蒸着法等ではんだバンプを一括して形成する方法が代表的である。しかし、民生用では、より低コストのフリップチップ実装の場合に、チップにしてからバンプを形成（Au-Stud Bump法がその代表例である）するのではなく、ウエーハ状態で一括してバンプを形成する方法が望ましい。
【０００４】
このようなウエーハ一括処理法は、近年のウエーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接続ピン数の増加傾向とを考えれば、当然の方向性である。
【０００５】
以下に、従来のバンプ形成方法を説明する。
【０００６】
図１４は、Ａｕスタッドバンプ（Stud Bump）２４の一例である。各々、個片に切り出された半導体チップ２５のＡｌ電極パッド５５面にワイヤーボンディング手法を用いてＡｕスタッドバンプ（Stud Bump）２４が形成されている。図１５は、例えば入出力回路２２、素子領域（メモリー）２３が形成されたＳｉ基板（ウエーハ）５１を、ウエーハレベルで一括処理して形成した時のはんだバンプ６２の一例である（なお、図中の２１はスクライブラインである）。
【０００７】
また、図１６には、より低コストを目指して、Ｎｉ無電解めっきとはんだペーストの印刷とでウエーハ一括でバンプを形成する工程を示す。図１６（ａ）は、ＳｉＯ2膜が形成されたＳｉ基板（ウエーハ）を示して、同図（ｂ）はその電極を含むチップ部分を拡大したものである。図１６（ａ）、（ｂ）において、５１はＳｉ基板（ウエーハ）、５５はＡｌ電極パッド、その他はＳｉＯ2膜、Ｓｉ3Ｎ4、ＳｉＯ2膜やポリイミド膜から成るパッシベーション膜である。
【０００８】
図１６（ｃ）では、Ｎｉ無電解めっき法により、開口されたＡｌ電極パッド５５の上面のみに、選択的にＮｉ無電解めっき層（ＵＢＭ：Under Bump Metal）が形成されている。このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ電極パッド５５面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形成でき、Ａｌ電極パッド５５とはんだバンプとの接続を助けるＵＢＭとして作用する。
【０００９】
図１６（ｄ）は、メタルスクリーンマスク５２を当てて、はんだペースト５９を印刷法によりＮｉ無電解めっき層（ＵＢＭ）上に転写した状態を示す。図１６（ｅ）は、ウエットバック（加熱溶融）法ではんだペースト５９を溶融して、はんだバンプ６２を形成したものである。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、簡単にはんだバンプ６２を形成することができる。
【００１０】
他方、ＣＳＰは、１ケ１ケのＬＳＩをいかに小さくして高密度で実装するかのアプローチであるが、デジタル機器の回路ブロックを見た場合、いくつかの共通回路ブロックで成り立っており、これらをマルチチップパッケージとしたり、モジュール化（ＭＣＭ：Multi Chip Module）する技術も登場している。デジタル携帯電話におけるＳＲＡＭ（スタティック・ラム）、フラッシュメモリー、マイコンの１パッケージ化等はその一例である。
【００１１】
このＭＣＭ技術は、最近の１チップシステムＬＳＩにおいても大きな利点を発揮するものと期待されている。即ち、メモリーやロジック、更にアナログＬＳＩを１チップ化する場合は、異なったＬＳＩ加工プロセスを同一ウエーハプロセスで処理することとなり、マスク数や工定数の著しい増加と開発ＴＡＴ（Turn around time）の増加が問題となり、歩留りの低下も大きな懸念材料である。
【００１２】
このために、各ＬＳＩを個別に作り、ＭＣＭ化する方式が有力視されている。こうしたＭＣＭ化技術の例を図１７に示す。
【００１３】
図１７（ａ）、（ｂ）はワイヤーボンディング方式であって、回路基板６０上にワイヤ６１でチップ６２を接続し、また図１８（ａ）、（ｂ）、（ｃ）はフリップチップ方式であって、回路基板６０上の電極６３にフェイスダウンでチップ６４を接続している。より小型化、薄型化を考えた場合には、図１８のフリップチップが有利な方式となっている。今後の高速化での接続距離の縮小や各接続インピーダンスのバラツキを考えても、フリップチップ方式に変わっていくものと思われる。
【００１４】
フリップチップ方式のＭＣＭは、複数の異種のＬＳＩについて各々のＬＳＩのＡｌ電極パッド５５の面にＡｕ−Ｓｔｕｄ Ｂｕｍｐを形成し、異方性導電フィルム（ＡＣＦ：Aniso Conductive Film）を介して回路基板と接続する方法や、樹脂ペーストを用いて圧接する方法、更にバンプとしてＡｕめっきバンプやＮｉ無電解めっきバンプ、はんだバンプを用いる方法等、種々のものが提案されている。図１８（ｃ）は、はんだバンプ６５による基板６０との金属間接合で、より低抵抗で確実に接合させた例である。
【００１５】
【発明が解決しようとする課題】
上記した各バンプ形成法は既に完成されていて、量産ベースの技術として活用が始まっている。例えば、図１４に示したＡｕスタッドバンプ２４はチップ単位のバンプ形成法であり、既存の設備を用いて、より簡便にバンプを形成する方法として広く用いられているが、各端子毎にバンプ形成処理を行うので、多ピンになる程、バンプ形成に要するコストが上昇してしまう。
【００１６】
また、最近のＬＳＩの低電圧駆動においては、Ａｌ配線層の電圧降下の問題が生じることから、周辺の電極パッドの配置だけでなく、アクティブ素子上にも電極パッドを配置したエリアパッドが必要とされるが、図１４のＡｕスタッドバンプ２４はボンディング荷重とダメージの面からエリアパッドには不向きである。更に、Ａｕスタッドバンプチップの実装は、１個ずつの圧接工法であることや、両面実装に難がある等の問題を抱えている。
【００１７】
一方、ウエーハ一括のはんだバンプ形成法は実装面でエリアパッド配置にも適用でき、一括リフローや両面実装が可能である等の利点がある。しかし、最先端の歩留まりが低いウエーハに対して処理をすると、良品チップ１個当たりのコストは極めて高くなる。
【００１８】
即ち、図１９には、従来のウエーハ一括処理における半導体ウエーハ５３を示すが、最先端ＬＳＩでは高歩留りが必要とされるにも拘らず、スクライブライン２１で仕切られたチップの内、×印で示す不良品チップ２０の数が○印で示す良品チップ３の数より多くなるのが実情である。
【００１９】
また、チップをベアチップの形で他所から入手した場合のバンプ形成は極めて難しいという問題があった。即ち、上記した２種類のバンプ形成方法は各々特徴を持つが、全ての領域に使える技術ではなく、各々の特徴を活かした使い分けをされるのが現状である。ウエーハ一括バンプ処理法は、歩留まりが高く、ウエーハ１枚の中に占める端子数が多い場合（例えば５００００端子／ウエーハ）や、エリアパッド対応の低ダメージバンプ形成に特徴を発揮する。又、Ａｕスタッドバンプは、チップ単位で入手した場合のバンプ処理や、簡便なバンプ処理に特徴を発揮している。
【００２０】
なお、図１９に示した半導体ウエーハ５３をスクライブライン２１に沿って切断すると、切断の影響でチップにストレス、亀裂等のダメージが生じて、故障の原因になることがある。さらに、良品チップ３及び不良品チップ２０を共に半導体ウエーハ５３として一括ではんだバンプ形成まで工程を進行させると、不良品チップ２０に施した工程が無駄になり、これもコストアップの原因となる。
【００２１】
また、特開平９−２６０５８１号公報には、Ｓｉウエーハ上に複数の半導体チップを接着固定し、これをアルミナの如き基板上に設けた樹脂に加圧下で埋め込んでから剥離することにより、ウエーハの表面を平坦にし、ホトリソグラフィの技術によりこのウエーハ上で素子間の接続用の配線層を形成する方法が示されている。
【００２２】
この公知の方法によれば、ウエーハの一括処理が可能となり、大量生産による低価格化を達成できるとしているが、ウエーハにおいて個々の半導体チップの裏面側には上記のアルミナの如き硬質の基板が存在しているために、スクライビング時にチップ間の樹脂と共に、裏面側の硬質の基板も切断しなければならず、切断用のブレードが破損するおそれがある。しかもチップの側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の硬質の基板が存在しているだけであるため、チップの裏面側は有効に保護されないことがあり、また両者間の密着性が悪くなる。
【００２３】
本発明は、上記のような従来の実情に鑑みてなされたものであって、その目的は、ウエーハ一括処理の特徴を生かしつつ、最先端のＬＳＩやベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く提供可能な半導体チップ等のチップ状電子部品を提供することにある。
【００２４】
【課題を解決するための手段】
即ち、本発明は、少なくとも電極が一方の面側にのみ設けられ、この一方の面以外の全面が連続した保護物質で覆われている半導体チップの如きチップ状電子部品、このチップ状電子部品の複数個又は複数種が、これらの間及びその裏面に連続して被着された保護物質によって互いに固着されている疑似ウエーハに係るものである。
【００２５】
又、本発明は、基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付ける工程と、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させ、前記半導体チップを固定した疑似ウエーハを剥離する工程とを有する、疑似ウエーハの製造方法に係り、更にこれに加えて、前記複数個又は複数種の半導体チップ間において前記保護物質を切断して各半導体チップ又はチップ状電子部品を分離する工程とを有する、チップ状電子部品の製造方法も提供するものである。
【００２６】
本発明によれば、半導体チップ等のチップ状電子部品（以下、半導体チップを代表例として説明する。）の電極面以外（即ち、チップ側面及び裏面）が連続した保護物質によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易となり、良好な実装信頼性が得られる。
【００２７】
又、半導体ウエーハから切出されて良品のみを選択したチップを基板に貼り付け、保護物質を全面に被着した後に剥離することにより、あたかも全品が良品チップからなる疑似ウエーハを得るため、良品チップに対するウエーハ一括でのバンプ処理等が可能となり、低コストのバンプチップを形成できると共に、半導体チップを疑似ウエーハから切り出す際にチップ間の保護物質の部分を切断することになるので、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。しかも、保護物質によってチップの側面及び裏面が覆われていることから、Ｎｉ無電解めっき処理も可能である。そして、自社製ウエーハのみならず、他社から購入したベアチップでも、容易にはんだバンプ処理等が可能になる。また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、最先端の半導体ラインの投資が大きくなってきているために、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を同一半導体メーカーで供給するのではなく、各々得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる。なお、上記の基板は繰り返し使用できて、バンプ形成のコストや環境面でも有利である。
【００２８】
【発明の実施の形態】
本発明においては、前記保護物質が有機系絶縁性樹脂又は無機系絶縁性物質であり、前記保護物質の位置で切断されて実装基板に固定される半導体チップ（単数のチップであっても、複数個又は複数種のチップが保護物質で一体化されたものであってもよい。）であって、実装面側に前記電極が設けられ、側面及び裏面が前記保護物質で覆われていて、前記電極上にはんだバンプが形成されるのが好ましい。
【００２９】
又、平坦な透明基板等の基板面上に、前記粘着手段としての粘着シート貼り付け、この粘着シート上に良品の半導体チップの複数個又は複数種を電極面を下にして固定し、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性樹脂を半導体チップ裏面より均一に塗布して硬化させ、しかる後に半導体チップ固定面とは反対側の基板面側より紫外線を照射して、或いは薬液又は加熱によって前記粘着シートの粘着力を低下させ、前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウエーハを前記基板から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した疑似ウエーハを得、更にこの疑似ウエーハを前記複数個又は複数種の半導体チップ間の保護物質の位置で切断し、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが一体化されたチップを得るのが好ましい。
【００３０】
又、特性測定により良品と判定された前記半導体チップを前記基板上に固定したり、前記保護物質で固着された状態において前記半導体チップの特性測定を行なって、良品の半導体チップ又はチップ状電子部品を選択しても良い。
【００３１】
次に、本発明の好ましい実施の形態を図面の参照下に具体的に説明する。
【００３２】
実施の形態１
まず図５は、図１９に示した如き半導体ウエーハ５３より切り出された後、オープン／ショート或いはＤＣ（直流）電圧測定で良品と確認された良品の半導体ベアチップ３（又はＬＳＩチップ）のみを、円形の石英基板１上にアクリル系等の粘着シート２を介して等間隔に配列して貼り付けた一例である。また、図６は、円形の石英基板１ではなく、角型のより大きなガラス基板１９を用いることにより、限られた面積に多数の良品チップ３を粘着シート２によって貼り付けた例であり、その後の工程におけるコストメリットをより発揮出来るようにしたものである。
【００３３】
以下に、チップを貼り付ける基板として図５の如き石英基板１を用い、一括してはんだバンプを形成する方法を図１〜図３について順を追って説明する。
【００３４】
図１（ａ）は、仮の支持基板となる石英基板１を示す。但し、基板への加熱プロセスは４００℃以下の為、より安価なガラス基板も使用できる。また、この石英基板１は繰り返し使用できる。
【００３５】
次に、図１（ｂ）のように、石英基板１上に、通常のダイシングで用いられていて、紫外線を照射されると粘着力が低下する例えばアクリル系の粘着シート２を貼り付ける。
【００３６】
次に、図１（ｃ）のように、上記した如くに良品と確認された複数の良品ベアチップ３をチップ表面（デバイス面）２８を下にして配列して粘着シート２に貼り付ける。なお、良品ベアチップ３は、図１９に示した通常のウエーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよいし、チップトレイから移載してもよい。ここで重要なことは、自社、他社製のチップに関わらず、良品ベアチップ３のみを基板１上に再配列させることである。
【００３７】
次に、図１（ｄ）のように、チップ３上から有機系絶縁性樹脂、例えばアクリル系等の樹脂４を均一に塗布する。この塗布はスピンコート法か印刷法で容易に実現できる。
【００３８】
次に、図１（ｅ）のように、石英基板１の裏側３１より紫外線を照射して、粘着シート２の粘着力を弱くして、樹脂４で側面及び裏面が連続して固められた複数の良品のベアチップ３からなる疑似ウエーハ２９を石英基板１から接着面３０で剥離する。
【００３９】
次に、図２（ｆ）のように、良品ベアチップ表面２８（デバイス面）が上になるように疑似ウエーハ２９をひっくり返す。疑似ウエーハ２９は同図に拡大して示すように、Ｓｉ基板上にＳｉＯ2膜を介してＡｌ電極パッド５及びパッシベーション膜が形成されたものである。
【００４０】
次に、図２（ｇ）〜図３（ｉ）のように、既述した図１６（ｃ）〜（ｅ）と同じ処理を施す。図２（ｇ）はＵＢＭとなるＮｉ無電解めっき処理、図２（ｈ）は印刷マスク８を用いたはんだペースト９の印刷転写、図３（ｉ）はウエットバック法によるはんだバンプ１２の形成状況である。
【００４１】
即ち、図２（ｇ）では、Ｎｉ無電解めっき法にて、開口されたＡｌ電極パッド５面の上のみに、選択的にＮｉ無電解めっき層（ＵＢＭ）が形成されている。なお、このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ電極パッド５の上面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらにＮｉ−Ｐめっき槽に浸漬させることにより、容易に形成でき、Ａｌ電極パッド５とはんだバンプとの接続を助けるＵＢＭ（Under Bump Metal）として作用する。
【００４２】
図２（ｈ）は、印刷マスク８を当てて、はんだペースト９を印刷法によりＮｉ無電解めっき層（ＵＢＭ）上に転写した状態である。図３（ｉ）では、ウエットバック法ではんだペースト９を溶融して、はんだバンプ１２を形成した状態である。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに簡単にはんだバンプ１２を形成できる。
【００４３】
上記のようにして、低歩留まりの最先端のＬＳＩや他社から入手したチップであっても、良品のチップ３のみを再び石英基板１に貼り付けて、あたかも１００％良品ベアチップ３のみで構成された疑似ウエーハ２９を作製し、ウエーハ一括の低コストのバンプ形成が可能になる。
【００４４】
そして、図３（ｉ）において、プローブ検査による電気的特性の測定やバーンインを行って、図１（ｃ）の工程前に良品ベアチップ３を選別したことに加えて、更により確実に良品チップのみを選別できる。
【００４５】
図３（ｊ）は、チップ３を樹脂４で保護して補強してなる良品チップ部品２６の単位でブレード３２（又はレーザ）でスクライブライン３３に沿ってダイシング１１して、個々の個片とする工程を示す。
【００４６】
次に、図３（ｋ）のように、配線基板１６上のソルダー（はんだ）レジスト１５で囲まれかつソルダー（はんだ）ペースト１３を被着した電極１４を設けた実装基板２７に、個片化された良品チップ部品２６をマウントする。
【００４７】
この際、良品チップ部品２６の側面と裏面は樹脂４で覆われているため、実装基板２７への実装時の良品チップ部品２６の吸着等のハンドリング等で、直接良品チップ部品２６がダメージを受けることがなく、そのために、高い信頼性を持つフリップチップ実装が期待できる。
【００４８】
なお、上記の記述は半導体チップのフリップチップ実装技術に関するものであるが、フリップチップ高密度実装における接続用はんだバンプの形成技術とその製造方法に関するものでもあり、良品ベアチップ３をその表面（デバイス面）２８を下にして石英基板１上に等間隔で並べて貼り付け、その後に樹脂４を裏面等に均一に塗布して、良品チップ３同士を固定する。
【００４９】
しかる後に、貼着シート２から剥がして、良品チップ３のみが配列された疑似ウエーハ２９を作製し、この疑似ウエーハ２９に一括でバンプ形成をして、低コストでバンプチップを製造できる。このバンプチップは、小型・軽量の携帯用電子機器のみならず、全てのエレクトロニクス機器に利用され得る。
【００５０】
図４は、上記のはんだペースト９に代えて、金属ボール（はんだボール）１７を用いた変形例によるバンプの形成方法を示す。
【００５１】
即ち、まず、疑似ウエーハ上に形成されたＡｌ電極パッド５を被覆するパッシベーション膜に対して、バンプ電極を形成する箇所を開口して、そこにＮｉ無電解めっき層（ＵＢＭ）を形成する。
【００５２】
次に、このＮｉ無電解めっき層（ＵＢＭ）の上にフラックス１８を印刷法等により塗布する。そのフラックス１８の材料としては、金属ボール１７を転写し易いように粘着力の高いものが好ましく、その塗布量は金属ボール１７を保持できる量でよい。なお、フラックス１８の塗布は印刷法に強いて限定しなくてもよいが、現実的には印刷法が好ましい。それは、他の方法に比べ、フラックス１８を所望のパターンに簡便な操作で効率よく塗布することができるからである。
【００５３】
さらに、金属ボール１７をフラックス１８上に載置して金属ボール１７のリフロー（加熱溶融）を行い、フラックス１８の洗浄を行う。これにより、金属ボール１７はＮｉ無電解めっき層（ＵＢＭ）に強く付着し、これを以ってバンプ電極の形成は完了する。
【００５４】
上述したように、本実施の形態によれば、良品の半導体チップをウエーハより切り出して、基板に等間隔で再配列して貼り付け、樹脂の塗布後に剥離して、あたかも全品が良品チップである疑似ウエーハを得るため、良品チップに対するウエーハ一括でのはんだバンプ処理等が可能となり、低コストのフリップチップ用はんだバンプチップを形成できる。又、自社製ウエーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００５５】
又、樹脂によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、樹脂によってチップ側面及び裏面を保護されているので、チップの個片後の実装ハンドリングにおいてもチップが保護されて、良好な実装信頼性が得られる。良品チップを貼り付ける基板はウエーハ剥離後は繰り返し使用できて、バンプ形成のコストや環境面で有利である。
【００５６】
又、ウエーハ一括処理による低コストバンプ処理の特徴を活かして、最先端のＬＳＩやベアチップの形で入手したチップでも使え、汎用性の高い新しいバンプ形成法を提供できる。又、半導体チップを疑似ウエーハから切り出す際に、樹脂の部分のみを切断するので、切断を容易に行え、ブレードの破損もなく、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えることができる。
【００５７】
実施の形態２
図７〜図１１は、複数の異種の良品チップを用いてＭＣＭ（Multi Chip Module）化したチップ状電子部品を得る例を示す。
【００５８】
即ち、図７（ａ）〜（ｅ）、図８（ｆ）〜（ｈ）及び図９（ｉ）〜（ｊ）はそれぞれ、上記した実施の形態１における図１（ａ）〜（ｅ）、図２（ｆ）〜（ｈ）及び図３（ｉ）〜（ｊ）に対応するものであり、同一部分は同一符号を付して説明を省略し、また図３（ｋ）の工程は同様に行う。
【００５９】
本実施の形態によれば、図７（ｃ）において、半導体チップ３として種類の異なる３ａ、３ｂを石英基板１上に貼り付け、その後は実施の形態１で述べたと同様に処理する。但し、図９（ｊ）に示すように、複数の半導体チップ３ａ、３ｂは種々の組み合せにしてスクライブして良品チップ状部品２６を切り出してＭＣＭ化している。
【００６０】
図１０は、半導体ウエーハより切り出された後、オープン／ショート或いはＤＣ（直流）電圧測定で良品と確認された良品の半導体ベアチップ３ａ、３ｂ（又はＬＳＩチップ）のみを、円形の石英基板１上にアクリル系等の粘着シート２を介して等間隔に配列して貼り付けた一例である。また、図１１は、円形の石英基板１ではなく、角型のより大きなガラス基板１９を用いることにより、限られた面積に多数の良品チップ３を粘着シート２によって貼り付けた例であり、その後の工程におけるコストメリットをより発揮出来るようにしたものである。
【００６１】
本実施の形態においても、上述の実施の形態１で述べたと同様の効果が得られ、かつＭＣＭとして好適なものである。
【００６２】
実施の形態３
図１２〜図１３は、実施の形態１において樹脂４に代えて無機系絶縁物質、例えばＳｉＯxからなるＳＯＧ（Spin on Glass）膜４’を用いてこれにチップ３を埋め込み、更に加熱等によってＭＣＭ用の疑似ウエーハ２９を剥離している。
【００６３】
即ち、図１２（ａ）は、仮の支持基板となる基板１’を示す。但し、ここでは基板１’としては、上述した石英基板やガラス基板も使用できるが、透明でない他の基板、例えばＳｉや金属板でもよい。
【００６４】
次に、図１２（ｂ）のように、基板１’上に、通常のダイシングで用いられていて、薬液や加熱で粘着力が低下する例えばアクリル系の粘着シート２’を貼り付ける。
【００６５】
次に、図１２（ｃ）のように、上記した如くに良品と確認された複数の良品ベアチップ３をチップ表面（デバイス面）２８を下にして配列して粘着シート２’に貼り付ける。なお、良品ベアチップ３は、図１９に示した通常のウエーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよいし、チップトレイから移載してもよい。ここで重要なことは、自社、他社製のチップに関わらず、良品ベアチップ３のみを基板１上に再配列させることである。
【００６６】
この良品チップ３はマルチチップモジュール化するための専用設計をされていることが望ましい。また、チップ間配線を行うための小型パッド（≦２０ｎｍ□程度で有ればよい。）と各チップのテスト用のパッドの両方を有している。
【００６７】
次に、図１２（ｄ）のように、チップ３上からＳＯＧ等の絶縁物質４’を塗布し、チップ３を埋め込む。
【００６８】
次に、図１２（ｅ）のようにＳｉウエーハ７０を絶縁物質４’上に貼り付けた後、薬液や熱等を作用させ粘着テープ２’の粘着力を低下させ、図１３（ｆ）のように、絶縁物質４’の接着力によってＳｉウエーハ７０と共にチップ３を基板１’から分離する。
【００６９】
こうして、Ｓｉウエーハ７０上に表面高さがそろった状態のモジュールチップ３を貼り付けることが可能となる。この後、図１３（ｇ）のように、通常のウエーハ工程により、チップ３間の再配線化を行う。
【００７０】
これによって、各モジュールチップ間の再配線の際に問題となっていたチップの厚さによることなく、配線面を平坦化し、確実に再配線化を行うことが可能となる。即ち、これまで、Ｓｉウエーハにチップを乗せて再配線化するＭＣＭの技術においては、各モジュールチップの膜厚ばらつきが問題となって、前工程を利用した再配線技術が難しいのが現状であったが、本実施の形態によって、各モジュールチップの膜厚ばらつきによらず、Ｓｉウエーハ上にチップ３を表面高さを合わせた状態で貼り付けることが可能となり、ＭＣＭの再配線形成が容易となる。
【００７１】
なお、図１３（ｇ）の工程後は、図３（ｉ）〜（ｋ）に示したような工程を経て実装してもよい。
【００７２】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変形が可能である。
【００７３】
例えば、良品ベアチップを貼り付ける基板は、石英やガラスの他に同様の効果や強度があるならば、他の素材を用いてよい。又、基板の形や厚さも自由に変更できる。粘着シート２、２’もアクリル系等や、これと同様の目的を果たせば種々の素材でよいし、樹脂４や絶縁性物質４’の材質も広範囲のものから選択してよい。加えて、良品ベアチップ３を並べる間隔も等間隔であれば任意でよい。
【００７４】
そして、上記の石英基板１等の基板は、何回でも繰り返して使用することができ、コストや環境面で有利である。また、本発明を適用する対象は半導体チップに限ることはなく、個々のチップへの切断を伴う他の各種チップ状電子部品であってもよい。
【００７５】
【発明の作用効果】
本発明によれば、基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付け、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定し、保護物質を前記半導体チップ間を含む全面に被着し、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させて、前記半導体チップをその側面及び裏面において前記保護物質で固定した疑似ウエーハを剥離し、更に必要あれば前記半導体チップ間において前記保護物質を切断して各半導体チップ又はチップ状電子部品を分離しているので、チップ状電子部品を疑似ウエーハから切り出す際に、保護物質の部分を切断するので、チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。又、良品のチップ状電子部品を疑似ウエーハより切り出して再配列することにより、あたかも全品が良品チップのウエーハのようになって、ウエーハ一括でのはんだバンプ処理等が可能になり、低コストのフリップチップ用はんだバンプチップを形成できる。又、自社製ウエーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。又、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、同じく保護物質によってチップ側面及び裏面が保護されているので、チップの個片後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における、半導体チップの作製工程を順次示す断面図である。
【図２】同、作製工程を順次示す断面図である。
【図３】同、作製工程とその実装工程とを順次示す断面図である。
【図４】同、はんだペーストの代りに金属ボールを用いる疑似ウエーハの断面図である。
【図５】同、良品ベアチップのみを貼り付けた石英基板の斜視図である。
【図６】同、良品ベアチップのみを貼り付けた大型ガラス基板の斜視図である。
【図７】本発明の実施の形態２における、ＭＣＭ用半導体チップの作製工程を順次示す断面図である。
【図８】同、作製工程を順次示す断面図である。
【図９】同、作製工程を順次示す断面図である。
【図１０】同、良品ベアチップのみを貼り付けた石英基板の斜視図である。
【図１１】同、良品ベアチップのみを貼り付けた大型ガラス基板の斜視図である。
【図１２】本発明の実施の形態３における、ＭＣＭ用ウエーハの作製工程を順次示す断面図である。
【図１３】同、作製工程を順次示す断面図である。
【図１４】従来例におけるＡｕスタッドバンプ（Stud Bump）の一例を示す斜視図である。
【図１５】同、ウエーハレベルで一括はんだでバンプ処理をした半導体ウエーハの部分平面図である。
【図１６】同、半導体チップの作製工程を順次示す断面図である。
【図１７】同、ＭＣＭ化された実装構造の一例の斜視図（ａ）とその側面図である。
【図１８】同、ＭＣＭ化された実装構造の他の例の斜視図（ａ）とその一部断面側面図（ｂ）、（ｃ）である。
【図１９】同、ウエーハ一括処理に対処する半導体ウエーハの斜視図である。
【符号の説明】
１…石英基板、２…粘着シート、３…良品ベアチップ、４…樹脂、
５、５５…Ａｌ電極パッド、８…印刷マスク、９…はんだペースト、
１１…ダイシング、１２…はんだバンプ、１３…ソルダー（はんだ）ペースト、
１４…電極、１６…配線基板、１９…大型ガラス基板、
２０…不良品ベアチップ、２１、３３…スクライブライン、
２６…良品チップ部品、２７…実装基板、
２８…良品ベアチップ表面（デバイス面）、２９…疑似ウエーハ、
３０…接着面、３１…石英基板裏側、３２…ブレード

Claims (11)

  1. 基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付ける工程と、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させ、前記半導体チップを固定した疑似ウエーハを剥離する工程と、前記複数個又は複数種の半導体チップ間において前記保護物質を切断して各半導体チップ又はチップ状電子部品を分離する工程とを有する、チップ状電子部品の製造方法。
  2. 平坦な基板面上に、前記粘着手段としての粘着シートを貼り付け、この粘着シート上に良品の半導体チップの複数個又は複数種を電極面を下にして固定し、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ裏面より均一に塗布して硬化させ、しかる後に半導体チップ固定面とは反対側の基板面側より紫外線を照射して、或いは薬液又は加熱によって前記粘着シートの粘着力を低下させ、前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウエーハを前記基板から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した前記疑似ウエーハを得、更にこの疑似ウエーハを前記複数個又は複数種の半導体チップ間で切断する、請求項１に記載のチップ状電子部品の製造方法。
  3. 前記保護物質の位置で切断して、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが一体化されたチップを得る、請求項１に記載のチップ状電子部品の製造方法。
  4. 前記電極上にはんだバンプを形成する、請求項３に記載のチップ状電子部品の製造方法。
  5. 特性測定により良品と判定された前記半導体チップを前記基板上に固定する、請求項１に記載のチップ状電子部品の製造方法。
  6. 前記保護物質で固着された状態において前記半導体チップの特性測定を行ない、良品の半導体チップ又はチップ状電子部品を選択する、請求項１に記載のチップ状電子部品の製造方法。
  7. 基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付ける工程と、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させ、前記半導体チップを固定した疑似ウエーハを剥離する工程とを有する、疑似ウエーハの製造方法。
  8. 平坦な基板面上に、前記粘着手段としての粘着シートを貼り付け、この粘着シートの上に良品の半導体チップの複数個又は複数種を電極面を下にして固定する工程と、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ裏面より均一に塗布して硬化させ、しかる後に半導体チップ固定面とは反対側の基板面側より紫外線を照射して、或いは薬液又は加熱によって前記粘着シートの粘着力を低下させ、前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウエーハを前記基板から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した前記疑似ウエーハを得る、請求項７に記載の疑似ウエーハの製造方法。
  9. 前記電極上にはんだバンプを形成する、請求項７に記載の疑似ウエーハの製造方法。
  10. 特性測定により良品と判定された前記半導体チップを前記基板上に固定する、請求項７に記載の疑似ウエーハの製造方法。
  11. 前記保護物質で固着された状態において前記半導体チップの特性測定を行ない、良品の半導体チップ又はチップ状電子部品を選択する、請求項７に記載の疑似ウエーハの製造方法。
JP2000122112A 2000-04-24 2000-04-24 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 Expired - Lifetime JP4403631B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000122112A JP4403631B2 (ja) 2000-04-24 2000-04-24 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
TW090108533A TWI239056B (en) 2000-04-24 2001-04-10 Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
EP01109863A EP1150552B1 (en) 2000-04-24 2001-04-23 Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
DE60109983T DE60109983T2 (de) 2000-04-24 2001-04-23 Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
KR1020010022004A KR100818534B1 (ko) 2000-04-24 2001-04-24 칩-형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는 유사 웨이퍼 및 그 제조 방법
US09/841,582 US20020011655A1 (en) 2000-04-24 2001-04-24 Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US10/236,771 US6936525B2 (en) 2000-04-24 2002-09-06 Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122112A JP4403631B2 (ja) 2000-04-24 2000-04-24 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2001308116A JP2001308116A (ja) 2001-11-02
JP4403631B2 true JP4403631B2 (ja) 2010-01-27

Family

ID=18632631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122112A Expired - Lifetime JP4403631B2 (ja) 2000-04-24 2000-04-24 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法

Country Status (6)

Country Link
US (2) US20020011655A1 (ja)
EP (1) EP1150552B1 (ja)
JP (1) JP4403631B2 (ja)
KR (1) KR100818534B1 (ja)
DE (1) DE60109983T2 (ja)
TW (1) TWI239056B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136172B2 (en) 2012-02-16 2015-09-15 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic assembly
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips
KR100455387B1 (ko) 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
US7183582B2 (en) 2002-05-29 2007-02-27 Seiko Epson Coporation Electro-optical device and method of manufacturing the same, element driving device and method of manufacturing the same, element substrate, and electronic apparatus
JP3942500B2 (ja) 2002-07-02 2007-07-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3617647B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP4056360B2 (ja) 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
JP3618330B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3618331B2 (ja) 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
JP3844467B2 (ja) 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
DE102004027489B4 (de) 2004-06-04 2017-03-02 Infineon Technologies Ag Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
DE102005013500A1 (de) 2005-03-23 2006-10-05 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
KR100688560B1 (ko) 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7361531B2 (en) 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US7888850B2 (en) * 2007-01-30 2011-02-15 Nihon Dempa Kogyo Co., Ltd. Tuning-fork type piezoelectric unit
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US8963314B2 (en) * 2008-06-26 2015-02-24 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP2010092931A (ja) * 2008-10-03 2010-04-22 Toshiba Corp 半導体装置の製造方法及び半導体装置の製造装置
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
JP5100715B2 (ja) 2009-07-13 2012-12-19 株式会社東芝 半導体装置及び半導体装置の製造方法
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
SG181684A1 (en) * 2009-12-14 2012-07-30 Sumitomo Bakelite Co Method for producing electronic device, electronic device, method for producing electronic device package, and electronic device package
JP5137937B2 (ja) 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5144634B2 (ja) 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
JP2012114297A (ja) * 2010-11-25 2012-06-14 Sumitomo Bakelite Co Ltd 電子装置の製造方法、電子装置、電子装置パッケージの製造方法および電子装置パッケージ
JP5635378B2 (ja) 2010-11-30 2014-12-03 日東電工株式会社 半導体ウエハ搬送方法および半導体ウエハ搬送装置
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP5717502B2 (ja) * 2011-03-30 2015-05-13 信越ポリマー株式会社 半導体チップ用保持具及びその使用方法
JP5805306B2 (ja) 2011-05-06 2015-11-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数の構成素子支持領域を分離する溝構造を備えている構成素子支持体結合体及び複数の構成素子支持体領域の製造方法
WO2013011850A1 (ja) 2011-07-15 2013-01-24 日東電工株式会社 電子部品の製造方法および該製造方法に用いる粘着シート
JP5959216B2 (ja) * 2012-02-06 2016-08-02 日東電工株式会社 基板搬送方法および基板搬送装置
JP2013168417A (ja) 2012-02-14 2013-08-29 Nitto Denko Corp 基板搬送方法および基板搬送装置
US20130234344A1 (en) * 2012-03-06 2013-09-12 Triquint Semiconductor, Inc. Flip-chip packaging techniques and configurations
JP5728423B2 (ja) 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
EP2639277A1 (en) 2012-03-13 2013-09-18 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
EP2639278A1 (en) 2012-03-13 2013-09-18 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing seminconductor device using the tape
JP6154995B2 (ja) * 2012-06-20 2017-06-28 新光電気工業株式会社 半導体装置及び配線基板、並びにそれらの製造方法
US9082940B2 (en) 2012-06-29 2015-07-14 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
US8907502B2 (en) 2012-06-29 2014-12-09 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
US20140009060A1 (en) 2012-06-29 2014-01-09 Nitto Denko Corporation Phosphor layer-covered led, producing method thereof, and led device
US20140001948A1 (en) 2012-06-29 2014-01-02 Nitto Denko Corporation Reflecting layer-phosphor layer-covered led, producing method thereof, led device, and producing method thereof
JP6055259B2 (ja) 2012-10-03 2016-12-27 日東電工株式会社 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP2014090157A (ja) * 2012-10-03 2014-05-15 Nitto Denko Corp 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
JP2014130918A (ja) 2012-12-28 2014-07-10 Nitto Denko Corp 封止層被覆光半導体素子、その製造方法および光半導体装置
JP5768864B2 (ja) * 2013-11-20 2015-08-26 株式会社デンソー 電子装置の製造方法
US9202793B1 (en) 2013-12-26 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with under bump metallization and method of manufacture thereof
JP6378501B2 (ja) 2014-03-05 2018-08-22 日東電工株式会社 粘着シート
US9478453B2 (en) * 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
JP6503286B2 (ja) * 2015-12-24 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
GB2546740A (en) * 2016-01-26 2017-08-02 Worldpay Ltd Electronic payment system and method
JP2017216402A (ja) * 2016-06-01 2017-12-07 ソニー株式会社 金属フレーム、疑似ウエハ、半導体装置、電子機器、及び、半導体装置の製造方法
DE102017215177B4 (de) * 2016-09-02 2024-10-10 Idex Biometrics Asa Verfahren zur Herstellung eines Abdeckungselements geeignet für einen Fingerprint Sensor
US9892989B1 (en) * 2016-12-08 2018-02-13 Nxp B.V. Wafer-level chip scale package with side protection
TWI751331B (zh) * 2017-05-10 2022-01-01 日商三井化學股份有限公司 半導體裝置的製造方法以及半導體裝置的中間體
CN109216201A (zh) * 2017-07-07 2019-01-15 恒劲科技股份有限公司 以大板面工艺制作晶粒凸块结构的方法
JP7068460B2 (ja) * 2018-07-25 2022-05-16 株式会社Fuji 決定装置及びこれを備えるチップ装着装置
US10643957B2 (en) 2018-08-27 2020-05-05 Nxp B.V. Conformal dummy die
CN116323850A (zh) 2020-12-07 2023-06-23 日东电工株式会社 粘合片
DE112021005267T5 (de) 2020-12-07 2023-07-20 Nitto Denko Corporation Haftklebstofflage
JPWO2022153601A1 (ja) * 2021-01-15 2022-07-21
WO2022185611A1 (ja) 2021-03-05 2022-09-09 日東電工株式会社 粘着シート
JPWO2023286620A1 (ja) 2021-07-13 2023-01-19
WO2023286621A1 (ja) 2021-07-13 2023-01-19 日東電工株式会社 粘着シート
WO2023286619A1 (ja) 2021-07-13 2023-01-19 日東電工株式会社 粘着シート
JP2024090083A (ja) 2022-12-22 2024-07-04 日東電工株式会社 粘着シート
JP2024102584A (ja) 2023-01-19 2024-07-31 日東電工株式会社 粘着シート

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699402A (en) * 1970-07-27 1972-10-17 Gen Electric Hybrid circuit power module
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
US4878099A (en) * 1982-12-08 1989-10-31 International Rectifier Corporation Metallizing system for semiconductor wafers
FR2572849B1 (fr) * 1984-11-06 1987-06-19 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
JPH074995B2 (ja) 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH0590559A (ja) 1991-09-27 1993-04-09 Matsushita Electric Ind Co Ltd 密着型イメージセンサ
GB2263195B (en) * 1992-01-08 1996-03-20 Murata Manufacturing Co Component supply method
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
DK0660967T3 (da) * 1992-09-14 2001-08-13 Shellcase Ltd Fremgangsmåde til fremstilling af integrerede kredsløbsanordninger
JPH06163808A (ja) 1992-11-18 1994-06-10 Hitachi Ltd 半導体メモリおよびその応用システム
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5796164A (en) 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
EP0668611A1 (en) * 1994-02-22 1995-08-23 International Business Machines Corporation Method for recovering bare semiconductor chips from plastic packaged modules
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
US5600181A (en) 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
JP3018971B2 (ja) 1995-12-18 2000-03-13 富士電機株式会社 半導体装置
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
JP3388674B2 (ja) * 1996-04-19 2003-03-24 リンテック株式会社 エネルギー線硬化型感圧接着剤組成物およびその利用方法
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6407333B1 (en) 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US5953588A (en) * 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US5944199A (en) 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
US5981310A (en) 1998-01-22 1999-11-09 International Business Machines Corporation Multi-chip heat-sink cap assembly
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP3556503B2 (ja) 1999-01-20 2004-08-18 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
JP2001110828A (ja) 1999-10-13 2001-04-20 Sanyo Electric Co Ltd 半導体装置の製造方法
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6242283B1 (en) 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US6452265B1 (en) * 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6420212B1 (en) * 2000-07-07 2002-07-16 National Semiconductor Corporation Method and apparatus to enclose dice
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6445591B1 (en) 2000-08-10 2002-09-03 Nortel Networks Limited Multilayer circuit board
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6562663B2 (en) * 2001-03-28 2003-05-13 Motorola, Inc. Microelectronic assembly with die support and method
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
US6541352B2 (en) * 2001-07-27 2003-04-01 Texas Instruments Incorporated Semiconductor die with contoured bottom surface and method for making same
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136172B2 (en) 2012-02-16 2015-09-15 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic assembly
US9214361B2 (en) 2012-02-17 2015-12-15 Fujitsu Limited Semiconductor device manufacturing method and electronic device manufacturing method
US9312151B2 (en) 2012-02-17 2016-04-12 Fujitsu Limited Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member

Also Published As

Publication number Publication date
KR100818534B1 (ko) 2008-04-02
US20020011655A1 (en) 2002-01-31
US20030092252A1 (en) 2003-05-15
DE60109983D1 (de) 2005-05-19
JP2001308116A (ja) 2001-11-02
EP1150552A2 (en) 2001-10-31
TWI239056B (en) 2005-09-01
DE60109983T2 (de) 2006-02-23
EP1150552A3 (en) 2003-05-28
KR20010098833A (ko) 2001-11-08
US6936525B2 (en) 2005-08-30
EP1150552B1 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
KR100865458B1 (ko) 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법
KR100609201B1 (ko) 칩-사이즈 패키지 구조체 및 그 제조 방법
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2001168275A (ja) 小型集積回路パッケージおよびその製造方法
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
JPH09199506A (ja) 半導体素子のバンプ形成方法
US6861749B2 (en) Semiconductor device with bump electrodes
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2001201534A (ja) 集積回路の試験
JP2004335629A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
US10651099B2 (en) Non-destructive testing of integrated circuit chips
JP2002299500A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
US20040259290A1 (en) Method for improving the mechanical properties of BOC module arrangements
JP4724988B2 (ja) マルチチップモジュール作製用の疑似ウエハを作製する方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2003197659A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP3424649B2 (ja) 半導体装置の故障解析方法
JP2001068603A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4403631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term