JP3942500B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3942500B2 JP3942500B2 JP2002193825A JP2002193825A JP3942500B2 JP 3942500 B2 JP3942500 B2 JP 3942500B2 JP 2002193825 A JP2002193825 A JP 2002193825A JP 2002193825 A JP2002193825 A JP 2002193825A JP 3942500 B2 JP3942500 B2 JP 3942500B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- semiconductor device
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000009434 installation Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、半導体装置及びその製造方法に関し、特にパワートランジスタ等のパワーデバイスの実装構造とその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置、特にディスクリート素子においては、半導体チップの電極が形成された面と反対側の面との間に電流を流す必要があるため、その反対側の面に電位を与えるための電極と半導体チップの電極とを外部電極として設ける必要があった。
図４は、そのような構造をなす半導体装置の従来の構造を示す断面図である。
図４（ａ）に示すように、このような半導体装置１は、ガラスエポキシよりなる基板５１上に形成されたダイパッド５３上に、銀ペースト等の導電性ペースト１３を介して電極１２が形成された面と反対側の面を前記ダイパッド５３に対向させるように半導体チップ１１が設置されている。
また、前記基板５１上には、ボンディングパッド５４も設けられており、このボンディングパッド５４と前記半導体チップの電極１２とが金線等のボンディングワイヤ５２で接続されている。
このように基板５１上に設置された半導体チップ１１及びボンディングパッド５４が、基板５１上を封止樹脂１４が封止されることによって半導体装置１をなす。
また、基板５１には、前記ダイパッド５３及びボンディングパッド５４に導通する外部電極５５が前記ダイパッド５３及びボンディングパッド５４が形成された面と反対側の面に形成され、外部電極５５には実装用の半田バンプ１５が設けられている。
【０００３】
しかしながら、従来のこのような半導体装置の構造は、その構成要素として基板を用いているため、それによるコストを余計に要するだけでなく、半導体装置の大きさが前記基板の大きさに依存し、半導体装置の小型化に制限を与えるという問題点があった。
【０００４】
近年、半導体チップを樹脂封止した半導体装置はＣＳＰ（ChipSizePackage）に見られるように小型化及び薄型化に対する要求が高まっている。
そこで、このような問題を解決するディスクリート素子の構造として、半導体チップをフェイスダウンさせた図４（ｂ）に示すような構造（断面図）が米国特許公開２００１−００４８１１６号公報に開示されている。
図４（ｂ）に示すように、この半導体装置は、半導体チップ３１の電極３６を直に外部電極として用いるために、金属よりなるＵ字形状のクリップ４５の内側底部を電極３６が形成されている面と反対側の面（以下、裏面とする。）に設置し、封止樹脂７０によって前記電極３６及びクリップ４５の両端部とを露出させた態様で封止してなる。
すなわち、このような構造をなすことによって、半導体装置の外部電極として、半導体チップ３１の電極３６とクリップ４５の両端部とが同じ側に露出される形態をなす。
【発明が解決しようとする課題】
【０００５】
しかしながら、このような半導体装置の製造方法及び半導体装置においても次のような問題があった。
つまり、モールド封止するまでの間、半導体チップ３１はクリップ４５によって固定されているだけになっている。
製法は具体的に記載されていないが、Ｕ字形状の足部４６を上に上げて半導体チップ３１をクリップ４５にマウントする。
次に図４（ｂ）に示すようにクリップ４５の裏面にもモールドを付けるために、次にクリップ４５の上下を反転させてからモールド封止する必要がある。
この反転を行うためには、クリップ４５に強度を要するので、クリップ４５を厚く形成する必要がある。
そのために、第１の問題点として、足部４６を正確な長さに折り曲げ、又はプレス成形することが困難となり、半導体チップの電極（面）とクリップ４５の端部の接地面との高さを揃えることが困難である点を指摘することができる。
第２の問題点として、反転した状態でクリップ４５を水平に保つために、クリップ４５が半導体チップを跨ぐように設置されているため、実装面積が大きくなってしまう点を指摘することができる。
第３の問題点として、クリップを薄くできないため、結果として半導体装置の薄型化に寄与できない点を指摘することができる。
【０００６】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、低コスト化及び小型化を実現する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために提供する本発明に係る半導体装置の製造方法は、平坦面を有する基材に、半導体チップの電極形成面を対向させて貼付する工程と、次に前記半導体チップの電極形成面の裏面に導電性ペーストを介して略板形状をなす配線板の一端を接続固定すると共に、前記基材に前記配線板の他端を貼付する工程と、次に前記基材上の半導体チップ及び配線板を樹脂封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする。
【０００８】
係る方法を採用することにより、半導体装置の小型化を制限する部材として基板を用いていないだけでなく、配線板が半導体チップを跨ぐ態様で設置されていないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
ここで、特開平１０−１３５２７１号公報によれば、粘着テープに半導体素子を貼付し、それを樹脂封止すると共に前記粘着テープを剥離し、異方性導電シートを貼付する半導体装置の製造方法が開示されている。
しかしながら、このような構造は半導体素子のみを封止した半導体装置に適する製造方法であって、半導体素子の裏面に電位を与える必要が生じる場合には接続端子が形成された基板を用いて基板と半導体素子とを電気的に接続させる構造が主に採用されるため、本願発明に係る半導体装置の製造方法に想到することは困難である。
【０００９】
さらに前記課題を解決するために提供する本発明に係る半導体装置の製造方法は、半導体チップの電極の形成された面と反対の面に導電性ペーストを介して当該半導体チップに略板形状をなす配線板の一端を接続固定する工程と、次に前記半導体チップの電極及び前記配線板の他端を、平坦面を有する基材に貼付する工程と、次に前記半導体チップ及び配線板を封止樹脂によって封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする。
【００１０】
係る方法を採用することにより、半導体装置の小型化を制限する部材として基板を用いていないだけでなく、配線板が半導体チップを跨ぐ態様で設置されていないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
【００１１】
前記配線板は折曲して設けられる様にしても良い。
【００１２】
係る方法を採用することにより、配線板の一端と半導体チップの電極が形成された面に対して反対側の面とが強固に固定されると共に、配線板の他端も半導体装置の外部端子として良好に露出させることができ、接続不良を未然に防ぐことができる。
【００１３】
前記電極及び前記金属板の他端の少なくとも何れか一方にバンプを形成する工程を有する様にしても良い。
【００１４】
前記配線板の他端に切り欠き部を形成する工程を有する様にしても良い。
また、前記切り欠き部は、前記半導体チップの電極の設置位置に基づいて形成される工程を有する様にしても良い。
【００１５】
係る方法を採用することにより、半導体装置が実装される実装基板の電極パッドを半導体チップ用や配線板用とする必要がなくなるため、前記電極パッドの使用の自由度を向上させ、結果として実装効率を高めることができる。
【発明の実施の形態】
【００１６】
以下に、本発明に係る半導体装置の製造方法の実施の形態について図面を参照して説明する。
ここで、本発明に係る半導体装置の製造方法の実施の形態の説明においては、半導体チップ１１の電極が形成された面を電極形成面１１ａとし、係る電極形成面１１ａに対して反対側の面を裏面１１ｂとして説明する。
図１は、本発明に係る半導体装置の製造方法の実施の形態における半導体装置の構造を示す図であり、図１（ａ）は断面図、図１（ｂ）は特に内部の構造を示す斜視図である。
なお、図１（ｂ）においては、内部構造を明確にするために図１（ａ）に示される半田バンプ１５は省略した。
図１（ａ）に示すように、本発明に係る半導体装置１は、半導体チップ１１と、その半導体チップ１１の裏面１１ｂに導電性ペースト１３を介して一端が設置された配線板１０１とが封止樹脂１４によって封止されてなる。
前記配線板１０１は略Ｓ字形状に屈曲した板形状の金属板であり、配線板１０１の他端と前記半導体チップ１１の電極１２とが前記封止樹脂１４の下面（実装面）に露出している。
また、配線板１０１の他端と前記半導体チップ１１の電極とが露出した前記封止樹脂１４の下面は、半導体装置１の実装の都合上、略平坦な面をなしている。
さらに、配線板１０１の他端及び前記半導体チップ１１の電極１２には半田バンプ（半田ボール）１５が付されている。
ここで、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の両端部は、半導体チップ１１の電極１２を跨ぐ態様で半導体装置１の外部電極を形成しない。
また、図１（ｂ）に示すように、前記配線板１０１の他端には、配線板１０１の他端を基準にして半導体チップ１１の方向に切り欠かれた切り欠き部１０１ａが一以上形成されても良く、望ましくは、半導体チップ１１の電極１２の位置に基づいて形成される。
このように切り欠きを入れることで、他端の電極を分けることができ、バンプを個別に設けやすくなる。切り欠きがないと、隣接するバンプ同士がくっついて１つになってしまうからである。
【００１７】
次に、本発明に係る半導体装置の製造方法の実施の形態について図面を参照して以下に説明する。
図２は、本発明に係る半導体装置の製造方法の一実施の形態を示す断面図である。
【００１８】
（マウント）
まず、図２（ａ）に示すように、ダイシング工程によって半導体ウェーハから個別分離された半導体チップ１１を基材１０２に載置する。
このとき、基材１０２自体に貼付される領域は半導体チップ１１の電極１２である。
また、基材１０２は粘着材等が貼付された樹脂シートであり、その材質としては後述する熱工程を考慮し、ポリイミド等の耐熱性テープであることが望ましい。
また、基材１０２に対する半導体チップ１１の有効な整列載置を実現するために基材１０２の縁部には型枠としてのフレーム等が設けられることが望ましい。
【００１９】
（ボンディング）
次に、図２（ｂ）に示すように、基材１０２上に設置された半導体チップ１１の各々の裏面１１ｂに導電性ペースト５２として銀ペーストを塗布する。
一方、配線板１０１は、抵抗が低く、加工容易な金属（例えば銅合金又は４２アロイ）よりなり、複数の配線板１０１が金型によって形成され、打ち抜き工程等により個別分離される。
その後、導電性ペースト５２が塗布された半導体チップ１１の裏面１１ｂに配線板１０１を設置する。
このとき、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の他端には基材接地面が形成され、係る基材接地面が基材１０２上に貼付されるように配線板１０１が設置される。
ここで、前述の配線板１０１の金型による形成工程において、配線板１０１の他端の基材接地面に切り欠き部１０１ａが一以上形成されても良い。
この切り欠き部１０１ａは、配線板１０１の他端の基材接地面を基準にして半導体チップ１１の方向に切り欠かれ、望ましくは、半導体チップ１１の電極１２の位置に基づいて形成される。
配線板１０１の他端の基材接地面に切り欠き部１０１ａが形成されることによって、半導体装置が実装される実装基板の電極パッドを半導体チップ用や配線板用とする必要がなくなるため、前記電極パッドの使用の自由度を向上させ、結果として実装効率を高めることができる。
【００２０】
（樹脂封止）
その後、図２（ｃ）に示すように、基材１０２上に電極１２が載置される態様で設置された半導体チップ１１と、その裏面１１ｂに導電性ペースト５２を介して一端が設置されると共に他端が基材に貼付される態様で設置された配線板１０１とを封止樹脂１４によって封止する。
すなわち、封止樹脂１４は基材１０２上にて前記半導体チップ１１と配線板１０２とを封止することになる。
【００２１】
（基材の剥離）
次に、封止樹脂が硬化した後、図２（ｄ）に示すように、封止樹脂１４から基材１０２を剥離する。
この剥離工程によって、封止樹脂１４の下面、すなわち実装面には電極１２と配線板１０１の他端の基材接地面が露出されることとなる。
【００２２】
（外部端子の設置）
次に、半田ボールを形成し、形成された半田ボールの各々にフラックスを塗布した後、図２（ｅ）に示すように、露出した外部電極、すなわち半導体チップ１１の電極１２及び配線板１０１の他端の基材設置面の各々に半田ボールを搭載して半田バンプ１５を形成する。
ここで、外部電極の態様は、半田ボールに限られず、半田メッキやスクリーン印刷などによる半田塗布でもよい。
【００２３】
（他の実施の形態）
図３は、本発明に係る半導体装置の製造方法の他の実施の形態を示す断面図である。
【００２４】
（ボンディング）
まず、図３（ａ）に示すように、ダイシング工程によって半導体ウェーハから個別分離された半導体チップ１１を平坦面上に載置し、半導体チップ１１の各々の裏面１１ｂに導電性ペースト５２として銀ペーストを塗布する。
その後、導電性ペースト５２が塗布された半導体チップ１１の裏面１１ｂに配線板１０１を設置する。
このとき、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の他端には前記平坦面に接地する接地面が形成され、係る接地面が平坦面上に貼付されるように配線板１０１が設置される。
ここで、配線板１０１の金型による形成工程において、前記実施の形態と同様、配線板１０１の他端の接地面に切り欠き部１０１ａが一以上形成されても良い。
【００２５】
（マウント）
その後、図３（ｂ）に示すように、半導体チップ１１及び配線板１０１を基材１０２に載置する。
このとき、基材１０２自体に貼付される領域は半導体チップ１１の電極１２及び配線板１０１の他端の接地面である。
また、基材１０２は粘着材等が貼付された樹脂シートであり、その材質としては後述する熱工程を考慮し、ポリイミド等の耐熱性テープであることが望ましい。
また、基材１０２に対する半導体チップ１１の有効な整列載置を実現するために基材１０２の縁部には型枠としてのフレーム等が設けられることが望ましい。
【００２６】
（樹脂封止）
その後、図３（ｃ）に示すように、基材１０２上に電極１２が載置される態様で設置された半導体チップ１１と、その裏面１１ｂに導電性ペースト５２を介して一端が設置されると共に他端が基材に貼付される態様で設置された配線板１０１とを封止樹脂１４によって封止する。
すなわち、封止樹脂１４は基材１０２上にて前記半導体チップ１１と配線板１０２とを封止することになる。
【００２７】
（基材の剥離）
次に、封止樹脂が硬化した後、図３（ｄ）に示すように、封止樹脂１４から基材１０２を剥離する。
この剥離工程によって、封止樹脂１４の下面、すなわち実装面には電極１２と配線板１０１の他端の接地面が露出されることとなる。
【００２８】
（外部端子の設置）
次に、半田ボールを形成し、形成された半田ボールの各々にフラックスを塗布した後、図３（ｅ）に示すように、露出した外部電極、すなわち半導体チップ１１の電極１２及び配線板１０１の他端の基材設置面の各々に半田ボールを搭載して半田バンプ１５を形成する。
【００２９】
ここで、以上の本発明に係る半導体装置の製造方法の説明においては、個別の半導体装置について説明したが、実際の製造ラインでは、基材１０１上に複数の半導体チップ１１を整列載置し、各々の半導体チップ１１の裏面１１ｂに一端を、基材１０１に他端を載置するように複数の配線板１０１を設置し、それらをまとめて封止樹脂１４によって封止することとなる。
また、このようにして封止された複数の半導体チップ１１及び配線板１０１は、封止樹脂１４をダイシングして、個片分離することによって個々の半導体装置１として得られる。
【発明の効果】
【００３０】
以上説明したように、本発明に係る半導体装置の製造方法によれば、半導体チップとその半導体チップの裏面に一端を設置した配線板の他端とを平坦とされた基材上に載置したまま上下を反転することなく、封止樹脂によって封止することができる。そして後に基材を剥離するため、基板等を要することなくコストの低減をはかることができる。
また、半導体装置の小型化を制限する部材として半導体チップを固定する基板を必要としないだけでなく、配線板が半導体チップを跨ぐ態様で設置される必要がないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態における構造を示す図である。
【図２】本発明に係る半導体装置の製造方法の一実施の形態を示す断面図である。
【図３】本発明に係る半導体装置の製造方法の他の実施の形態を示す断面図である。
【図４】従来における半導体装置の構造を示す断面図である。
【符号の説明】
１．半導体装置
１１．半導体チップ
１２．電極
１３．導電性ペースト
１４．封止樹脂
１５．半田バンプ（半田ボール）
５１．基板
５２．ボンディングワイヤ
５３．ダイパッド
５４．ボンディングパッド
１０１．配線板
１０２．基材
【発明の属する分野】
本発明は、半導体装置及びその製造方法に関し、特にパワートランジスタ等のパワーデバイスの実装構造とその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置、特にディスクリート素子においては、半導体チップの電極が形成された面と反対側の面との間に電流を流す必要があるため、その反対側の面に電位を与えるための電極と半導体チップの電極とを外部電極として設ける必要があった。
図４は、そのような構造をなす半導体装置の従来の構造を示す断面図である。
図４（ａ）に示すように、このような半導体装置１は、ガラスエポキシよりなる基板５１上に形成されたダイパッド５３上に、銀ペースト等の導電性ペースト１３を介して電極１２が形成された面と反対側の面を前記ダイパッド５３に対向させるように半導体チップ１１が設置されている。
また、前記基板５１上には、ボンディングパッド５４も設けられており、このボンディングパッド５４と前記半導体チップの電極１２とが金線等のボンディングワイヤ５２で接続されている。
このように基板５１上に設置された半導体チップ１１及びボンディングパッド５４が、基板５１上を封止樹脂１４が封止されることによって半導体装置１をなす。
また、基板５１には、前記ダイパッド５３及びボンディングパッド５４に導通する外部電極５５が前記ダイパッド５３及びボンディングパッド５４が形成された面と反対側の面に形成され、外部電極５５には実装用の半田バンプ１５が設けられている。
【０００３】
しかしながら、従来のこのような半導体装置の構造は、その構成要素として基板を用いているため、それによるコストを余計に要するだけでなく、半導体装置の大きさが前記基板の大きさに依存し、半導体装置の小型化に制限を与えるという問題点があった。
【０００４】
近年、半導体チップを樹脂封止した半導体装置はＣＳＰ（ChipSizePackage）に見られるように小型化及び薄型化に対する要求が高まっている。
そこで、このような問題を解決するディスクリート素子の構造として、半導体チップをフェイスダウンさせた図４（ｂ）に示すような構造（断面図）が米国特許公開２００１−００４８１１６号公報に開示されている。
図４（ｂ）に示すように、この半導体装置は、半導体チップ３１の電極３６を直に外部電極として用いるために、金属よりなるＵ字形状のクリップ４５の内側底部を電極３６が形成されている面と反対側の面（以下、裏面とする。）に設置し、封止樹脂７０によって前記電極３６及びクリップ４５の両端部とを露出させた態様で封止してなる。
すなわち、このような構造をなすことによって、半導体装置の外部電極として、半導体チップ３１の電極３６とクリップ４５の両端部とが同じ側に露出される形態をなす。
【発明が解決しようとする課題】
【０００５】
しかしながら、このような半導体装置の製造方法及び半導体装置においても次のような問題があった。
つまり、モールド封止するまでの間、半導体チップ３１はクリップ４５によって固定されているだけになっている。
製法は具体的に記載されていないが、Ｕ字形状の足部４６を上に上げて半導体チップ３１をクリップ４５にマウントする。
次に図４（ｂ）に示すようにクリップ４５の裏面にもモールドを付けるために、次にクリップ４５の上下を反転させてからモールド封止する必要がある。
この反転を行うためには、クリップ４５に強度を要するので、クリップ４５を厚く形成する必要がある。
そのために、第１の問題点として、足部４６を正確な長さに折り曲げ、又はプレス成形することが困難となり、半導体チップの電極（面）とクリップ４５の端部の接地面との高さを揃えることが困難である点を指摘することができる。
第２の問題点として、反転した状態でクリップ４５を水平に保つために、クリップ４５が半導体チップを跨ぐように設置されているため、実装面積が大きくなってしまう点を指摘することができる。
第３の問題点として、クリップを薄くできないため、結果として半導体装置の薄型化に寄与できない点を指摘することができる。
【０００６】
本発明は、以上の従来技術における問題に鑑みてなされたものであり、低コスト化及び小型化を実現する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために提供する本発明に係る半導体装置の製造方法は、平坦面を有する基材に、半導体チップの電極形成面を対向させて貼付する工程と、次に前記半導体チップの電極形成面の裏面に導電性ペーストを介して略板形状をなす配線板の一端を接続固定すると共に、前記基材に前記配線板の他端を貼付する工程と、次に前記基材上の半導体チップ及び配線板を樹脂封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする。
【０００８】
係る方法を採用することにより、半導体装置の小型化を制限する部材として基板を用いていないだけでなく、配線板が半導体チップを跨ぐ態様で設置されていないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
ここで、特開平１０−１３５２７１号公報によれば、粘着テープに半導体素子を貼付し、それを樹脂封止すると共に前記粘着テープを剥離し、異方性導電シートを貼付する半導体装置の製造方法が開示されている。
しかしながら、このような構造は半導体素子のみを封止した半導体装置に適する製造方法であって、半導体素子の裏面に電位を与える必要が生じる場合には接続端子が形成された基板を用いて基板と半導体素子とを電気的に接続させる構造が主に採用されるため、本願発明に係る半導体装置の製造方法に想到することは困難である。
【０００９】
さらに前記課題を解決するために提供する本発明に係る半導体装置の製造方法は、半導体チップの電極の形成された面と反対の面に導電性ペーストを介して当該半導体チップに略板形状をなす配線板の一端を接続固定する工程と、次に前記半導体チップの電極及び前記配線板の他端を、平坦面を有する基材に貼付する工程と、次に前記半導体チップ及び配線板を封止樹脂によって封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする。
【００１０】
係る方法を採用することにより、半導体装置の小型化を制限する部材として基板を用いていないだけでなく、配線板が半導体チップを跨ぐ態様で設置されていないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
【００１１】
前記配線板は折曲して設けられる様にしても良い。
【００１２】
係る方法を採用することにより、配線板の一端と半導体チップの電極が形成された面に対して反対側の面とが強固に固定されると共に、配線板の他端も半導体装置の外部端子として良好に露出させることができ、接続不良を未然に防ぐことができる。
【００１３】
前記電極及び前記金属板の他端の少なくとも何れか一方にバンプを形成する工程を有する様にしても良い。
【００１４】
前記配線板の他端に切り欠き部を形成する工程を有する様にしても良い。
また、前記切り欠き部は、前記半導体チップの電極の設置位置に基づいて形成される工程を有する様にしても良い。
【００１５】
係る方法を採用することにより、半導体装置が実装される実装基板の電極パッドを半導体チップ用や配線板用とする必要がなくなるため、前記電極パッドの使用の自由度を向上させ、結果として実装効率を高めることができる。
【発明の実施の形態】
【００１６】
以下に、本発明に係る半導体装置の製造方法の実施の形態について図面を参照して説明する。
ここで、本発明に係る半導体装置の製造方法の実施の形態の説明においては、半導体チップ１１の電極が形成された面を電極形成面１１ａとし、係る電極形成面１１ａに対して反対側の面を裏面１１ｂとして説明する。
図１は、本発明に係る半導体装置の製造方法の実施の形態における半導体装置の構造を示す図であり、図１（ａ）は断面図、図１（ｂ）は特に内部の構造を示す斜視図である。
なお、図１（ｂ）においては、内部構造を明確にするために図１（ａ）に示される半田バンプ１５は省略した。
図１（ａ）に示すように、本発明に係る半導体装置１は、半導体チップ１１と、その半導体チップ１１の裏面１１ｂに導電性ペースト１３を介して一端が設置された配線板１０１とが封止樹脂１４によって封止されてなる。
前記配線板１０１は略Ｓ字形状に屈曲した板形状の金属板であり、配線板１０１の他端と前記半導体チップ１１の電極１２とが前記封止樹脂１４の下面（実装面）に露出している。
また、配線板１０１の他端と前記半導体チップ１１の電極とが露出した前記封止樹脂１４の下面は、半導体装置１の実装の都合上、略平坦な面をなしている。
さらに、配線板１０１の他端及び前記半導体チップ１１の電極１２には半田バンプ（半田ボール）１５が付されている。
ここで、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の両端部は、半導体チップ１１の電極１２を跨ぐ態様で半導体装置１の外部電極を形成しない。
また、図１（ｂ）に示すように、前記配線板１０１の他端には、配線板１０１の他端を基準にして半導体チップ１１の方向に切り欠かれた切り欠き部１０１ａが一以上形成されても良く、望ましくは、半導体チップ１１の電極１２の位置に基づいて形成される。
このように切り欠きを入れることで、他端の電極を分けることができ、バンプを個別に設けやすくなる。切り欠きがないと、隣接するバンプ同士がくっついて１つになってしまうからである。
【００１７】
次に、本発明に係る半導体装置の製造方法の実施の形態について図面を参照して以下に説明する。
図２は、本発明に係る半導体装置の製造方法の一実施の形態を示す断面図である。
【００１８】
（マウント）
まず、図２（ａ）に示すように、ダイシング工程によって半導体ウェーハから個別分離された半導体チップ１１を基材１０２に載置する。
このとき、基材１０２自体に貼付される領域は半導体チップ１１の電極１２である。
また、基材１０２は粘着材等が貼付された樹脂シートであり、その材質としては後述する熱工程を考慮し、ポリイミド等の耐熱性テープであることが望ましい。
また、基材１０２に対する半導体チップ１１の有効な整列載置を実現するために基材１０２の縁部には型枠としてのフレーム等が設けられることが望ましい。
【００１９】
（ボンディング）
次に、図２（ｂ）に示すように、基材１０２上に設置された半導体チップ１１の各々の裏面１１ｂに導電性ペースト５２として銀ペーストを塗布する。
一方、配線板１０１は、抵抗が低く、加工容易な金属（例えば銅合金又は４２アロイ）よりなり、複数の配線板１０１が金型によって形成され、打ち抜き工程等により個別分離される。
その後、導電性ペースト５２が塗布された半導体チップ１１の裏面１１ｂに配線板１０１を設置する。
このとき、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の他端には基材接地面が形成され、係る基材接地面が基材１０２上に貼付されるように配線板１０１が設置される。
ここで、前述の配線板１０１の金型による形成工程において、配線板１０１の他端の基材接地面に切り欠き部１０１ａが一以上形成されても良い。
この切り欠き部１０１ａは、配線板１０１の他端の基材接地面を基準にして半導体チップ１１の方向に切り欠かれ、望ましくは、半導体チップ１１の電極１２の位置に基づいて形成される。
配線板１０１の他端の基材接地面に切り欠き部１０１ａが形成されることによって、半導体装置が実装される実装基板の電極パッドを半導体チップ用や配線板用とする必要がなくなるため、前記電極パッドの使用の自由度を向上させ、結果として実装効率を高めることができる。
【００２０】
（樹脂封止）
その後、図２（ｃ）に示すように、基材１０２上に電極１２が載置される態様で設置された半導体チップ１１と、その裏面１１ｂに導電性ペースト５２を介して一端が設置されると共に他端が基材に貼付される態様で設置された配線板１０１とを封止樹脂１４によって封止する。
すなわち、封止樹脂１４は基材１０２上にて前記半導体チップ１１と配線板１０２とを封止することになる。
【００２１】
（基材の剥離）
次に、封止樹脂が硬化した後、図２（ｄ）に示すように、封止樹脂１４から基材１０２を剥離する。
この剥離工程によって、封止樹脂１４の下面、すなわち実装面には電極１２と配線板１０１の他端の基材接地面が露出されることとなる。
【００２２】
（外部端子の設置）
次に、半田ボールを形成し、形成された半田ボールの各々にフラックスを塗布した後、図２（ｅ）に示すように、露出した外部電極、すなわち半導体チップ１１の電極１２及び配線板１０１の他端の基材設置面の各々に半田ボールを搭載して半田バンプ１５を形成する。
ここで、外部電極の態様は、半田ボールに限られず、半田メッキやスクリーン印刷などによる半田塗布でもよい。
【００２３】
（他の実施の形態）
図３は、本発明に係る半導体装置の製造方法の他の実施の形態を示す断面図である。
【００２４】
（ボンディング）
まず、図３（ａ）に示すように、ダイシング工程によって半導体ウェーハから個別分離された半導体チップ１１を平坦面上に載置し、半導体チップ１１の各々の裏面１１ｂに導電性ペースト５２として銀ペーストを塗布する。
その後、導電性ペースト５２が塗布された半導体チップ１１の裏面１１ｂに配線板１０１を設置する。
このとき、半導体チップ１１の裏面１１ｂに設置される配線板１０１は、その一端が前記裏面１１ｂから突出するように設置されてもよい。
また、配線板１０１の他端には前記平坦面に接地する接地面が形成され、係る接地面が平坦面上に貼付されるように配線板１０１が設置される。
ここで、配線板１０１の金型による形成工程において、前記実施の形態と同様、配線板１０１の他端の接地面に切り欠き部１０１ａが一以上形成されても良い。
【００２５】
（マウント）
その後、図３（ｂ）に示すように、半導体チップ１１及び配線板１０１を基材１０２に載置する。
このとき、基材１０２自体に貼付される領域は半導体チップ１１の電極１２及び配線板１０１の他端の接地面である。
また、基材１０２は粘着材等が貼付された樹脂シートであり、その材質としては後述する熱工程を考慮し、ポリイミド等の耐熱性テープであることが望ましい。
また、基材１０２に対する半導体チップ１１の有効な整列載置を実現するために基材１０２の縁部には型枠としてのフレーム等が設けられることが望ましい。
【００２６】
（樹脂封止）
その後、図３（ｃ）に示すように、基材１０２上に電極１２が載置される態様で設置された半導体チップ１１と、その裏面１１ｂに導電性ペースト５２を介して一端が設置されると共に他端が基材に貼付される態様で設置された配線板１０１とを封止樹脂１４によって封止する。
すなわち、封止樹脂１４は基材１０２上にて前記半導体チップ１１と配線板１０２とを封止することになる。
【００２７】
（基材の剥離）
次に、封止樹脂が硬化した後、図３（ｄ）に示すように、封止樹脂１４から基材１０２を剥離する。
この剥離工程によって、封止樹脂１４の下面、すなわち実装面には電極１２と配線板１０１の他端の接地面が露出されることとなる。
【００２８】
（外部端子の設置）
次に、半田ボールを形成し、形成された半田ボールの各々にフラックスを塗布した後、図３（ｅ）に示すように、露出した外部電極、すなわち半導体チップ１１の電極１２及び配線板１０１の他端の基材設置面の各々に半田ボールを搭載して半田バンプ１５を形成する。
【００２９】
ここで、以上の本発明に係る半導体装置の製造方法の説明においては、個別の半導体装置について説明したが、実際の製造ラインでは、基材１０１上に複数の半導体チップ１１を整列載置し、各々の半導体チップ１１の裏面１１ｂに一端を、基材１０１に他端を載置するように複数の配線板１０１を設置し、それらをまとめて封止樹脂１４によって封止することとなる。
また、このようにして封止された複数の半導体チップ１１及び配線板１０１は、封止樹脂１４をダイシングして、個片分離することによって個々の半導体装置１として得られる。
【発明の効果】
【００３０】
以上説明したように、本発明に係る半導体装置の製造方法によれば、半導体チップとその半導体チップの裏面に一端を設置した配線板の他端とを平坦とされた基材上に載置したまま上下を反転することなく、封止樹脂によって封止することができる。そして後に基材を剥離するため、基板等を要することなくコストの低減をはかることができる。
また、半導体装置の小型化を制限する部材として半導体チップを固定する基板を必要としないだけでなく、配線板が半導体チップを跨ぐ態様で設置される必要がないため、半導体装置のさらなる小型化を実現することができる。
また、平坦化された基材上に半導体チップ及び配線板を予め設置するため、半導体装置の外部電極の高さ合わせ等に要する労力を解消することができる。
さらに、配線板を薄くすることが可能であると共に、配線板自身が他端（半導体装置の外部電極として機能）を除いて封止樹脂に封止されていることから絶縁性も確保される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態における構造を示す図である。
【図２】本発明に係る半導体装置の製造方法の一実施の形態を示す断面図である。
【図３】本発明に係る半導体装置の製造方法の他の実施の形態を示す断面図である。
【図４】従来における半導体装置の構造を示す断面図である。
【符号の説明】
１．半導体装置
１１．半導体チップ
１２．電極
１３．導電性ペースト
１４．封止樹脂
１５．半田バンプ（半田ボール）
５１．基板
５２．ボンディングワイヤ
５３．ダイパッド
５４．ボンディングパッド
１０１．配線板
１０２．基材
Claims (6)
- 平坦面を有する基材に、半導体チップの電極形成面を対向させて貼付する工程と、次に前記半導体チップの電極形成面の裏面に導電性ペーストを介して略板形状をなす配線板の一端を接続固定すると共に、前記基材に前記配線板の他端を貼付する工程と、次に前記基材上の半導体チップ及び配線板を樹脂封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする半導体装置の製造方法。
- 半導体チップの電極の形成された面と反対の面に導電性ペーストを介して当該半導体チップに略板形状をなす配線板の一端を接続固定する工程と、次に前記半導体チップの電極及び前記配線板の他端を、平坦面を有する基材に貼付する工程と、次に前記半導体チップ及び配線板を封止樹脂によって封止する工程と、樹脂封止された半導体チップ及び配線板から基材を剥離する工程とからなることを特徴とする半導体装置の製造方法。
- 前記配線板は折曲して設けられることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
- 前記電極及び前記金属板の他端の少なくとも何れか一方にバンプを形成する工程を有することを特徴とする請求項１乃至請求項３の何れか一に記載の半導体装置の製造方法。
- 前記配線板の他端に切り欠き部を形成する工程を有することを特徴とする請求項１乃至請求項４の何れか一に記載の半導体装置の製造方法。
- 前記切り欠き部は、前記半導体チップの電極の設置位置に基づいて形成される工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193825A JP3942500B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置の製造方法 |
| US10/610,648 US7199455B2 (en) | 2002-07-02 | 2003-07-02 | Molded resin semiconductor device having exposed semiconductor chip electrodes |
| US11/702,550 US7534661B2 (en) | 2002-07-02 | 2007-02-06 | Method of forming molded resin semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193825A JP3942500B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039815A JP2004039815A (ja) | 2004-02-05 |
| JP3942500B2 true JP3942500B2 (ja) | 2007-07-11 |
Family
ID=31702698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193825A Expired - Fee Related JP3942500B2 (ja) | 2002-07-02 | 2002-07-02 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7199455B2 (ja) |
| JP (1) | JP3942500B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| US8486757B2 (en) * | 2009-11-25 | 2013-07-16 | Infineon Technologies Ag | Semiconductor device and method of packaging a semiconductor device with a clip |
| US8951841B2 (en) | 2012-03-20 | 2015-02-10 | Infineon Technologies Ag | Clip frame semiconductor packages and methods of formation thereof |
| CN105895606A (zh) * | 2014-12-29 | 2016-08-24 | 飞思卡尔半导体公司 | 具有带状线的封装半导体器件 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US48116A (en) * | 1865-06-06 | Improvement in window-blinds | ||
| JPH0249022B2 (ja) | 1981-07-29 | 1990-10-26 | Nippon Denki Hoomu Erekutoronikusu Kk | Handotaisochinoseizohoho |
| JP3485736B2 (ja) | 1996-10-29 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置とその製造方法 |
| US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
| JPH11251360A (ja) | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6040626A (en) | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
| JP3895884B2 (ja) | 1999-03-25 | 2007-03-22 | 三洋電機株式会社 | 半導体装置 |
| JP3215686B2 (ja) | 1999-08-25 | 2001-10-09 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US6342730B1 (en) * | 2000-01-28 | 2002-01-29 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
| JP2001237358A (ja) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | パッケージ型二端子半導体装置の構造 |
| US6624522B2 (en) | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
| JP4403631B2 (ja) | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
| JP3466145B2 (ja) | 2000-09-29 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置とその製造方法 |
| US6734536B2 (en) * | 2001-01-12 | 2004-05-11 | Rohm Co., Ltd. | Surface-mounting semiconductor device and method of making the same |
| US6791172B2 (en) * | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
| JP4611569B2 (ja) * | 2001-05-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | リードフレーム及び半導体装置の製造方法 |
| JP4889169B2 (ja) | 2001-08-30 | 2012-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-07-02 JP JP2002193825A patent/JP3942500B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-02 US US10/610,648 patent/US7199455B2/en not_active Expired - Fee Related
-
2007
- 2007-02-06 US US11/702,550 patent/US7534661B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7199455B2 (en) | 2007-04-03 |
| US20040065953A1 (en) | 2004-04-08 |
| JP2004039815A (ja) | 2004-02-05 |
| US20070134845A1 (en) | 2007-06-14 |
| US7534661B2 (en) | 2009-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| TWI430407B (zh) | 堆疊式雙晶片封裝及其製備方法 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US8564049B2 (en) | Flip chip contact (FCC) power package | |
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| US20060145319A1 (en) | Flip chip contact (FCC) power package | |
| WO2007027790A2 (en) | Reversible-multiple footprint package and method of manufacturing | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JP2009512999A (ja) | 半導体パッケージ | |
| JP2002110898A (ja) | 半導体装置 | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| TWI228317B (en) | Semiconductor device having clips for connecting to external elements | |
| TW200811973A (en) | Semiconductor device and its manufacturing method | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| CN112185923A (zh) | 半导体装置的引线框架组件 | |
| US20040214419A1 (en) | Semiconductor device and method for manufacturing same | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| JP3942500B2 (ja) | 半導体装置の製造方法 | |
| US20110163432A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
| EP3863045A1 (en) | Power semiconductor module arrangement and method for producing the same | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP4084984B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3942500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |