[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4472891B2 - 電源配線を統合したボールグリッドアレイパッケージ半導体装置 - Google Patents

電源配線を統合したボールグリッドアレイパッケージ半導体装置 Download PDF

Info

Publication number
JP4472891B2
JP4472891B2 JP2001154475A JP2001154475A JP4472891B2 JP 4472891 B2 JP4472891 B2 JP 4472891B2 JP 2001154475 A JP2001154475 A JP 2001154475A JP 2001154475 A JP2001154475 A JP 2001154475A JP 4472891 B2 JP4472891 B2 JP 4472891B2
Authority
JP
Japan
Prior art keywords
semiconductor device
power source
ball
grid array
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001154475A
Other languages
English (en)
Other versions
JP2002009198A (ja
Inventor
基 煥 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002009198A publication Critical patent/JP2002009198A/ja
Application granted granted Critical
Publication of JP4472891B2 publication Critical patent/JP4472891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に外部とのインターフェースのためにボール状の接触部を有するボールグリッドアレイ(BGA、Ball Grid Array)パッケージ半導体装置に関する。
【０００２】
【従来の技術】
電子機器が段々小型軽薄化されるにつれて、電子機器を構成する半導体装置のサイズも段々小型軽薄化される勢いである。したがって半導体パッケージの発展方向も既存のDIP(Dual In line Package)、SOJ(Small Outline with J-lead)、QFP(Quad Flat Package)形からBGA、CSP(Chip Scale Package)に変化している。このように進歩したBGA、CSPパッケージではなるべく半導体パッケージのサイズを小型化させるために、既存に使用したリードの代わりにボールを使用してパッケージのサイズをチップ程度のサイズまで縮少するために研究開発を続けている。
【０００３】
特に、リードの代りにボールを使用するBGAパッケージはラムバスDRAMなど使用範囲が急速に広がっている。BGAパッケージは基板上に形成された所定の信号回路パターンを通じて半導体のパッドとボールとの間を連結する。信号回路パターンは既存のSOJパッケージで使われるボンディングワイヤとは違って、多数の信号線あるいは電源線が結合できる長所がある。
【０００４】
従来のBGAパッケージ形のCSP半導体装置の一種が韓国登録特許番号第１０-０２４８７９２及び米国特許番号第５,９２０,１１８に開示されている。
図１は、前記の特許に記述されているBGAパッケージ半導体装置を概略的に示す図面であって、図１は平面図であり、図２は断面図である。これを参照すれば、従来の技術に係るボールグリッドアレイパッケージ半導体装置は、単一層基板１１０、中心にパッド１２２を有する半導体チップ１２０、半導体チップと基板との間の接着手段１４０、及び外部回路との連結のためのボール１５０を具備する。基板１１０の一面にはボール１５０が装着されるボール装着部１１６があり、ボール装着部１１６は所定の信号回路パターン１１４及びワイヤ１３０により半導体チップ１２０のパッド１２２に連結される。
ところで、２つ以上の外部電源を供給される既存のBGAパッケージ半導体装置では、外部電源の連結時に最小２つ以上の電源を分離して連結するので、同一電源線間の結合に限界がある。したがって、図１で示したように、それぞれの分離された電源線が発生する。分離された電源線は幅が狭いので電源線のインダクタンスが増加する。
【０００５】
従来の技術の問題点をさらに詳細に説明するために図３を参照する。図３は、従来の技術に係るボールグリッドアレイパッケージ半導体装置の基板１１０の一面を具体的に示すパターン図である。これを参照すれば、多数のパッド１２２が基板１１０の中に一列に整列されており、パッド１２２は太さの多様な配線を通じてボール装着部(図２で円で表示された部分)に電気的に連結される。ボール装着部中でVDDで表示されたボール装着部は電源ボール装着部であり、VSSで表示されたボール装着部はグラウンドボール装着部であり、その他のボール装着部は信号ボール装着部である。
ところで、電源ボール装着部、グラウンドボール装着部及び信号ボール装着部がスロットを中心として両側に皆混在しているので、他の配線と間違って連結されないように電源ボール装着部(VDD)及びグラウンドボール装着部(VSS)を各々統合するのに限界がある。これは特に、単一層基板上に多くの他種のボール装着部-電源ボール装着部(VDD)、グラウンドボール装着部(VSS)及び信号ボール装着部-とそれらの配線が存在せねばならないからである。
【０００６】
図３を参照すれば、電源ボール装着部に連結される電源ラインとグラウンドボール装着部に連結されるグラウンドラインとが二つの信号ボール装着部間を通過するように配線される場合が存在する。参照番号１７０で表示された部分がその例である。この場合には配線ラインが細くならざるをえない。したがって、電源線のインダクタンスが増加し、信頼性問題が生じてくる。
また他の問題点は、電源ボール装着部及びグラウンドボール装着部をパッドと連結する配線中で孤立された配線が存在するということである。参照番号１７２で表示された部分がその例である。このように、同じ他のボール装着部と連結されずに、一つのボール装着部からパッドに連結される孤立された電源配線によりスイッチング雑音が大きくなる。
前述したように従来の技術によってBGAパッケージ半導体装置の単一層基板上に配線する場合に、スイッチング雑音が大きくなり、供給される電源の信頼性に問題が生じることがある。供給される電源が安定化されなければ、半導体装置の誤動作が誘発されることがある。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、パッケージ上で相異なる電源の配線を分離させ、同一電源線は最大限結合させることによって、インダクタンスを縮少して安定した電源を供給するボールグリッドアレイパッケージ半導体装置を提供することである。
本発明が解決しようとする他の技術的課題は、多数の電源ボールとグラウンドボールとを有するボールグリッドアレイパッケージ半導体装置で、統合された電源ボール装着部と統合されたグラウンドボール装着部とを有する単一層基板のボールグリッドアレイパッケージ半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
前記技術的課題を解決するための本発明の一面は、第１電源及び第２電源を含み、少なくとも二つの外部電源を供給されるボールグリッドアレイパッケージ半導体装置に関する。本発明の望ましい実施例に係るボールグリッドアレイパッケージ半導体装置は、中央部にパッドを有する半導体チップと、中央部に所定サイズのスロットがあり、一面に信号配線パターン及び多数のボール装着部が形成される信号配線面を備え、他の一面に前記半導体チップがマウントされる基板と、前記半導体チップを前記基板上に固定するために前記半導体チップと前記基板との間に挿入される接着手段と、前記多数のボール装着部に各々装着されて外部回路に連結される多数のボールとを具備する。前記信号配線面は第１及び第２信号配線面を含んだ少なくとも二つの信号配線面に区分される。そして前記第１電源のための配線は前記第１信号配線面にのみ形成され、前記第２電源のための配線は前記第２信号配線面にのみ形成される。
【０００９】
望ましくは、前記第１電源のための配線は前記第１信号配線面で互いに結合されて、電気的に単一ノードを構成する一面を形成する。そして前記第２電源のための配線は前記第２信号配線面で互いに結合されて、電気的に単一ノードを構成する他の一面を形成する。
【００１０】
前記技術的課題を解決するための本発明の他の一面は、少なくとも二つの外部電源を供給されるボールグリッドアレイパッケージ半導体装置に関する。本発明の望ましい実施例に係るボールグリッドアレイパッケージ半導体装置は、中央部にパッドを有する半導体チップと、中央部に所定大きさのスロットがあり、一面に信号配線パターン及び多数のボール装着部が形成される信号配線面を備え、他の一面に前記半導体チップがマウントされる基板と、前記半導体チップを前記基板上に固定するために前記半導体チップと前記基板との間に挿入される接着手段と、前記多数のボール装着部に各々装着されて外部回路に連結される多数のボールとを具備する。前記信号配線面は複数の信号配線面に区分される。そして前記外部電源中で選択された少なくともいずれか一つの外部電源のための配線は対応する信号配線面にのみ形成される。
【００１１】
望ましくは、前記外部電源中で選択された少なくともいずれか一つの外部電源のための配線は前記対応する信号配線面で互いに結合されて、電気的に単一ノードを構成するそれぞれの面を形成する。
【００１２】
前記他の技術的課題を解決するための本発明は、多数の電源ボールと多数のグラウンドボールとを含んで多数のボールを有するボールグリッドアレイパッケージ半導体装置に関する。本発明のボールグリッドアレイパッケージ半導体装置は、多数の電源パッド及び多数のグラウンドパッドを含んで多数のパッドを有する半導体チップと、単一層基板とを具備する。前記単一層基板の一面には、中央部に位置する所定サイズのスロットと、前記スロットの一面上に位置する多数の電源ボール装着部を有し、前記電源ボールと前記電源パッドとにより共有される電源面と、前記スロットの他面上に位置する多数のグラウンドボール装着部を有し、前記グラウンドボールと前記グラウンドパッドにより共有されるグラウンド面と、信号ボール装着部とが備わり、前記単一層基板の他の一面には、前記パッドが前記電源ボール装着部、前記グラウンドボール装着部及び前記信号ボール装着部と電気的に連結されるように前記半導体チップがマウントされることを特徴とする。
【００１３】
本発明のボールグリッドアレイパッケージ半導体装置によって、半導体装置のパッケージ上の電源配線で発生するインダクタンスを大きく縮少できる。したがって、半導体装置の電源特性及び信頼性が向上する。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。本明細書では、説明の便宜上、各図面を通じて同じ役割を行う信号と構成要素は同じ参照符号及び参照番号で示す。
図４及び図５は、本発明の一実施例に係るBGAパッケージ半導体装置を概略的に示す図面であって、図４は平面図であり、図５は断面図である。これを参照すれば、望ましい実施例に係るBGAパッケージ半導体装置は半導体チップ２２０、基板２１０、接着手段２３０及び多数のボール２５０を具備する。そして、本実施例のBGAパッケージ半導体装置は相異なる電圧を有する二つ以上の外部電源を供給される。
【００１５】
半導体チップ２２０は中央部にパッド２２２を有する。半導体チップ２２０はパッド２２２を通じて半導体チップ２２０の外部とインターフェースする。
基板２１０は半導体チップ２２０を支持する役割をする。すなわち、基板２１０上に半導体チップ２２０がマウントされる。したがって、半導体チップ２２０を基板２１０に固定させるための接着手段２３０が基板２１０と半導体チップ２２０との間に入る。そして、基板２１０は所定の信号配線パターン２１４及びボール２５０を通じて半導体チップ２２０を半導体装置の外部と連結させる役割をする。このために、接着手段２３０と接触しない基板２１０の他面には信号配線面が形成される。すなわち、基板２１０の上面には半導体チップ２２０がマウントされ、基板２１０の下面には信号配線面が形成される。信号配線面には多数のボール装着部２１６及び信号配線パターン２１４が形成される。ボール装着部２１６にはボール２５０が各々装着されて外部回路と連結される。
【００１６】
基板２１０は中央部に所定サイズのスロット２１２を有する。スロット２１２は所定サイズのあけられた空間である。スロット２１２を通じて信号配線パターン２１４が半導体チップ２２０のパッド２２２と連結される。
【００１７】
究極的に、半導体チップ２２０はパッド２２２、信号配線パターン２１４及びボール２５０を通じて外部とインターフェースする。
信号配線面は２つ以上の信号配線面に区分される。基板２１０の中央に直列のスロット２１２があるので、スロット２１２を中心として両側に信号配線面を区分することが望ましい。本実施例では２つの信号配線面を有することとする。そして、説明の便宜上それぞれの信号配線面を第１及び第２信号配線面２１７、２１８と指称する。
【００１８】
図６は図４のBGAパッケージ半導体装置で、第１及び第２信号配線面２１７、２１８に区分された基板２１０の信号配線面を示す図面である。
外部電源中で選択された一つの電源(以下第１電源という)は第１信号配線面２１７を通じてのみ連結される。すなわち、第１電源は第１信号配線面２１７に形成される信号配線パターンを通じてのみ供給される。したがって、第１電源のための配線が第１信号配線面２１７で容易に結合できる。したがって、図４で示したように、第１電源の配線が結合されて第１電源面２６２を形成する。第１電源面２６２は電気的に単一ノードを構成する。
外部電源中で選択された他の一つの電源(以下第２電源という)は第２信号配線面２１８に形成される信号配線パターンを通じてのみ供給される。したがって、第２電源のための配線は第２信号配線面２１８で容易に結合できる。従って、第２電源の配線が結合されて第２電源面２６４を形成する。第２電源面２６４は電気的に単一ノードを構成する。
【００１９】
したがって、スロット２１２を中心として相異なる電圧を有する第１及び第２電源の供給は分離される。したがって、第１及び第２電源線を配線する場合において、各々を分離せねばならない負担を大きく減らすことができる。そして、分離された第１及び第２電源の配線が各々結合されることによって配線幅が広くなるので、インダクタンスが大きく減少する。
結果的に、既存の混在された電源配線により発生するインダクタンスの増加及び電源特性の不良を改善できる。
望ましくは、第１電源は正電圧を有する電源(VDD)であり、第２電源はグラウンド(GND)である。
【００２０】
図４及び図５を再び参照すれば、図４は第１及び第２信号配線面２１７、２１８に各々２列のボール装着部２１６が配列された構造を示す。第１信号配線面２１７で外側のボール装着部２１６に装着されるボールは皆第１電源(VDD)に連結される。そして、第２信号配線面２１８の外側のボール装着部２１６に装着されるボールは皆グラウンド(GND)に連結される。残りのボール装着部２１６に装着されるボールを通じては電源以外の他の信号が入出力される。また第１及び第２電源(VDD、GND)以外の他の電源が連結される場合もある。
【００２１】
図７は、本発明の一実施例に係るボールグリッドアレイパッケージ半導体装置の基板の一面を具体的に示すパターン図である。これを参照すれば、多数のパッド３２２が単一層基板３１０の中で一列に整列されている。ボール装着部(円で表示された部分)中でVDDで表示されたボール装着部は電源ボール装着部であり、VSSで表示されたボール装着部はグラウンドボール装着部であり、その他のボール装着部は信号ボール装着部である。電源ボール装着部は電源面３６２にのみ、グラウンドボール装着部はグラウンド面３６４にのみ形成され、残りの信号ボール装着部はいずれの面にも形成させられる。信号ボール装着部は前記の電源(VDD)やグラウンド(VSS)以外の他の電源に連結される場合もある。
【００２２】
電源面３６２は、単一層基板３１０で多数の電源ボール装着部を電気的に統合する面である。したがって、電源パッドは特定の電源ボール装着部に連結されるのではなく電源面３６２に連結され、信号パッドは配線ラインを通じて信号ボール装着部に連結される。電源面３６２の境界は電源面３６２に位置する信号ボール装着部及びその信号ボール装着部の配線ラインを包む。
【００２３】
グラウンド面３６４は、単一層基板３１０で多数のグラウンドボール装着部を電気的に統合する面である。したがって、グラウンドパッドは特定のグラウンドボール装着部に連結されるのではなくグラウンド面３６４に連結される。グラウンド面３６４の境界はグラウンド面３６４に位置する信号ボール装着部及びその信号ボール装着部の配線ラインを包む。
【００２４】
したがって、本発明に係る半導体装置の基板では電源ボール装着部に連結される電源ラインとグラウンドボール装着部に連結されるグラウンドラインとが二つの信号ボール装着部の間を通過するように配線される場合や、同じ他のボール装着部と連結されずに一つのボール装着部からパッドに連結される孤立された電源配線は発生しない。したがって、電源線のインダクタンスが減少し、電源供給の信頼性が向上する。
【００２５】
もし、特定回路、例えば、遅延同期ループ(DLL)や位相同期ループ(PLL)に安定した電源あるいはグラウンドを供給するために、電源面及びグラウンド面３６２、３６４から分離された電源あるいはグラウンドラインが必要な場合には、その分離された電源あるいはグラウンドラインに連結される電源あるいはグラウンドボール装着部は電源面及びグラウンド面３６２、３６４に統合されない。分離された電源あるいはグラウンドボール装着部及びそれらの配線は信号ボール装着部及びそれらの配線のように処理される。
【００２６】
前述した本発明に係るBGAパッケージ半導体装置の半導体チップがP型基板を有するトリプルウェル構造またはツインウェル構造を含む時、前述した第１電源(VDD)はNウェルに印加される。そして、第２電源(GND)はBGAパッケージ半導体装置の半導体チップがP型基板を有するトリプルウェル構造またはツインウェル構造を含む時、P型基板またはポケットPウェルに印加される。
【００２７】
図９及び図１０は、各々P型基板を有するツインウェル構造とトリプルウェル構造との一例を示す断面図である。図９のツインウェル構造はP型基板にn型不純物を注入してNウェルを形成し、Nウェル領域にドレイン及びソースが形成される構造である。図１０のトリプルウェル構造はP型基板に四角形ドーナツ状のNウェルが形成され、所定の深度にNウェル層が形成されることによって、四角形ドーナツ状のNウェルと下方のNウェル層とによりポケットPウェルが形成される構造である。
【００２８】
本実施例では、外部から供給される２つ以上の電源中で２つを選択してスロットを中心として分離する。しかし、多様な変形ができる。すなわち、信号配線面を複数の信号配線面に区分し、２つ以上の外部電源中で少なくともいずれか一つの外部電源のための配線は、対応する信号配線面にのみ形成される。対応する信号配線面とは、外部電源以外の信号のための配線と選択されたいずれか一つの外部電源のための配線のみが形成される信号配線面をいう。選択された外部電源に各々対応する信号配線面以外の残りの信号配線面には選択されていない残りの外部電源のための配線が混在できる。
【００２９】
図８は、本発明の他の一実施例に係るBGAパッケージ半導体装置を示す平面図である。本実施例では、外部電源中で一つだけを選択して、一側の信号配線面に分離し、他の信号配線面には残りの外部電源が混在する場合を示す。
図８のBGAパッケージ半導体装置の構成は図４のBGAパッケージ半導体装置の構成と同一である。したがって、ここでは各構成要素についての説明は省略する。
図８の実施例では、外部電源中で一つの電源だけ選択される。選択された一つの電源を第１電源とすれば、図４の実施例のように、第１電源は第１信号配線面２１７を通じてのみ連結される。そして、第２信号配線面２１８では第１電源を除いた残りの外部電源が皆配線されて供給される。第１電源は正電圧を有する電源(VDD)でもよく、グラウンド(GND)でもよい。
【００３０】
したがって、電源供給のための配線を行うにおいて、インダクタンス及び信頼度において一番問題になる一つの外部電源を選択し、該当外部電源を残りの外部電源と分離して供給することによって、電源供給の信頼性を向上させられる。
第１電源が正電圧を有する電源(VDD)であれば、BGAパッケージ半導体装置の半導体チップがP型基板を有するトリプルウェル構造またはツインウェル構造を含む時、Nウェルに印加される。
第１電源がグラウンド(GND)であれば、BGAパッケージ半導体装置の半導体チップがP型基板を有するトリプルウェル構造またはツインウェル構造を含む時、P型基板またはポケットPウェルに印加される。
【００３１】
前記実施例のBGAパッケージ半導体装置はパッケージのサイズを縮少するために、チップサイズのパッケージ(CSP)で製作されることが望ましい。チップサイズのパッケージとは、パッケージのサイズが半導体チップのサイズとほとんど同一であるか、最大２０%を超過しない半導体パッケージをいう。
【００３２】
本発明は図面に示した実施例を参考して説明したが、これは例示的なことに過ぎなく、本技術分野の通常の知識を有する者であればこれより多様な変形及び均等な他の実施例が可能である点を理解するはずである。したがって、本発明の真の技術的保護範囲は添付した特許請求の範囲の技術的思想により決まらなければならない。
【００３３】
【発明の効果】
本発明のボールグリッドアレイパッケージ半導体装置によって、半導体装置のパッケージ上の電源配線で発生するインダクタンスを大きく縮少できる。また、電源配線が容易である。したがって、半導体装置の電源特性及び信頼性が大きく向上する。
【図面の簡単な説明】
【図１】従来の技術に係るボールグリッドアレイパッケージ半導体装置を概略的に示す図面（平面図）。
【図２】従来の技術に係るボールグリッドアレイパッケージ半導体装置を概略的に示す図面（断面図）
【図３】従来の技術に係るボールグリッドアレイパッケージ半導体装置の基板の一面を具体的に示すパターン図。
【図４】本発明の一実施例に係るボールグリッドアレイパッケージ半導体装置を概略的に示す図面（平面図）。
【図５】本発明の一実施例に係るボールグリッドアレイパッケージ半導体装置を概略的に示す図面（断面図）。
【図６】図４のBGAパッケージ半導体装置で、第１及び第２信号配線面よりなされた信号配線面を示す図面。
【図７】本発明の一実施例に係るボールグリッドアレイパッケージ半導体装置の基板の一面を具体的に示すパターン図。
【図８】本発明の他の一実施例に係るボールグリッドアレイパッケージ半導体装置を概略的に示す図面（平面図）。
【図９】 P型基板を有するツインウェル構造の一例を示す図面（断面図）。
【図１０】 P型基板を有するトリプルウェル構造の一例を示す図面（断面図）。
【符号の説明】
２１０ 基板
２１２ スロット
２１４ 信号配線パターン
２１６ ボール装着部
２１７、２１８ 第１及び第２信号配線面
２２０ 半導体チップ
２２２ パッド
２３０ 接着手段
２５０ ボール
２６２ 第１電源面
２６４ 第２電源面

Claims (9)

  1. 第１電源及び第２電源を含み、少なくとも二つの外部電源を供給されるボールグリッドアレイパッケージ半導体装置において、
    中央部にパッドを有する半導体チップと、
    中央部に所定サイズのスロットがあり、一面に信号配線パターン及び多数のボール装着部が形成される信号配線面を備え、他の一面に前記半導体チップがマウントされる基板と、
    前記半導体チップを前記基板上に固定するために前記半導体チップと前記基板との間に挿入される接着手段と、
    前記多数のボール装着部に各々装着されて外部回路に連結される多数のボールと、を具備し、
    前記信号配線面は第１及び第２信号配線面を含む少なくとも二つの信号配線面に区分され、
    前記第１電源のための配線は前記第１信号配線面にのみ形成され、前記第２電源のための配線は前記第２信号配線面にのみ形成され、
    前記第１電源は正電圧であり、
    前記第２電源はグラウンドであり、
    前記半導体チップはＰ型基板を有するトリプルウェル構造を含み、
    前記第１電源は前記半導体チップのＮウェルに印加され、
    前記第２電源は前記半導体チップのＰ型基板及びポケットＰウェルに印加される、ことを特徴とするボールグリッドアレイパッケージ半導体装置。
  2. 前記第１電源のための配線は前記第１信号配線面で互いに結合されて、電気的に単一ノードを構成する一面を形成し、
    前記第２電源のための配線は前記第２信号配線面で互いに結合されて、電気的に単一ノードを構成する他の一面を形成することを特徴とする請求項１に記載のボールグリッドアレイパッケージ半導体装置。
  3. 前記ボールグリッドアレイパッケージ半導体装置は、チップサイズのパッケージ半導体装置であることを特徴とする請求項１に記載のボールグリッドアレイパッケージ半導体装置。
  4. 少なくとも二つの外部電源を供給されるボールグリッドアレイパッケージ半導体装置において、
    中央部にパッドを有する半導体チップと、
    中央部に所定大きさのスロットがあり、一面に信号配線パターン及び多数のボール装着部が形成される信号配線面を備え、他の一面に前記半導体チップがマウントされる基板と、
    前記半導体チップを前記基板上に固定するために前記半導体チップと前記基板との間に挿入される接着手段と、
    前記多数のボール装着部に各々装着されて外部回路に連結される多数のボールと、を具備し、
    前記信号配線面は少なくとも二つの信号配線面に区分され、
    前記外部電源中で選択された少なくともいずれか一つの外部電源のための配線は対応する信号配線面にのみ形成され、
    前記二つの外部電源のうちの第１電源は正電圧であり、
    前記二つの外部電源のうちの第２電源はグラウンドであり、
    前記半導体チップはＰ型基板を有するトリプルウェル構造を含み、
    前記第１電源は前記半導体チップのＮウェルに印加され、
    前記第２電源は前記半導体チップのＰ型基板及びポケットＰウェルに印加される、ことを特徴とするボールグリッドアレイパッケージ半導体装置。
  5. 前記外部電源中で選択された少なくともいずれか一つの外部電源のための配線は前記対応する信号配線面で互いに結合されて、電気的に単一ノードを構成するそれぞれの面を形成することを特徴とする請求項４に記載のボールグリッドアレイパッケージ半導体装置。
  6. 前記ボールグリッドアレイパッケージ半導体装置は、
    チップサイズのパッケージ半導体装置であることを特徴とする請求項４に記載のボールグリッドアレイパッケージ半導体装置。
  7. 多数の電源ボールと多数のグラウンドボールとを含んで多数のボールを有するボールグリッドアレイパッケージ半導体装置において、
    多数の電源パッド及び多数のグラウンドパッドを含んで多数のパッドを有する半導体チップと、
    単一層基板と、を具備し、
    前記単一層基板の一面には、
    中央部に位置する所定サイズのスロットと、
    前記スロットの一面上に位置する多数の電源ボール装着部を有し、前記電源ボールと前記電源パッドとにより共有される電源面と、
    前記スロットの他面上に位置する多数のグラウンドボール装着部を有し、前記グラウンドボールと前記グラウンドパッドとにより共有されるグラウンド面と、
    信号ボール装着部と、が備わり、
    前記単一層基板の他の一面には、
    前記パッドが前記電源ボール装着部、前記グラウンドボール装着部及び前記信号ボール装着部と電気的に連結されるように前記半導体チップがマウントされ、
    前記半導体チップの位相同期ループまたは遅延同期ループのための前記電源ボール装着部及び前記グラウンドボール装着部は、前記電源面及び前記グラウンド面から各々分離される、ことを特徴とするボールグリッドアレイパッケージ半導体装置。
  8. 前記電源面の境界は、前記電源面に位置する信号ボール装着部及びその信号ボール装着部の配線ラインを包むことを特徴とする請求項７に記載のボールグリッドアレイパッケージ半導体装置。
  9. 前記グラウンド面の境界は、前記グラウンド面に位置する信号ボール装着部及びその信号ボール装着部の配線ラインを包むことを特徴とする請求項７に記載のボールグリッドアレイパッケージ半導体装置。
JP2001154475A 2000-06-09 2001-05-23 電源配線を統合したボールグリッドアレイパッケージ半導体装置 Expired - Fee Related JP4472891B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P-31666 2000-06-09
KR10-2000-0031666A KR100408391B1 (ko) 2000-06-09 2000-06-09 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치

Publications (2)

Publication Number Publication Date
JP2002009198A JP2002009198A (ja) 2002-01-11
JP4472891B2 true JP4472891B2 (ja) 2010-06-02

Family

ID=19671510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154475A Expired - Fee Related JP4472891B2 (ja) 2000-06-09 2001-05-23 電源配線を統合したボールグリッドアレイパッケージ半導体装置

Country Status (6)

Country Link
US (1) US7002242B2 (ja)
JP (1) JP4472891B2 (ja)
KR (1) KR100408391B1 (ja)
DE (1) DE10121896B4 (ja)
GB (1) GB2368718B (ja)
TW (1) TW486792B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754201B2 (ja) * 2004-10-13 2011-08-24 エルピーダメモリ株式会社 半導体装置
JP4353328B2 (ja) * 2005-09-28 2009-10-28 エルピーダメモリ株式会社 半導体パッケージの製造方法及び半導体パッケージ
KR100870973B1 (ko) * 2007-09-03 2008-12-01 한국과학기술원 패드가 구비된 반도체 패키지
KR101397580B1 (ko) * 2007-12-21 2014-05-21 재단법인 포항산업과학연구원 인쇄 회로 기판 및 이에 사용되는 배선연결용 지그
US8299722B2 (en) 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5331200A (en) 1992-09-30 1994-07-19 Texas Instruments Incorporated Lead-on-chip inner lead bonding lead frame method and apparatus
KR100248792B1 (ko) 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
JP3535687B2 (ja) 1997-03-07 2004-06-07 株式会社日立製作所 半導体装置
JPH10284678A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
KR19990019746A (ko) * 1997-08-29 1999-03-15 김영환 반도체 소자 패키지 구조
US6049129A (en) 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JP2000100814A (ja) 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like

Also Published As

Publication number Publication date
GB2368718A (en) 2002-05-08
DE10121896A1 (de) 2002-02-07
US7002242B2 (en) 2006-02-21
JP2002009198A (ja) 2002-01-11
US20010050433A1 (en) 2001-12-13
KR100408391B1 (ko) 2003-12-06
TW486792B (en) 2002-05-11
GB0110895D0 (en) 2001-06-27
GB2368718B (en) 2002-11-06
KR20010110930A (ko) 2001-12-15
DE10121896B4 (de) 2007-08-09

Similar Documents

Publication Publication Date Title
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
JP3315617B2 (ja) バッファ回路用のサポート・チップを備えた半導体パッケージ
US6291881B1 (en) Dual silicon chip package
US9123554B2 (en) Semiconductor device
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
TW200409333A (en) A semiconductor device
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US6657870B1 (en) Die power distribution system
JP4472891B2 (ja) 電源配線を統合したボールグリッドアレイパッケージ半導体装置
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
JP5525530B2 (ja) ビアを介して電力供給及び接地されるパッケージ
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
JP2005150248A (ja) 半導体集積回路装置
US5172471A (en) Method of providing power to an integrated circuit
US20070069361A1 (en) Chip package and substrate thereof
US20080136011A1 (en) Semiconductor device
US8362614B2 (en) Fine pitch grid array type semiconductor device
JPS6020524A (ja) 半導体集積回路装置
WO1999013509A1 (en) Semiconductor device
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
US8749011B2 (en) System and method for reducing voltage drops in integrated circuits
JPS60154644A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2003124331A (ja) 半導体集積回路装置
US8669593B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees