JPS629654A - 集積回路装置実装パツケ−ジ - Google Patents
集積回路装置実装パツケ−ジInfo
- Publication number
- JPS629654A JPS629654A JP60148640A JP14864085A JPS629654A JP S629654 A JPS629654 A JP S629654A JP 60148640 A JP60148640 A JP 60148640A JP 14864085 A JP14864085 A JP 14864085A JP S629654 A JPS629654 A JP S629654A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- integrated circuit
- circuit device
- lead
- mounting package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は集積回路装置実装パッケージに関し、特にその
リードフレームの構造に関する。
リードフレームの構造に関する。
従来のこの種の集積回路装置実装パッケージの概要構造
は第２図、第３図に示すようになっていた。
は第２図、第３図に示すようになっていた。
第２図は従来の集積回路装置実装パッケージの゛第１の
例を示す平面図で、集積回路装置２８をとう載するアイ
ランド領域２０と、集積回路装置２８に電源を供給する
ためのリードフレーム２１と、集積回路装置２８に接地
電位を供給するためのリードフレーム２２と、電源電圧
を供給するためにチップ上に形成された電源パッド２３
と、同様に接地電位を供給するための接地パッド２４と
、リードフレーム２１と電源パッド２３を電気的に接続
するボンディングワイヤー２５と、リードフレーム２２
と接地パッド２４を電気的に接続するボンディングワイ
ヤー２６と、アイランド領域２０を電源電位にするため
にリードフレーム２１とアイランド領域２０とのコンタ
クト穴２７とを備える。従って電源を供給するためのリ
ードフレーム２１はＡ領域、接地電位を供給するための
リードフレーム２２はＢ領域に設けられ、アイランド領
域２０は電源電位にしである。なお、第２図ではアイラ
ンド領域は電源電位であるが、接地電位あるいはいずれ
とも接続されていない場合もある。
例を示す平面図で、集積回路装置２８をとう載するアイ
ランド領域２０と、集積回路装置２８に電源を供給する
ためのリードフレーム２１と、集積回路装置２８に接地
電位を供給するためのリードフレーム２２と、電源電圧
を供給するためにチップ上に形成された電源パッド２３
と、同様に接地電位を供給するための接地パッド２４と
、リードフレーム２１と電源パッド２３を電気的に接続
するボンディングワイヤー２５と、リードフレーム２２
と接地パッド２４を電気的に接続するボンディングワイ
ヤー２６と、アイランド領域２０を電源電位にするため
にリードフレーム２１とアイランド領域２０とのコンタ
クト穴２７とを備える。従って電源を供給するためのリ
ードフレーム２１はＡ領域、接地電位を供給するための
リードフレーム２２はＢ領域に設けられ、アイランド領
域２０は電源電位にしである。なお、第２図ではアイラ
ンド領域は電源電位であるが、接地電位あるいはいずれ
とも接続されていない場合もある。
ところが集積回路装置を小さくする方法として特願昭５
７−２１１６１９明細書に紹介されているように、集積
回路装置における入力または出力信号を供給するための
複数個のバッドを集積回路装置の両端部に対向して設け
ることが知られている。
７−２１１６１９明細書に紹介されているように、集積
回路装置における入力または出力信号を供給するための
複数個のバッドを集積回路装置の両端部に対向して設け
ることが知られている。
第３図は従来の集積回路装置実装パッケージの第２の例
を示す平面図で、集積回路装置３９をとう蔵するアイラ
ンド領域３０と、集積回路装置３９への電源電圧供給用
のリードフレーム３１ａ。
を示す平面図で、集積回路装置３９をとう蔵するアイラ
ンド領域３０と、集積回路装置３９への電源電圧供給用
のリードフレーム３１ａ。
３１ｂと、接地電位供給用のリードフレーム３２ａ、３
２ｂと、集積回路装置３９に電源を供給するための電源
バッド３３ａ、３３ｂと、集積回路装置３９に接地電位
を供給するための接地パッド３４ａ、３４ｂと、電源パ
ッド３３ａ、３３ｂとリードフレーム３１ａ、３１ｂを
接続するためのボンディングワイヤー３５．３７と、接
地パッド３４ａ、３４ｂとリードフレーム３２ａ、３２
ｂを接続するためのボンディングワイヤー３６．３８と
を備えている。
２ｂと、集積回路装置３９に電源を供給するための電源
バッド３３ａ、３３ｂと、集積回路装置３９に接地電位
を供給するための接地パッド３４ａ、３４ｂと、電源パ
ッド３３ａ、３３ｂとリードフレーム３１ａ、３１ｂを
接続するためのボンディングワイヤー３５．３７と、接
地パッド３４ａ、３４ｂとリードフレーム３２ａ、３２
ｂを接続するためのボンディングワイヤー３６．３８と
を備えている。
上述した第１の従来例は電源電圧供給用リードフレーム
と接地電位供給用リードフレームがそれぞれ単数なので
、集積回路装置の小形化には適さない欠点があり、また
第２の従来例は第１の従来例の電源電圧供給用、接地電
圧供給用リードフレームの複数化に当なりそれぞれ１個
追加しているので、パッケージ外部のリードビン数の増
加につながり実装密度の低下を生じさせる欠点がある。
と接地電位供給用リードフレームがそれぞれ単数なので
、集積回路装置の小形化には適さない欠点があり、また
第２の従来例は第１の従来例の電源電圧供給用、接地電
圧供給用リードフレームの複数化に当なりそれぞれ１個
追加しているので、パッケージ外部のリードビン数の増
加につながり実装密度の低下を生じさせる欠点がある。
本発明の集積回路装置実装パッケージは、集積回路装置
をとう載するアイランド領域と該集積回路装置に入力ま
たは出力信号を供給するリードフレームを有する集積回
路装置実装パッケージにおいて、前記アイランド領域を
複数に離間し少なくとも一部は信号配線とし該アイラン
ド領域の両端部方向にあるリードフレームと接続するこ
とにより同一の入力または出力信号を供給する前記リー
ドフレームを複数設けるようにしている。また、前記同
一の入力または出力信号は電源電位および接地電位のい
ずれかである。
をとう載するアイランド領域と該集積回路装置に入力ま
たは出力信号を供給するリードフレームを有する集積回
路装置実装パッケージにおいて、前記アイランド領域を
複数に離間し少なくとも一部は信号配線とし該アイラン
ド領域の両端部方向にあるリードフレームと接続するこ
とにより同一の入力または出力信号を供給する前記リー
ドフレームを複数設けるようにしている。また、前記同
一の入力または出力信号は電源電位および接地電位のい
ずれかである。
次に、本発明について第１図を参照して説明する。
第１図は本発明の集積回路装置実装パッケージの一実施
例を示す平面図である。同図において、集積回路装置実
装パッケージは離間されたアイランド領域１．２と、電
源電圧供給用のリードフレーム３ａ、３ｂと、接地電位
供給用のリードフレーム４ａ、４ｂと、集積回路装置１
３に電源を供給するための電源パッド７ａ、７ｂと、集
積回路装置１３に接地電位を供給するための接地パッド
８ａ、８ｂと、リードフレーム３ａ、３ｂと、電源バッ
ド７ａ、７ｂをそれぞれ電気的に接続するためのボンデ
ィングワイヤー５ａ、５ｂと、リードフレーム４ａ、４
ｂと接地パッド８ａ、８ｂをそれぞれ電気的に接続する
ためのボンディングワイヤー６ａ、６ｂとを備え、リー
ドフレーム３ａ。
例を示す平面図である。同図において、集積回路装置実
装パッケージは離間されたアイランド領域１．２と、電
源電圧供給用のリードフレーム３ａ、３ｂと、接地電位
供給用のリードフレーム４ａ、４ｂと、集積回路装置１
３に電源を供給するための電源パッド７ａ、７ｂと、集
積回路装置１３に接地電位を供給するための接地パッド
８ａ、８ｂと、リードフレーム３ａ、３ｂと、電源バッ
ド７ａ、７ｂをそれぞれ電気的に接続するためのボンデ
ィングワイヤー５ａ、５ｂと、リードフレーム４ａ、４
ｂと接地パッド８ａ、８ｂをそれぞれ電気的に接続する
ためのボンディングワイヤー６ａ、６ｂとを備え、リー
ドフレーム３ａ。
３ｂにはそれとアイランド領域１を電気的に接続するた
めのコンタクト穴９．１１が、またリードフレーム４ａ
、４ｂにはそれとアインド領１ｉ４２を電気的に接続す
るためのコンタクト穴１０．１２がそれぞれ設けられて
いる。
めのコンタクト穴９．１１が、またリードフレーム４ａ
、４ｂにはそれとアインド領１ｉ４２を電気的に接続す
るためのコンタクト穴１０．１２がそれぞれ設けられて
いる。
本実施例では、アイランド領域１は一方はリードフレー
ム３ａとコンタクト穴９によって接続され、他方はリー
ドフレーム３ｂとコンタクト穴１１によって接続されて
いる。従って前記第２の従来例であれば、リードフレー
ムの追加が外部のり−ドピン数の増加につながるが、本
実施例によれば一方のリードフレームから電源電位また
は接地電位を供給できるので、他方のリードフレームは
外部のリードビンを必要とせず単にアイランド領域とリ
ードフレームとを電気的に接続するためのコンタクト穴
およびパッドとのボンディングワイヤーを接続する領域
があればよい。
ム３ａとコンタクト穴９によって接続され、他方はリー
ドフレーム３ｂとコンタクト穴１１によって接続されて
いる。従って前記第２の従来例であれば、リードフレー
ムの追加が外部のり−ドピン数の増加につながるが、本
実施例によれば一方のリードフレームから電源電位また
は接地電位を供給できるので、他方のリードフレームは
外部のリードビンを必要とせず単にアイランド領域とリ
ードフレームとを電気的に接続するためのコンタクト穴
およびパッドとのボンディングワイヤーを接続する領域
があればよい。
なお、本実施例では、電源電位の他に接地電位について
もアイランド領域２の両端でリードフレーム４ａ、４ｂ
と接続しているが、このように複数設けてもよい。また
、本実施例は電源電位および接地電位の場合を示してい
るが、この他の信号の入出力に本発明を適用してもよい
ことはいうまでもない。
もアイランド領域２の両端でリードフレーム４ａ、４ｂ
と接続しているが、このように複数設けてもよい。また
、本実施例は電源電位および接地電位の場合を示してい
るが、この他の信号の入出力に本発明を適用してもよい
ことはいうまでもない。
以上説明したように本発明は、アイランド領域を複数に
離間し少なくとも一部は電源電位および接地電位ならび
に他の信号線のいずれかにすることにより、外部リード
ビン数を増加させる必要がなくなるので、実装密度の低
下をおさえることができる効果がある。
離間し少なくとも一部は電源電位および接地電位ならび
に他の信号線のいずれかにすることにより、外部リード
ビン数を増加させる必要がなくなるので、実装密度の低
下をおさえることができる効果がある。
第１図は本発明の集積回路装置実装パッケージの一実施
例を示す平面図、第２図、第３図はそれぞれ従来の集積
回路装置実装パッケージの第１゜第２の例を示す平面図
である。 １．２，２０．３０・・・アイランド領域、３ａ。 ３ｂ、４ａ、４ｂ、２１，２２．３１ａ、３１ｂ。 ３２ａ、３２ｂ−リードフレーム、５ａ、５ｂ。 ６ａ、６ｂ、２５．２６．３５．〜３８・・−ボンディ
ングワイヤー、７ａ、７ｂ、２３．３３ａ、３３ ｂ−
・・電源パッド、８ａ、８ｂ、２４．３４ａ。 ３４ｂ・・・接地パッド、９．〜１２，２７・・・コン
タクト穴、１３，２８．３９・・・集積回路装置。 １−一□Ｎ 又 ゛ 第 ｌ 凶 ！ 第 ３ 囚
例を示す平面図、第２図、第３図はそれぞれ従来の集積
回路装置実装パッケージの第１゜第２の例を示す平面図
である。 １．２，２０．３０・・・アイランド領域、３ａ。 ３ｂ、４ａ、４ｂ、２１，２２．３１ａ、３１ｂ。 ３２ａ、３２ｂ−リードフレーム、５ａ、５ｂ。 ６ａ、６ｂ、２５．２６．３５．〜３８・・−ボンディ
ングワイヤー、７ａ、７ｂ、２３．３３ａ、３３ ｂ−
・・電源パッド、８ａ、８ｂ、２４．３４ａ。 ３４ｂ・・・接地パッド、９．〜１２，２７・・・コン
タクト穴、１３，２８．３９・・・集積回路装置。 １−一□Ｎ 又 ゛ 第 ｌ 凶 ！ 第 ３ 囚
Claims (2)
- （１）集積回路装置をとう載するアイランド領域と該集
積回路装置に入力または出力信号を供給するリードフレ
ームを有する集積回路装置実装パッケージにおいて、前
記アイランド領域を複数に離間し少なくとも一部は信号
配線とし該アイランド領域の両端部方向にあるリードフ
レームと接続することにより同一の入力または出力信号
を供給する前記リードフレームを複数設けるようにする
ことを特徴とする集積回路装置実装パッケージ。 - （２）特許請求の範囲第（１）項記載の集積回路装置実
装パッケージにおいて、同一の入力または出力信号は電
源電位および接地電位のいずれかであることを特徴とす
る集積回路装置実装パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148640A JPH0770666B2 (ja) | 1985-07-05 | 1985-07-05 | 集積回路装置実装パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148640A JPH0770666B2 (ja) | 1985-07-05 | 1985-07-05 | 集積回路装置実装パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629654A true JPS629654A (ja) | 1987-01-17 |
| JPH0770666B2 JPH0770666B2 (ja) | 1995-07-31 |
Family
ID=15457312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60148640A Expired - Lifetime JPH0770666B2 (ja) | 1985-07-05 | 1985-07-05 | 集積回路装置実装パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770666B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270456U (ja) * | 1988-11-17 | 1990-05-29 | ||
| JPH0494565A (ja) * | 1990-08-10 | 1992-03-26 | Toshiba Corp | 半導体装置 |
| JP2007215800A (ja) * | 2006-02-17 | 2007-08-30 | Shin Nikkei Co Ltd | 郵便箱取付構造 |
| JP2008255667A (ja) * | 2007-04-05 | 2008-10-23 | Sekisui Jushi Co Ltd | 車止め |
-
1985
- 1985-07-05 JP JP60148640A patent/JPH0770666B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270456U (ja) * | 1988-11-17 | 1990-05-29 | ||
| JPH0494565A (ja) * | 1990-08-10 | 1992-03-26 | Toshiba Corp | 半導体装置 |
| JP2007215800A (ja) * | 2006-02-17 | 2007-08-30 | Shin Nikkei Co Ltd | 郵便箱取付構造 |
| JP2008255667A (ja) * | 2007-04-05 | 2008-10-23 | Sekisui Jushi Co Ltd | 車止め |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770666B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US6667560B2 (en) | Board on chip ball grid array | |
| US4534105A (en) | Method for grounding a pellet support pad in an integrated circuit device | |
| US5455460A (en) | Semiconductor device having complimentary bonding pads | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US5442230A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
| US5569955A (en) | High density integrated circuit assembly combining leadframe leads with conductive traces | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JP2560805B2 (ja) | 半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH03166755A (ja) | 半導体集積回路用リードフレーム | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS60154644A (ja) | 半導体装置 | |
| JP2949951B2 (ja) | 半導体装置 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH1027863A (ja) | 半導体装置 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH04107846A (ja) | 半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH02192155A (ja) | 半導体装置 |