[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002009198A - 電源配線を統合したボールグリッドアレイパッケージ半導体装置 - Google Patents

電源配線を統合したボールグリッドアレイパッケージ半導体装置

Info

Publication number
JP2002009198A
JP2002009198A JP2001154475A JP2001154475A JP2002009198A JP 2002009198 A JP2002009198 A JP 2002009198A JP 2001154475 A JP2001154475 A JP 2001154475A JP 2001154475 A JP2001154475 A JP 2001154475A JP 2002009198 A JP2002009198 A JP 2002009198A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
grid array
ball
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001154475A
Other languages
English (en)
Other versions
JP4472891B2 (ja
Inventor
Ki-Whan Song
基 煥 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002009198A publication Critical patent/JP2002009198A/ja
Application granted granted Critical
Publication of JP4472891B2 publication Critical patent/JP4472891B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電源配線を統合したボールグリッドアレイパ
ッケージ半導体装置を提供すること。 【解決手段】 半導体チップ、基板、接着手段及び多数
のボールを具備する。半導体チップは中央部にパッドを
有する。基板は中央部に所定サイズのスロットがあり、
一面に信号配線パターン及び多数のボール装着部が形成
される信号配線面を備え、他の一面に半導体チップがマ
ウントされる。接着手段は半導体チップを基板上に固定
するための手段であって、半導体チップと基板との間に
挿入される。多数のボールはボール装着部に各々装着さ
れて外部回路に連結される。信号配線面は第１及び第２
信号配線面を含む少なくとも二つの信号配線面に区分さ
れる。そして前記第１電源のための配線は第１信号配線
面にのみ形成され、互いに結合されて電気的に単一ノー
ドを構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に外部とのインターフェースのためにボール状の接触
部を有するボールグリッドアレイ(BGA、Ball Grid Arra
y)パッケージ半導体装置に関する。
【０００２】
【従来の技術】電子機器が段々小型軽薄化されるにつれ
て、電子機器を構成する半導体装置のサイズも段々小型
軽薄化される勢いである。したがって半導体パッケージ
の発展方向も既存のDIP(Dual In line Package)、SOJ(S
mall Outline with J-lead)、QFP(Quad Flat Package)
形からBGA、CSP(Chip Scale Package)に変化している。
このように進歩したBGA、CSPパッケージではなるべく半
導体パッケージのサイズを小型化させるために、既存に
使用したリードの代わりにボールを使用してパッケージ
のサイズをチップ程度のサイズまで縮少するために研究
開発を続けている。
【０００３】特に、リードの代りにボールを使用するBG
AパッケージはラムバスDRAMなど使用範囲が急速に広が
っている。BGAパッケージは基板上に形成された所定の
信号回路パターンを通じて半導体のパッドとボールとの
間を連結する。信号回路パターンは既存のSOJパッケー
ジで使われるボンディングワイヤとは違って、多数の信
号線あるいは電源線が結合できる長所がある。
【０００４】従来のBGAパッケージ形のCSP半導体装置の
一種が韓国登録特許番号第１０-０２４８７９２及び米
国特許番号第５,９２０,１１８に開示されている。図１
は、前記の特許に記述されているBGAパッケージ半導体
装置を概略的に示す図面であって、図１は平面図であ
り、図２は断面図である。これを参照すれば、従来の技
術に係るボールグリッドアレイパッケージ半導体装置
は、単一層基板１１０、中心にパッド１２２を有する半
導体チップ１２０、半導体チップと基板との間の接着手
段１４０、及び外部回路との連結のためのボール１５０
を具備する。基板１１０の一面にはボール１５０が装着
されるボール装着部１１６があり、ボール装着部１１６
は所定の信号回路パターン１１４及びワイヤ１３０によ
り半導体チップ１２０のパッド１２２に連結される。と
ころで、２つ以上の外部電源を供給される既存のBGAパ
ッケージ半導体装置では、外部電源の連結時に最小２つ
以上の電源を分離して連結するので、同一電源線間の結
合に限界がある。したがって、図１で示したように、そ
れぞれの分離された電源線が発生する。分離された電源
線は幅が狭いので電源線のインダクタンスが増加する。
【０００５】従来の技術の問題点をさらに詳細に説明す
るために図３を参照する。図３は、従来の技術に係るボ
ールグリッドアレイパッケージ半導体装置の基板１１０
の一面を具体的に示すパターン図である。これを参照す
れば、多数のパッド１２２が基板１１０の中に一列に整
列されており、パッド１２２は太さの多様な配線を通じ
てボール装着部(図２で円で表示された部分)に電気的に
連結される。ボール装着部中でVDDで表示されたボール
装着部は電源ボール装着部であり、VSSで表示されたボ
ール装着部はグラウンドボール装着部であり、その他の
ボール装着部は信号ボール装着部である。ところで、電
源ボール装着部、グラウンドボール装着部及び信号ボー
ル装着部がスロットを中心として両側に皆混在している
ので、他の配線と間違って連結されないように電源ボー
ル装着部(VDD)及びグラウンドボール装着部(VSS)を各々
統合するのに限界がある。これは特に、単一層基板上に
多くの他種のボール装着部-電源ボール装着部(VDD)、グ
ラウンドボール装着部(VSS)及び信号ボール装着部-とそ
れらの配線が存在せねばならないからである。
【０００６】図３を参照すれば、電源ボール装着部に連
結される電源ラインとグラウンドボール装着部に連結さ
れるグラウンドラインとが二つの信号ボール装着部間を
通過するように配線される場合が存在する。参照番号１
７０で表示された部分がその例である。この場合には配
線ラインが細くならざるをえない。したがって、電源線
のインダクタンスが増加し、信頼性問題が生じてくる。
また他の問題点は、電源ボール装着部及びグラウンドボ
ール装着部をパッドと連結する配線中で孤立された配線
が存在するということである。参照番号１７２で表示さ
れた部分がその例である。このように、同じ他のボール
装着部と連結されずに、一つのボール装着部からパッド
に連結される孤立された電源配線によりスイッチング雑
音が大きくなる。前述したように従来の技術によってBG
Aパッケージ半導体装置の単一層基板上に配線する場合
に、スイッチング雑音が大きくなり、供給される電源の
信頼性に問題が生じることがある。供給される電源が安
定化されなければ、半導体装置の誤動作が誘発されるこ
とがある。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、パッケージ上で相異なる電源の配線
を分離させ、同一電源線は最大限結合させることによっ
て、インダクタンスを縮少して安定した電源を供給する
ボールグリッドアレイパッケージ半導体装置を提供する
ことである。本発明が解決しようとする他の技術的課題
は、多数の電源ボールとグラウンドボールとを有するボ
ールグリッドアレイパッケージ半導体装置で、統合され
た電源ボール装着部と統合されたグラウンドボール装着
部とを有する単一層基板のボールグリッドアレイパッケ
ージ半導体装置を提供することである。
【０００８】
【課題を解決するための手段】前記技術的課題を解決す
るための本発明の一面は、第１電源及び第２電源を含
み、少なくとも二つの外部電源を供給されるボールグリ
ッドアレイパッケージ半導体装置に関する。本発明の望
ましい実施例に係るボールグリッドアレイパッケージ半
導体装置は、中央部にパッドを有する半導体チップと、
中央部に所定サイズのスロットがあり、一面に信号配線
パターン及び多数のボール装着部が形成される信号配線
面を備え、他の一面に前記半導体チップがマウントされ
る基板と、前記半導体チップを前記基板上に固定するた
めに前記半導体チップと前記基板との間に挿入される接
着手段と、前記多数のボール装着部に各々装着されて外
部回路に連結される多数のボールとを具備する。前記信
号配線面は第１及び第２信号配線面を含んだ少なくとも
二つの信号配線面に区分される。そして前記第１電源の
ための配線は前記第１信号配線面にのみ形成され、前記
第２電源のための配線は前記第２信号配線面にのみ形成
される。
【０００９】望ましくは、前記第１電源のための配線は
前記第１信号配線面で互いに結合されて、電気的に単一
ノードを構成する一面を形成する。そして前記第２電源
のための配線は前記第２信号配線面で互いに結合され
て、電気的に単一ノードを構成する他の一面を形成す
る。
【００１０】前記技術的課題を解決するための本発明の
他の一面は、少なくとも二つの外部電源を供給されるボ
ールグリッドアレイパッケージ半導体装置に関する。本
発明の望ましい実施例に係るボールグリッドアレイパッ
ケージ半導体装置は、中央部にパッドを有する半導体チ
ップと、中央部に所定大きさのスロットがあり、一面に
信号配線パターン及び多数のボール装着部が形成される
信号配線面を備え、他の一面に前記半導体チップがマウ
ントされる基板と、前記半導体チップを前記基板上に固
定するために前記半導体チップと前記基板との間に挿入
される接着手段と、前記多数のボール装着部に各々装着
されて外部回路に連結される多数のボールとを具備す
る。前記信号配線面は複数の信号配線面に区分される。
そして前記外部電源中で選択された少なくともいずれか
一つの外部電源のための配線は対応する信号配線面にの
み形成される。
【００１１】望ましくは、前記外部電源中で選択された
少なくともいずれか一つの外部電源のための配線は前記
対応する信号配線面で互いに結合されて、電気的に単一
ノードを構成するそれぞれの面を形成する。
【００１２】前記他の技術的課題を解決するための本発
明は、多数の電源ボールと多数のグラウンドボールとを
含んで多数のボールを有するボールグリッドアレイパッ
ケージ半導体装置に関する。本発明のボールグリッドア
レイパッケージ半導体装置は、多数の電源パッド及び多
数のグラウンドパッドを含んで多数のパッドを有する半
導体チップと、単一層基板とを具備する。前記単一層基
板の一面には、中央部に位置する所定サイズのスロット
と、前記スロットの一面上に位置する多数の電源ボール
装着部を有し、前記電源ボールと前記電源パッドとによ
り共有される電源面と、前記スロットの他面上に位置す
る多数のグラウンドボール装着部を有し、前記グラウン
ドボールと前記グラウンドパッドにより共有されるグラ
ウンド面と、信号ボール装着部とが備わり、前記単一層
基板の他の一面には、前記パッドが前記電源ボール装着
部、前記グラウンドボール装着部及び前記信号ボール装
着部と電気的に連結されるように前記半導体チップがマ
ウントされることを特徴とする。
【００１３】本発明のボールグリッドアレイパッケージ
半導体装置によって、半導体装置のパッケージ上の電源
配線で発生するインダクタンスを大きく縮少できる。し
たがって、半導体装置の電源特性及び信頼性が向上す
る。本発明と本発明の動作上の利点及び本発明の実施に
よって達成される目的を十分に理解するためには本発明
の望ましい実施例を例示する添付図面及び添付図面に記
載された内容を参照せねばならない。
【００１４】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を説明することによって、本発明
を詳細に説明する。本明細書では、説明の便宜上、各図
面を通じて同じ役割を行う信号と構成要素は同じ参照符
号及び参照番号で示す。図４及び図５は、本発明の一実
施例に係るBGAパッケージ半導体装置を概略的に示す図
面であって、図４は平面図であり、図５は断面図であ
る。これを参照すれば、望ましい実施例に係るBGAパッ
ケージ半導体装置は半導体チップ２２０、基板２１０、
接着手段２３０及び多数のボール２５０を具備する。そ
して、本実施例のBGAパッケージ半導体装置は相異なる
電圧を有する二つ以上の外部電源を供給される。
【００１５】半導体チップ２２０は中央部にパッド２２
２を有する。半導体チップ２２０はパッド２２２を通じ
て半導体チップ２２０の外部とインターフェースする。
基板２１０は半導体チップ２２０を支持する役割をす
る。すなわち、基板２１０上に半導体チップ２２０がマ
ウントされる。したがって、半導体チップ２２０を基板
２１０に固定させるための接着手段２３０が基板２１０
と半導体チップ２２０との間に入る。そして、基板２１
０は所定の信号配線パターン２１４及びボール２５０を
通じて半導体チップ２２０を半導体装置の外部と連結さ
せる役割をする。このために、接着手段２３０と接触し
ない基板２１０の他面には信号配線面が形成される。す
なわち、基板２１０の上面には半導体チップ２２０がマ
ウントされ、基板２１０の下面には信号配線面が形成さ
れる。信号配線面には多数のボール装着部２１６及び信
号配線パターン２１４が形成される。ボール装着部２１
６にはボール２５０が各々装着されて外部回路と連結さ
れる。
【００１６】基板２１０は中央部に所定サイズのスロッ
ト２１２を有する。スロット２１２は所定サイズのあけ
られた空間である。スロット２１２を通じて信号配線パ
ターン２１４が半導体チップ２２０のパッド２２２と連
結される。
【００１７】究極的に、半導体チップ２２０はパッド２
２２、信号配線パターン２１４及びボール２５０を通じ
て外部とインターフェースする。信号配線面は２つ以上
の信号配線面に区分される。基板２１０の中央に直列の
スロット２１２があるので、スロット２１２を中心とし
て両側に信号配線面を区分することが望ましい。本実施
例では２つの信号配線面を有することとする。そして、
説明の便宜上それぞれの信号配線面を第１及び第２信号
配線面２１７、２１８と指称する。
【００１８】図６は図４のBGAパッケージ半導体装置
で、第１及び第２信号配線面２１７、２１８に区分され
た基板２１０の信号配線面を示す図面である。外部電源
中で選択された一つの電源(以下第１電源という)は第１
信号配線面２１７を通じてのみ連結される。すなわち、
第１電源は第１信号配線面２１７に形成される信号配線
パターンを通じてのみ供給される。したがって、第１電
源のための配線が第１信号配線面２１７で容易に結合で
きる。したがって、図４で示したように、第１電源の配
線が結合されて第１電源面２６２を形成する。第１電源
面２６２は電気的に単一ノードを構成する。外部電源中
で選択された他の一つの電源(以下第２電源という)は第
２信号配線面２１８に形成される信号配線パターンを通
じてのみ供給される。したがって、第２電源のための配
線は第２信号配線面２１８で容易に結合できる。従っ
て、第２電源の配線が結合されて第２電源面２６４を形
成する。第２電源面２６４は電気的に単一ノードを構成
する。
【００１９】したがって、スロット２１２を中心として
相異なる電圧を有する第１及び第２電源の供給は分離さ
れる。したがって、第１及び第２電源線を配線する場合
において、各々を分離せねばならない負担を大きく減ら
すことができる。そして、分離された第１及び第２電源
の配線が各々結合されることによって配線幅が広くなる
ので、インダクタンスが大きく減少する。結果的に、既
存の混在された電源配線により発生するインダクタンス
の増加及び電源特性の不良を改善できる。望ましくは、
第１電源は正電圧を有する電源(VDD)であり、第２電源
はグラウンド(GND)である。
【００２０】図４及び図５を再び参照すれば、図４は第
１及び第２信号配線面２１７、２１８に各々２列のボー
ル装着部２１６が配列された構造を示す。第１信号配線
面２１７で外側のボール装着部２１６に装着されるボー
ルは皆第１電源(VDD)に連結される。そして、第２信号
配線面２１８の外側のボール装着部２１６に装着される
ボールは皆グラウンド(GND)に連結される。残りのボー
ル装着部２１６に装着されるボールを通じては電源以外
の他の信号が入出力される。また第１及び第２電源(VD
D、GND)以外の他の電源が連結される場合もある。
【００２１】図７は、本発明の一実施例に係るボールグ
リッドアレイパッケージ半導体装置の基板の一面を具体
的に示すパターン図である。これを参照すれば、多数の
パッド３２２が単一層基板３１０の中で一列に整列され
ている。ボール装着部(円で表示された部分)中でVDDで
表示されたボール装着部は電源ボール装着部であり、VS
Sで表示されたボール装着部はグラウンドボール装着部
であり、その他のボール装着部は信号ボール装着部であ
る。電源ボール装着部は電源面３６２にのみ、グラウン
ドボール装着部はグラウンド面３６４にのみ形成され、
残りの信号ボール装着部はいずれの面にも形成させられ
る。信号ボール装着部は前記の電源(VDD)やグラウンド
(VSS)以外の他の電源に連結される場合もある。
【００２２】電源面３６２は、単一層基板３１０で多数
の電源ボール装着部を電気的に統合する面である。した
がって、電源パッドは特定の電源ボール装着部に連結さ
れるのではなく電源面３６２に連結され、信号パッドは
配線ラインを通じて信号ボール装着部に連結される。電
源面３６２の境界は電源面３６２に位置する信号ボール
装着部及びその信号ボール装着部の配線ラインを包む。
【００２３】グラウンド面３６４は、単一層基板３１０
で多数のグラウンドボール装着部を電気的に統合する面
である。したがって、グラウンドパッドは特定のグラウ
ンドボール装着部に連結されるのではなくグラウンド面
３６４に連結される。グラウンド面３６４の境界はグラ
ウンド面３６４に位置する信号ボール装着部及びその信
号ボール装着部の配線ラインを包む。
【００２４】したがって、本発明に係る半導体装置の基
板では電源ボール装着部に連結される電源ラインとグラ
ウンドボール装着部に連結されるグラウンドラインとが
二つの信号ボール装着部の間を通過するように配線され
る場合や、同じ他のボール装着部と連結されずに一つの
ボール装着部からパッドに連結される孤立された電源配
線は発生しない。したがって、電源線のインダクタンス
が減少し、電源供給の信頼性が向上する。
【００２５】もし、特定回路、例えば、遅延同期ループ
(DLL)や位相同期ループ(PLL)に安定した電源あるいはグ
ラウンドを供給するために、電源面及びグラウンド面３
６２、３６４から分離された電源あるいはグラウンドラ
インが必要な場合には、その分離された電源あるいはグ
ラウンドラインに連結される電源あるいはグラウンドボ
ール装着部は電源面及びグラウンド面３６２、３６４に
統合されない。分離された電源あるいはグラウンドボー
ル装着部及びそれらの配線は信号ボール装着部及びそれ
らの配線のように処理される。
【００２６】前述した本発明に係るBGAパッケージ半導
体装置の半導体チップがP型基板を有するトリプルウェ
ル構造またはツインウェル構造を含む時、前述した第１
電源(VDD)はNウェルに印加される。そして、第２電源(G
ND)はBGAパッケージ半導体装置の半導体チップがP型基
板を有するトリプルウェル構造またはツインウェル構造
を含む時、P型基板またはポケットPウェルに印加され
る。
【００２７】図９及び図１０は、各々P型基板を有する
ツインウェル構造とトリプルウェル構造との一例を示す
断面図である。図９のツインウェル構造はP型基板にn型
不純物を注入してNウェルを形成し、Nウェル領域にドレ
イン及びソースが形成される構造である。図１０のトリ
プルウェル構造はP型基板に四角形ドーナツ状のNウェル
が形成され、所定の深度にNウェル層が形成されること
によって、四角形ドーナツ状のNウェルと下方のNウェル
層とによりポケットPウェルが形成される構造である。
【００２８】本実施例では、外部から供給される２つ以
上の電源中で２つを選択してスロットを中心として分離
する。しかし、多様な変形ができる。すなわち、信号配
線面を複数の信号配線面に区分し、２つ以上の外部電源
中で少なくともいずれか一つの外部電源のための配線
は、対応する信号配線面にのみ形成される。対応する信
号配線面とは、外部電源以外の信号のための配線と選択
されたいずれか一つの外部電源のための配線のみが形成
される信号配線面をいう。選択された外部電源に各々対
応する信号配線面以外の残りの信号配線面には選択され
ていない残りの外部電源のための配線が混在できる。
【００２９】図８は、本発明の他の一実施例に係るBGA
パッケージ半導体装置を示す平面図である。本実施例で
は、外部電源中で一つだけを選択して、一側の信号配線
面に分離し、他の信号配線面には残りの外部電源が混在
する場合を示す。図８のBGAパッケージ半導体装置の構
成は図４のBGAパッケージ半導体装置の構成と同一であ
る。したがって、ここでは各構成要素についての説明は
省略する。図８の実施例では、外部電源中で一つの電源
だけ選択される。選択された一つの電源を第１電源とす
れば、図４の実施例のように、第１電源は第１信号配線
面２１７を通じてのみ連結される。そして、第２信号配
線面２１８では第１電源を除いた残りの外部電源が皆配
線されて供給される。第１電源は正電圧を有する電源(V
DD)でもよく、グラウンド(GND)でもよい。
【００３０】したがって、電源供給のための配線を行う
において、インダクタンス及び信頼度において一番問題
になる一つの外部電源を選択し、該当外部電源を残りの
外部電源と分離して供給することによって、電源供給の
信頼性を向上させられる。第１電源が正電圧を有する電
源(VDD)であれば、BGAパッケージ半導体装置の半導体チ
ップがP型基板を有するトリプルウェル構造またはツイ
ンウェル構造を含む時、Nウェルに印加される。第１電
源がグラウンド(GND)であれば、BGAパッケージ半導体装
置の半導体チップがP型基板を有するトリプルウェル構
造またはツインウェル構造を含む時、P型基板またはポ
ケットPウェルに印加される。
【００３１】前記実施例のBGAパッケージ半導体装置は
パッケージのサイズを縮少するために、チップサイズの
パッケージ(CSP)で製作されることが望ましい。チップ
サイズのパッケージとは、パッケージのサイズが半導体
チップのサイズとほとんど同一であるか、最大２０%を
超過しない半導体パッケージをいう。
【００３２】本発明は図面に示した実施例を参考して説
明したが、これは例示的なことに過ぎなく、本技術分野
の通常の知識を有する者であればこれより多様な変形及
び均等な他の実施例が可能である点を理解するはずであ
る。したがって、本発明の真の技術的保護範囲は添付し
た特許請求の範囲の技術的思想により決まらなければな
らない。
【００３３】
【発明の効果】本発明のボールグリッドアレイパッケー
ジ半導体装置によって、半導体装置のパッケージ上の電
源配線で発生するインダクタンスを大きく縮少できる。
また、電源配線が容易である。したがって、半導体装置
の電源特性及び信頼性が大きく向上する。
【図面の簡単な説明】
【図１】従来の技術に係るボールグリッドアレイパッケ
ージ半導体装置を概略的に示す図面（平面図）。
【図２】従来の技術に係るボールグリッドアレイパッケ
ージ半導体装置を概略的に示す図面（断面図）
【図３】従来の技術に係るボールグリッドアレイパッケ
ージ半導体装置の基板の一面を具体的に示すパターン
図。
【図４】本発明の一実施例に係るボールグリッドアレイ
パッケージ半導体装置を概略的に示す図面（平面図）。
【図５】本発明の一実施例に係るボールグリッドアレイ
パッケージ半導体装置を概略的に示す図面（断面図）。
【図６】図４のBGAパッケージ半導体装置で、第１及び
第２信号配線面よりなされた信号配線面を示す図面。
【図７】本発明の一実施例に係るボールグリッドアレイ
パッケージ半導体装置の基板の一面を具体的に示すパタ
ーン図。
【図８】本発明の他の一実施例に係るボールグリッドア
レイパッケージ半導体装置を概略的に示す図面（平面
図）。
【図９】P型基板を有するツインウェル構造の一例を示
す図面（断面図）。
【図１０】P型基板を有するトリプルウェル構造の一例
を示す図面（断面図）。
【符号の説明】
２１０ 基板 ２１２ スロット ２１４ 信号配線パターン ２１６ ボール装着部 ２１７、２１８ 第１及び第２信号配線面 ２２０ 半導体チップ ２２２ パッド ２３０ 接着手段 ２５０ ボール ２６２ 第１電源面 ２６４ 第２電源面

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第１電源及び第２電源を含み、少なくと
    も二つの外部電源を供給されるボールグリッドアレイパ
    ッケージ半導体装置において、 中央部にパッドを有する半導体チップと、 中央部に所定サイズのスロットがあり、一面に信号配線
    パターン及び多数のボール装着部が形成される信号配線
    面を備え、他の一面に前記半導体チップがマウントされ
    る基板と、 前記半導体チップを前記基板上に固定するために前記半
    導体チップと前記基板との間に挿入される接着手段と、 前記多数のボール装着部に各々装着されて外部回路に連
    結される多数のボールとを具備し、 前記信号配線面は第１及び第２信号配線面を含む少なく
    とも二つの信号配線面に区分され、 前記第１電源のための配線は前記第１信号配線面にのみ
    形成され、前記第２電源のための配線は前記第２信号配
    線面にのみ形成されることを特徴とするボールグリッド
    アレイパッケージ半導体装置。
  2. 【請求項２】 前記第１電源のための配線は前記第１信
    号配線面で互いに結合されて、電気的に単一ノードを構
    成する一面を形成し、 前記第２電源のための配線は前記第２信号配線面で互い
    に結合されて、電気的に単一ノードを構成する他の一面
    を形成することを特徴とする請求項１に記載のボールグ
    リッドアレイパッケージ半導体装置。
  3. 【請求項３】 前記ボールグリッドアレイパッケージ半
    導体装置は、 チップサイズのパッケージ半導体装置であることを特徴
    とする請求項１に記載のボールグリッドアレイパッケー
    ジ半導体装置。
  4. 【請求項４】 前記第１電源は正電圧であり、 前記第２電源はグラウンドであることを特徴とする請求
    項１に記載のボールグリッドアレイパッケージ半導体装
    置。
  5. 【請求項５】 前記半導体チップはP型基板を有するト
    リプルウェル構造を含み、 前記第１電源は前記半導体チップのNウェルに印加さ
    れ、 前記第２電源は前記半導体チップのP型基板及びポケッ
    トPウェルに印加されることを特徴とする請求項４に記
    載のボールグリッドアレイパッケージ半導体装置。
  6. 【請求項６】 前記半導体チップはP型基板を有するト
    リプルウェル構造を含み、 前記第１電源は前記半導体チップのNウェルに印加さ
    れ、 前記第２電源は前記半導体チップのP型基板及びポケッ
    トPウェル中のいずれか一つに印加されることを特徴と
    する請求項４に記載のボールグリッドアレイパッケージ
    半導体装置。
  7. 【請求項７】 前記半導体チップはツインウェル構造を
    含み、 前記第１電源は前記半導体チップのNウェルに印加さ
    れ、 前記第２電源は前記半導体チップのP型基板に印加され
    ることを特徴とする請求項４に記載のボールグリッドア
    レイパッケージ半導体装置。
  8. 【請求項８】 少なくとも二つの外部電源を供給される
    ボールグリッドアレイパッケージ半導体装置において、 中央部にパッドを有する半導体チップと、 中央部に所定大きさのスロットがあり、一面に信号配線
    パターン及び多数のボール装着部が形成される信号配線
    面を備え、他の一面に前記半導体チップがマウントされ
    る基板と、 前記半導体チップを前記基板上に固定するために前記半
    導体チップと前記基板との間に挿入される接着手段と、 前記多数のボール装着部に各々装着されて外部回路に連
    結される多数のボールとを具備し、 前記信号配線面は複数の信号配線面に区分され、 前記外部電源中で選択された少なくともいずれか一つの
    外部電源のための配線は対応する信号配線面にのみ形成
    されることを特徴とするボールグリッドアレイパッケー
    ジ半導体装置。
  9. 【請求項９】 前記外部電源中で選択された少なくとも
    いずれか一つの外部電源のための配線は前記対応する信
    号配線面で互いに結合されて、電気的に単一ノードを構
    成するそれぞれの面を形成することを特徴とする請求項
    ８に記載のボールグリッドアレイパッケージ半導体装
    置。
  10. 【請求項１０】 前記ボールグリッドアレイパッケージ
    半導体装置は、 チップサイズのパッケージ半導体装置であることを特徴
    とする請求項８に記載のボールグリッドアレイパッケー
    ジ半導体装置。
  11. 【請求項１１】 多数の電源ボールと多数のグラウンド
    ボールとを含んで多数のボールを有するボールグリッド
    アレイパッケージ半導体装置において、 多数の電源パッド及び多数のグラウンドパッドを含んで
    多数のパッドを有する半導体チップと、 単一層基板とを具備し、 前記単一層基板の一面には、 中央部に位置する所定サイズのスロットと、 前記スロットの一面上に位置する多数の電源ボール装着
    部を有し、前記電源ボールと前記電源パッドとにより共
    有される電源面と、 前記スロットの他面上に位置する多数のグラウンドボー
    ル装着部を有し、前記グラウンドボールと前記グラウン
    ドパッドとにより共有されるグラウンド面と、 信号ボール装着部とが備わり、 前記単一層基板の他の一面には、 前記パッドが前記電源ボール装着部、前記グラウンドボ
    ール装着部及び前記信号ボール装着部と電気的に連結さ
    れるように前記半導体チップがマウントされることを特
    徴とするボールグリッドアレイパッケージ半導体装置。
  12. 【請求項１２】 前記電源面の境界は、 前記電源面に位置する信号ボール装着部及びその信号ボ
    ール装着部の配線ラインを包むことを特徴とする請求項
    １１に記載のボールグリッドアレイパッケージ半導体装
    置。
  13. 【請求項１３】 前記グラウンド面の境界は、 前記グラウンド面に位置する信号ボール装着部及びその
    信号ボール装着部の配線ラインを包むことを特徴とする
    請求項１１に記載のボールグリッドアレイパッケージ半
    導体装置。
  14. 【請求項１４】 前記半導体チップの位相同期ループま
    たは遅延同期ループのための前記電源ボール装着部及び
    前記グラウンドボール装着部は、 前記電源面及び前記グラウンド面から各々分離されるこ
    とを特徴とする請求項１１に記載のボールグリッドアレ
    イパッケージ半導体装置。
JP2001154475A 2000-06-09 2001-05-23 電源配線を統合したボールグリッドアレイパッケージ半導体装置 Expired - Fee Related JP4472891B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P-31666 2000-06-09
KR10-2000-0031666A KR100408391B1 (ko) 2000-06-09 2000-06-09 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치

Publications (2)

Publication Number Publication Date
JP2002009198A true JP2002009198A (ja) 2002-01-11
JP4472891B2 JP4472891B2 (ja) 2010-06-02

Family

ID=19671510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154475A Expired - Fee Related JP4472891B2 (ja) 2000-06-09 2001-05-23 電源配線を統合したボールグリッドアレイパッケージ半導体装置

Country Status (6)

Country Link
US (1) US7002242B2 (ja)
JP (1) JP4472891B2 (ja)
KR (1) KR100408391B1 (ja)
DE (1) DE10121896B4 (ja)
GB (1) GB2368718B (ja)
TW (1) TW486792B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114595A (ja) * 2004-10-13 2006-04-27 Hitachi Ltd 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353328B2 (ja) * 2005-09-28 2009-10-28 エルピーダメモリ株式会社 半導体パッケージの製造方法及び半導体パッケージ
KR100870973B1 (ko) * 2007-09-03 2008-12-01 한국과학기술원 패드가 구비된 반도체 패키지
KR101397580B1 (ko) * 2007-12-21 2014-05-21 재단법인 포항산업과학연구원 인쇄 회로 기판 및 이에 사용되는 배선연결용 지그
US8299722B2 (en) 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5331200A (en) 1992-09-30 1994-07-19 Texas Instruments Incorporated Lead-on-chip inner lead bonding lead frame method and apparatus
KR100248792B1 (ko) 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
JP3535687B2 (ja) 1997-03-07 2004-06-07 株式会社日立製作所 半導体装置
JPH10284678A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
KR19990019746A (ko) * 1997-08-29 1999-03-15 김영환 반도체 소자 패키지 구조
US6049129A (en) 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
JP3480291B2 (ja) * 1998-01-08 2003-12-15 日立電線株式会社 半導体装置及び電子装置
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114595A (ja) * 2004-10-13 2006-04-27 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
TW486792B (en) 2002-05-11
GB2368718A (en) 2002-05-08
DE10121896A1 (de) 2002-02-07
US20010050433A1 (en) 2001-12-13
KR20010110930A (ko) 2001-12-15
GB2368718B (en) 2002-11-06
JP4472891B2 (ja) 2010-06-02
DE10121896B4 (de) 2007-08-09
GB0110895D0 (en) 2001-06-27
US7002242B2 (en) 2006-02-21
KR100408391B1 (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
US7547971B2 (en) Semiconductor integrated circuit device
JP3315617B2 (ja) バッファ回路用のサポート・チップを備えた半導体パッケージ
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US6858472B2 (en) Method for implementing selected functionality on an integrated circuit device
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP2002033441A (ja) 半導体装置
JPH1012667A (ja) パッケージ層の数を削減したフリップチップ・パッケージ
US9123554B2 (en) Semiconductor device
US5451814A (en) Multi-chip module integrated circuit
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
JP4472891B2 (ja) 電源配線を統合したボールグリッドアレイパッケージ半導体装置
JP2012502470A (ja) ビアを介して電力供給及び接地されるパッケージ
US6646342B2 (en) Semiconductor chip and multi-chip module
US7868439B2 (en) Chip package and substrate thereof
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
US20050224942A1 (en) Semiconductor device with a plurality of ground planes
US20060081972A1 (en) Fine pitch grid array type semiconductor device
TW202308071A (zh) 半導體封裝
JP2000232120A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2005228901A (ja) 半導体装置
US8669593B2 (en) Semiconductor integrated circuit
JP2000068315A (ja) 半導体装置
US8749011B2 (en) System and method for reducing voltage drops in integrated circuits
KR950013050B1 (ko) 엘오씨(Lead On Chip)용 리드 프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees