[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4337963B2 - マルチビットフラッシュメモリセルのプログラム方法 - Google Patents

マルチビットフラッシュメモリセルのプログラム方法 Download PDF

Info

Publication number
JP4337963B2
JP4337963B2 JP2000373147A JP2000373147A JP4337963B2 JP 4337963 B2 JP4337963 B2 JP 4337963B2 JP 2000373147 A JP2000373147 A JP 2000373147A JP 2000373147 A JP2000373147 A JP 2000373147A JP 4337963 B2 JP4337963 B2 JP 4337963B2
Authority
JP
Japan
Prior art keywords
doping region
programming
flash memory
floating gate
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000373147A
Other languages
English (en)
Other versions
JP2001210731A (ja
Inventor
▲進▼ 申
尚 煥 蒋
乘 旭 崔
根 守 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001210731A publication Critical patent/JP2001210731A/ja
Application granted granted Critical
Publication of JP4337963B2 publication Critical patent/JP4337963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5612—Multilevel memory cell with more than one floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はフラッシュメモリセルのプログラム方法に係り、特に一つのフラッシュメモリセルに２状態(state)以上の情報を格納することができるマルチビットフラッシュメモリセルのプログラム方法に関する。
【０００２】
【従来の技術】
従来の一般的なメモリセルでは、一つのメモリセルに対して１ビット、即ち２状態のみを格納することができた。従って、チップのサイズを減少させるためには単位セルのサイズを縮小しなければならない。しかし、単位セルのサイズを縮小するためにはいろいろな工程上の難しさが伴われ、費用もたくさんかかる。よって、一つのセルに２ビット以上のデータを格納することが可能であれば、セルサイズを２倍以上減らす効果を得ることができる。
【０００３】
フラッシュメモリセルではこのようなマルチビットセルを製造しようとする研究が続いており、幾つかの方式で実現されたセルが発表されている。発表された方式の一つとして、フローティングゲートを２つ以上に分割し、プログラム条件に応じてフローティングゲートの電子個数を調節してマルチビットを実現する方法がある。しかし、この方式は工程が非常に難しく、単位セルのサイズがむしろ増加してマルチビットを実現する長所がなくなる。そして、プログラムの際に高い電圧が必要であって回路の構成に困っており、回路内部での高電圧使用が素子の信頼性を低下させる虞がある。
【０００４】
マルチビットセルを実現するための別の方法として、プログラムバイアスまたはパルスを調節しながら４状態に該当するプログラムベリファイ条件を規定してセルを製造する方式がある。この方式は多様なプログラム条件を実現するための回路が複雑になり、このようにベリファイ条件を細分化してプログラムを行うと、プログラムベリファイにかかる時間が長くなるという短所がある。
【０００５】
【発明が解決しようとする課題】
従って、本発明の目的は、フラッシュメモリセルのフローティングゲートをＮ型とＰ型の２つの領域にドーピングしてしきい値電圧の異なる２種のセルが直列に連結されたような構造とし、仮想接地型のセルアレイにおいてソースとドレインを互いに替えながらプログラムすることにより、いろいろな状態を格納することができるマルチビットフラッシュメモリセルのプログラム方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するための本発明に係るマルチビットフラッシュメモリセルのプログラム方法は、ゲート酸化膜によって半導体基板と電気的に分離されて形成された第１ドーピング領域と前記第１ドーピング領域とは反対型の不純物を注入して形成された第２ドーピング領域を備えたフローティングゲートと、前記フローティングゲートと誘電体膜によって電気的に分離されて形成され、前記フローティングゲートと自己整合的に重なり合って形成されるコントロールゲートと、前記フローティングゲートの第１ドーピング領域外側の半導体基板に形成される第１接合領域と、前記フローティングゲートの第２ドーピング領域外側の半導体基板に形成される第２接合領域と、を含み、プログラムを施していない初期状態を「００」状態とするとき、前記第１接合領域及び第２接合領域の夫々に印加されるソース及びドレイン電圧を替えながらプログラムすることにより、「０１」及び「１０」状態にプログラムされ、前記「１０」状態をプログラムする時間より長い時間プログラム電圧を印加して「１１」状態にプログラムされることを特徴とする。
【０００７】
【発明の実施の形態】
本発明はフローティングゲートとして使用するポリシリコンを形成するとき、Ｎ型ドーピング領域とＰ型ドーピング領域の２つの部分に分けてフローティングゲートを形成する。ゲート物質としてＮ型を使用する場合は、基板との仕事関数差異によってしきい値電圧を異なるように調節することができる。このような場合にはＮ型ドーピング側とＰ型ドーピング側のプログラム効率に差がついて、同じ条件でプログラムするときに到達するしきい値電圧が互いに異なる。このように相異して実現されるしきい値電圧の差異を中間段階のしきい値電圧として使用することができ、消去状態と完全プログラム状態はそれぞれ一般的な消去状態と一般的なプログラム状態を使用する。一般的なプログラム状態はプログラム効率に優れた接合をドレイン側としてプログラムし、この際のベリファイ条件は完全プログラム状態の場合と同一である。このように実現されたセルは単位セルの立場からみて、ソースとドレインが替えられながらプログラム動作を行なうので、アレイを実現するとき仮想接地型で構成してプログラム条件に応じてソースとドレインを選択することができる。
【０００８】
以下、添付図に基づいて本発明の実施例を詳細に説明する。
【０００９】
図１は本発明に用いるマルチビットフラッシュメモリセルの断面図であり、スタックトゲート型フラッシュメモリセルの場合を示す。
【００１０】
同図に示すように、本発明に用いるマルチビットフラッシュメモリセルはゲート酸化膜（図示せず）によって半導体基板１１と電気的に分離されて形成され、一方側は第１ドーピング領域１２Ａを有し、他方側は第２ドーピング領域１２Ｂを有するように形成されるフローティングゲート１２と、フローティングゲート１２上にフローティングゲート１２と誘電体膜（図示せず）によって電気的に分離されて形成され、フローティングゲート１２と自己整合的に重なり合って形成されるコントロールゲート１３と、フローティングゲート１２の第１ドーピング領域１２Ａ外側の半導体基板１１に形成される第１接合領域１４と、フローティングゲート１２の第２ドーピング領域１２Ｂ外側の半導体基板１１に形成される第２接合領域１５とから構成される。ここで、第１ドーピング領域１２Ａと第２ドーピング領域１２Ｂは同じ長さを有する。即ち、フローティングゲート１２の長さをＬとするとき、第１ドーピング領域１２Ａと第２ドーピング領域１２Ｂの長さがそれぞれＬ／２となるようにフローティングゲート１２をドーピングする。第１ドーピング領域１２Ａは例えばＮ型であり、第２ドーピング領域１２Ｂは例えばＰ型である。
【００１１】
このような構造を有するマルチビットフラッシュメモリセルのプログラム時にはホットキャリア注入(Hot Carrier Injection)を利用し、消去時にはＦＮトンネリングを用いたチャネル消去を利用する。消去の場合は典型的なフラッシュメモリセルの消去方式と殆ど同一であり、プログラム方式自体も同じ原理を利用する。しかし、第１接合領域１４をドレインとして使用する場合と、第２接合領域１５をドレインとして使用する場合によってプログラム効率が異なるので、２つの場合に対して同じプログラムバイアスで同一時間プログラムを行うと、到達するしきい値電圧が互いに異なる。このように相異する２つのしきい値電圧を中間段階の２つの状態として用いて２ビットセルを実現する。次に、このようなプログラム方式で接合を互いに交替してプログラムするとき、プログラム効率が異なる理由を図２に基づいて説明する。
【００１２】
図２は本発明に用いるマルチビットフラッシュメモリセルの等価回路図である。本発明に用いるフラッシュメモリセルは、図２に示すように、しきい値電圧に差がつく２つのセルＣ１、Ｃ２がビット線１（ＢＬ１）及びビット線２（ＢＬ２）間に直列に連結されたような構造を有する。第１及び第２セルＣ１、Ｃ２のコントロールゲートは互いに接続されてワード線ＷＬに連結される。例えば、Ｎ型の不純物がドーピングされた第１ドーピング領域１２Ａによって形成される第１セルＣ１は低いしきい値電圧を有し、Ｐ型の不純物がドーピングされた第２ドーピング領域１２Ｂによって形成される第２セルＣ２は高いしきい値電圧を有する。この第１セルＣ１及び第２セルＣ２間のしきい値電圧差異によって、プログラム条件においてチャネル濃度とホットキャリア注入が発生する接合エッジ部分のキャリア濃度が異なる。従って、ホットキャリア注入の発生する確率とフローティングゲートへの障壁を越える確率が互いに異なって最終的なプログラム効率が異なることになる。このような原理を用いて単位セルの接合構造を変化させてプログラム効率に差異がつくようにする場合も考えられるが、このような場合は両側の接合が非対称になってセルサイズが大きくなる虞があるから、この点に留意しなければならない。
【００１３】
図３は本発明に用いるマルチビットフラッシュメモリセルアレイの構造図である。以上説明したように、ソースとドレインを替えながらプログラムを行おうとすれば、単位セルアレイは図３のような仮想接地型アレイ構造(Virtual Ground Array Structure)を持たなければ、接地線を変更しながらプログラムを施すことはできない。仮想接地型アレイ構造とは、同一の線（ビット線）を隣接したセルがソース又はドレインとして活用する構造のことを言い、このようなセルアレイ構造を用いると、小型のセルアレイを実現することができる。
【００１４】
図４ａ乃至図４ｄは本発明に用いるマルチビットフラッシュメモリセルの各状態によるプログラム条件及びこの際のゲート電圧とドレイン電流との関係を示すグラフである。
【００１５】
図４ａ乃至図４ｃに示すように、本発明に用いるフラッシュメモリセルは、半導体基板４１上に第１及び第２ドーピング領域４１Ａ、４１Ｂを備えたフローティングゲート４２が形成され、フローティングゲート４２上にコントロールゲート４３が形成されてスタックトゲートを成し、ゲート電極の両側には第１及び第２接合領域４４、４５が形成された構造を有する。
【００１６】
プログラムを施していない初期状態を「００」状態とするとき、図４ａ乃至図４ｃはそれぞれ「０１」、「１０」、「１１」状態を示す。本発明に用いるマルチビットフラッシュメモリセルに「０１」状態を持たせるためにはフローティングゲート４２のしきい値電圧が高い第２ドーピング領域（Ｐ型ドーピング領域）４２Ｂの外側の半導体基板に形成された接合領域４５をドレインとし、他の接合領域４４はソースとして、ソース側に０Ｖ、ドレイン側に３乃至８Ｖ、コントロールゲートに５乃至１５Ｖを印加してプログラムする。また、「１０」状態を持たせるためにはフローティングゲート４２のしきい値電圧が低い第１ドーピング領域（Ｎ型ドーピング領域）４２Ａの外側の半導体基板に形成された接合領域４４をドレインとし、他の接合領域４５はソースとして、ソース側に０Ｖ、ドレイン側に３乃至８Ｖ、コントロールゲートに５乃至１５Ｖを印加してプログラムする。最後に、「１１」状態を持たせるためにはフローティングゲート４２のしきい値電圧が低い第１ドーピング領域（Ｎ型ドーピング領域）４２Ａの外側の半導体基板に形成された接合領域４４をドレインとし、他の接合領域４５はソースとして、ソース側に０Ｖ、ドレイン側に３乃至８Ｖ、コントロールゲートに５乃至５Ｖを印加してプログラムするが、完全プログラム状態となるように「１０」状態をプログラムする場合より長い時間プログラムする。このようなプログラム条件において、「１０」と「０１」状態の条件を互いに替えることができる。
【００１７】
図４ｄは各状態によるコントロールゲート電圧Ｖｃｇとドレイン電流Ｉｄとの関係を示す。
【００１８】
一つのフラッシュメモリセルが１ビット以上の情報を格納し得るようにするための本発明は、基本的にソース側とドレイン側のプログラム効率の差異を利用するものなので、以上説明した実施例に限定されず、接合の構造を変更してプログラム効率の差異を生じさせる方法も考慮することができる。即ち、ソースとドレインの接合構造を異にして（一方は階段接合(Abrupt Junction)、他方は傾斜接合(Graded Junction)）プログラム効率に差がつくようにする。
【００１９】
なお、上述した例ではスタックトゲート型フラッシュメモリセルを例として説明したが、このような概念をスプリットゲートセルに利用することも可能である。
【００２０】
【発明の効果】
上述したように、本発明はセル当り２ビットの情報を格納することができるので、同じセルサイズに対してセルアレイの面積を１／２に減らすことができ、既存のＮＯＲ型セルの製造方式をそのまま採用してマルチレベルセルを製造することができるため、工程過程が容易である。しかも、プログラムバイアスを１種類としてマルチレベルセルを実現することができ、Ｐ型不純物のドーピングされたポリシリコンをゲートとして使用してセルの一部チャネル領域のしきい値電圧を高めることにより、セルの漏洩電流を防ぐことができる。そして、セルのチャネル長さが減りながらドレインターンオン現象やソース／ドレイン特性などが脆弱になってセルの漏洩電流が増加するという問題があるが、本発明のようにフローティングゲートの一部をＰ型不純物のドーピングされたポリシリコンとして使用すると、同じチャネル濃度で漏洩電流を減少させることができる。
【図面の簡単な説明】
【図１】 本発明に用いるマルチビットフラッシュメモリセルの断面図である。
【図２】 本発明に用いるマルチビットフラッシュメモリセルの等価回路図である。
【図３】 本発明に係るマルチビットフラッシュメモリセルアレイの構造図である。
【図４】 図４ａ乃至図４は本発明に用いるマルチビットフラッシュメモリセルの各状態によるプログラム条件及びこの際のゲート電圧とドレイン電流との関係を示すグラフである。

Claims (3)

  1. ゲート酸化膜によって半導体基板と電気的に分離されて形成された第１ドーピング領域と前記第１ドーピング領域とは反対型の不純物を注入して形成された第２ドーピング領域を備えたフローティングゲートと、
    前記フローティングゲートと誘電体膜によって電気的に分離されて形成され、前記フローティングゲートと自己整合的に重なり合って形成されるコントロールゲートと、
    前記フローティングゲートの第１ドーピング領域外側の半導体基板に形成される第１接合領域と、
    前記フローティングゲートの第２ドーピング領域外側の半導体基板に形成される第２接合領域と、を含み、
    プログラムを施していない初期状態を「００」状態とするとき、前記第１接合領域及び第２接合領域の夫々に印加されるソース及びドレイン電圧を替えながらプログラムすることにより、「０１」及び「１０」状態にプログラムされ、前記「１０」状態をプログラムする時間より長い時間プログラム電圧を印加して「１１」状態にプログラムされることを特徴とするマルチビットフラッシュメモリセルのプログラム方法。
  2. 前記第１ドーピング領域と第２ドーピング領域は同じ長さを有することを特徴とする請求項１記載のマルチビットフラッシュメモリセルのプログラム方法。
  3. 前記プログラム動作は、前記ソースには０Ｖ、ドレインには３乃至８Ｖ、前記コントロールゲートには５乃至１５Ｖを印加して行うことを特徴とする請求項１記載のマルチビットフラッシュメモリセルのプログラム方法。
JP2000373147A 1999-12-27 2000-12-07 マルチビットフラッシュメモリセルのプログラム方法 Expired - Fee Related JP4337963B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-62956 1999-12-27
KR1019990062956A KR100358070B1 (ko) 1999-12-27 1999-12-27 멀티 비트 플래쉬 메모리 셀 및 이를 이용한 프로그램 방법

Publications (2)

Publication Number Publication Date
JP2001210731A JP2001210731A (ja) 2001-08-03
JP4337963B2 true JP4337963B2 (ja) 2009-09-30

Family

ID=19630342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000373147A Expired - Fee Related JP4337963B2 (ja) 1999-12-27 2000-12-07 マルチビットフラッシュメモリセルのプログラム方法

Country Status (3)

Country Link
US (1) US6304484B1 (ja)
JP (1) JP4337963B2 (ja)
KR (1) KR100358070B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
JP4090222B2 (ja) * 2001-07-17 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム
FR2829279B1 (fr) * 2001-09-03 2003-12-12 St Microelectronics Sa Cellule memoire du type famos a plusieurs niveaux logiques de programmation
KR100466187B1 (ko) * 2002-05-17 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀
KR100437808B1 (ko) * 2002-07-04 2004-06-30 엘지전자 주식회사 2개의 증발기가 구비된 냉장고의 운전제어방법
US6870774B2 (en) * 2002-12-10 2005-03-22 Micron, Technology, Inc. Flash memory architecture for optimizing performance of memory having multi-level memory cells
US6720613B1 (en) * 2003-01-15 2004-04-13 Macronix International Co., Ltd. Method of fabricating multi-bit flash memory
US6936895B2 (en) * 2003-10-09 2005-08-30 Chartered Semiconductor Manufacturing Ltd. ESD protection device
KR100647482B1 (ko) * 2004-09-16 2006-11-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100644070B1 (ko) * 2005-12-09 2006-11-10 동부일렉트로닉스 주식회사 멀티 비트 플래시 메모리 셀 제조 방법
KR100745030B1 (ko) * 2006-01-27 2007-08-01 충북대학교 산학협력단 플래시 메모리 소자, 이의 제조 방법 및 이의 구동 방법
KR100833452B1 (ko) * 2006-12-27 2008-05-29 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 소거 방법
US20090077184A1 (en) * 2007-09-18 2009-03-19 Martin John Brewer Remote Control of Mobile Terminal via Remote Control Proxy and SMS
US7961514B2 (en) * 2009-01-07 2011-06-14 Infineon Technologies Ag Semiconductor device, a method of using a semiconductor device, a programmable memory device, and method of producing a semiconductor device
CN102339834B (zh) * 2011-09-28 2015-12-09 上海华虹宏力半导体制造有限公司 闪存单元及其形成方法
JP2013077780A (ja) * 2011-09-30 2013-04-25 Seiko Instruments Inc 半導体記憶装置及び半導体記憶素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233998B2 (ja) * 1992-08-28 2001-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
JPH06204490A (ja) * 1992-12-28 1994-07-22 Sony Corp 半導体不揮発性メモリ
JPH07226449A (ja) * 1994-02-10 1995-08-22 Mitsubishi Electric Corp 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP2980012B2 (ja) * 1995-10-16 1999-11-22 日本電気株式会社 不揮発性半導体記憶装置
JP3001409B2 (ja) * 1996-02-19 2000-01-24 モトローラ株式会社 ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法
US5949711A (en) * 1996-09-26 1999-09-07 Waferscale Integration, Inc. Dual bit memory cell
JP3070531B2 (ja) * 1997-06-27 2000-07-31 日本電気株式会社 不揮発性半導体記憶装置
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells

Also Published As

Publication number Publication date
KR100358070B1 (ko) 2002-10-25
US6304484B1 (en) 2001-10-16
JP2001210731A (ja) 2001-08-03
KR20010060559A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US5646430A (en) Non-volatile memory cell having lightly-doped source region
US6788573B2 (en) Non-volatile semiconductor memory and method of operating the same
US5402372A (en) High density EEPROM cell array with improved access time and method of manufacture
JP4337963B2 (ja) マルチビットフラッシュメモリセルのプログラム方法
EP0495492B1 (en) Non-volatile memory cell structure and process for forming same
US7551491B2 (en) Unit cell of a non-volatile memory device, a non-volatile memory device and method thereof
EP1103980B1 (en) 2-bit/cell type nonvolatile semiconductor memory
KR20060120078A (ko) 게이트 유발 접합 누설 전류를 사용하는 플래시 메모리프로그래밍
US8004034B2 (en) Single poly type EEPROM and method for manufacturing the EEPROM
TW201336056A (zh) 可縮放閘邏輯非揮發性記憶體單元及陣列
WO2001017030A1 (en) Non-volatile memory structure for twin-bit storage and methods of making same
JP2967346B2 (ja) 不揮発性メモリ装置の製造方法
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
US6563731B1 (en) EEPROM memory cell array embedded on core CMOS
JP2006148125A (ja) マルチビット不揮発性メモリ素子、その動作方法及び製造方法
CN110021606B (zh) 单层多晶硅非挥发性内存单元
US6573140B1 (en) Process for making a dual bit memory device with isolated polysilicon floating gates
US7145802B2 (en) Programming and manufacturing method for split gate memory cell
US6507516B1 (en) EEPROM memory cell embedded on core CMOS for analog applications
US20060226467A1 (en) P-channel charge trapping memory device with sub-gate
US6713809B1 (en) Dual bit memory device with isolated polysilicon floating gates
US7476926B2 (en) Eraseable nonvolatile memory with sidewall storage
JPH0444365A (ja) 不揮発性半導体記憶装置
CN105990365B (zh) 存储元件及其制造方法
CN115579041A (zh) 一种超短沟道nor闪存阵列、制造工艺及编程方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees