[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4373695B2 - 裏面照射型光検出装置の製造方法 - Google Patents

裏面照射型光検出装置の製造方法 Download PDF

Info

Publication number
JP4373695B2
JP4373695B2 JP2003112047A JP2003112047A JP4373695B2 JP 4373695 B2 JP4373695 B2 JP 4373695B2 JP 2003112047 A JP2003112047 A JP 2003112047A JP 2003112047 A JP2003112047 A JP 2003112047A JP 4373695 B2 JP4373695 B2 JP 4373695B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
package
electrode pad
substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003112047A
Other languages
English (en)
Other versions
JP2004319791A5 (ja
JP2004319791A (ja
Inventor
宏也 小林
寛 赤堀
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003112047A priority Critical patent/JP4373695B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to US10/553,231 priority patent/US7556975B2/en
Priority to PCT/JP2004/005333 priority patent/WO2004093195A1/ja
Priority to EP04727414A priority patent/EP1619722B1/en
Priority to KR1020057019523A priority patent/KR101052670B1/ko
Priority to DE602004015764T priority patent/DE602004015764D1/de
Priority to CNB2004800102599A priority patent/CN100459137C/zh
Publication of JP2004319791A publication Critical patent/JP2004319791A/ja
Publication of JP2004319791A5 publication Critical patent/JP2004319791A5/ja
Application granted granted Critical
Publication of JP4373695B2 publication Critical patent/JP4373695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、裏面照射型光検出装置の製造方法に関する。
【０００２】
【従来の技術】
裏面照射型光検出装置の製造方法として、半導体基板の一方面側に電荷読み出し部を形成する工程と、半導体基板の一方面側に補強部材を貼り付ける工程と、半導体基板を他方面側から薄化する工程と、半導体基板の他方面側にアキュムレーション層を形成する工程と、電荷読み出し部の形成領域及び当該電荷読み出し部の近接領域を除いて半導体基板の構成材料を除去する工程と、電荷読み出し部に電気的に接続されるアルミニウム配線を形成する工程とを備えたものが知られている（例えば、特許文献１参照。）。
【０００３】
上記特許文献１では、配線を形成する工程において、半導体基板の構成材料を除去する工程で露出されたフィールド酸化膜にコンタクトホールを形成し、当該コンタクトホール中及びフィールド酸化膜の露出領域上にアルミニウム配線を設けている。
【０００４】
【特許文献１】
特開平１０−１１６９７４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、半導体基板の構成材料を除去する工程、及び、コンタクトホール形成を必要とするアルミニウム配線を形成する工程とが必要であり、製造工程が複雑となり、製造コストが高くなってしまうという問題点を有している。
【０００６】
また、上述した従来の技術においては、電荷読み出し部の形成領域表面とアルミニウム配線を形成する表面（フィールド酸化膜の露出表面）との間に段差が生じるため、露光技術での焦点深度の問題から、コンタクトホール及びアルミニウム配線の微細化が難しくなるという問題点も有している。このように、アルミニウム配線の微細化が難しい場合、複数の裏面照射型光検出装置を隣接配置、いわゆるバタブル配置した際に、配線だけのために使われるデッドエリア（光検出部以外の領域）が大きくなってしまう。
【０００７】
本発明は上述の点に鑑みてなされたもので、製造工程を簡略化して製造コストを低減することが可能な裏面照射型光検出装置の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明に係る裏面照射型光検出装置の製造方法は、半導体基板の一方面側に電荷読み出し部を形成する工程と、半導体基板の他方面側における電荷読み出し部に対応する領域を、当該領域の周辺領域を残して薄化する工程と、半導体基板の他方面側にアキュムレーション層を形成する工程と、半導体基板の一方面側における周辺領域に対応する領域に、電荷読み出し部と電気的に接続される電気配線及び当該電気配線に電気的に接続される電極パッドを形成する工程と、半導体基板の一方面側に、電極パッドを露出させた状態のまま電荷読み出し部を覆うように、支持基板を接着する工程と、半導体基板及び支持基板を、電気配線及び電極パッドが形成された領域に対応する周辺領域を残すように、半導体基板の薄化されている部分で切断する工程と、を備えることを特徴としている。
【０００９】
本発明に係る裏面照射型光検出装置の製造方法では、半導体基板の他方面側における電荷読み出し部に対応する領域を薄化し、当該他方面側にアキュムレーション層を形成した後に、半導体基板の一方面側における周辺領域に対応する領域に電気配線及び電極パッドを形成し、電極パッドを露出させた状態のまま電荷読み出し部を覆うように支持基板を半導体基板の一方面側に接着し、電気配線及び電極パッドが形成された領域に対応する周辺領域を残すように半導体基板及び支持基板を半導体基板の薄化されている部分で切断している。これにより、従来の技術が必要としていた、半導体基板の構成材料を除去する工程及びコンタクトホールを形成する工程が不要となるので、製造工程が簡略化され、製造コストを低減することができる。また、半導体基板の一方面に電気配線及び電極パッドが形成されるので、焦点深度の問題は生じず、電気配線及び電極パッドの微細化を容易に行うことができる。
【００１０】
また、電極パッドを有するパッケージを用意し、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに実装する工程を更に備えており、パッケージに実装する工程は、電気配線及び電極パッドが形成された領域に対応する周辺領域をパッケージに接着する工程と、パッケージの電極パッドと半導体基板に形成された電極パッドとをボンディングワイヤにより電気的に接続する工程と、両電極パッド及びボンディングワイヤを覆うように、支持基板及びパッケージに保護板を接着する工程と、を含んでいることが好ましい。この場合、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに適切に実装することができる。
【００１１】
また、電極パッドを有し、当該電極パッドに対応する位置に開口が形成されたパッケージを用意し、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに実装する工程を更に備えており、パッケージに実装する工程は、支持基板をパッケージに接着し、当該パッケージに半導体基板の薄化されている部分で切断された半導体基板及び支持基板を固定する工程と、開口よりパッケージの電極パッドと半導体基板に形成された電極パッドとをボンディングワイヤにより電気的に接続する工程と、開口を塞ぐように、パッケージに保護板を接着する工程と、を含んでいることが好ましい。この場合、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに適切に実装することができる。
【００１２】
また、パッケージに実装する工程の後に、半導体基板の薄化されている部分が互いに隣接するように、半導体基板及び支持基板が実装されたパッケージを複数配置する工程を更に備えることが好ましい。この場合、裏面照射型光検出装置における光検出部（電荷読み出し部）を容易に大面積化することができる。なお、上述したように、電気配線及び電極パッドの微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００１３】
また、電極パッドを有するパッケージを用意し、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに複数実装する工程を更に備えており、パッケージに複数実装する工程は、半導体基板の薄化されている部分が互いに隣接するように、半導体基板の薄化されている部分で切断された半導体基板及び支持基板を複数配置し、電気配線及び電極パッドが形成された領域に対応する周辺領域をパッケージにそれぞれ接着する工程と、パッケージの電極パッドと半導体基板に形成された電極パッドとをボンディングワイヤにより電気的に接続する工程と、両電極パッド及びボンディングワイヤを覆うように、支持基板及びパッケージに保護板を接着する工程と、を含んでいることが好ましい。この場合、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに適切に複数実装することができる。また、裏面照射型光検出装置における光検出部（電荷読み出し部）を容易に大面積化することができる。なお、上述したように、電気配線及び電極パッドの微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００１４】
また、電極パッドを有し、当該電極パッドに対応する位置に開口が形成されたパッケージを用意し、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに複数実装する工程を更に備えており、パッケージに複数実装する工程は、半導体基板の薄化されている部分が互いに隣接するように、半導体基板の薄化されている部分で切断された半導体基板及び支持基板を複数配置し、支持基板をパッケージにそれぞれ接着する工程と、開口よりパッケージの電極パッドと半導体基板に形成された電極パッドとをボンディングワイヤにより電気的に接続する工程と、開口を塞ぐように、パッケージに保護板を接着する工程と、を含んでいることが好ましい。この場合、半導体基板の薄化されている部分で切断された半導体基板及び支持基板をパッケージに適切に複数実装することができる。また、裏面照射型光検出装置における光検出部（電荷読み出し部）を容易に大面積化することができる。なお、上述したように、電気配線及び電極パッドの微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００１５】
【発明の実施の形態】
本発明の実施形態に係る裏面照射型光検出装置の製造方法について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１６】
（第１実施形態）
図１（ａ）〜（ｆ）及び図２（ａ）〜（ｄ）は、第１実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面構成を示している。図３は、第１実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面を含む斜視図である。以下、詳説する。
【００１７】
第１実施形態の製造方法では、以下の工程（１）〜（１０）を順次実行する。
【００１８】
工程（１）
まず、Ｓｉからなる半導体基板１を用意する。次に、半導体基板１の表面側（一方面側）に電荷読み出し部としてのＣＣＤ部３を形成する（図１（ａ））。ＣＣＤ部３は、半導体基板の光感応領域にて発生した電荷を蓄積するポテンシャルウェルの形成、及び、当該電荷の転送のための転送電極等を含む。なお、ＣＣＤ部３は、平面視において、四角形状（例えば、３０ｍｍ×６０ｍｍ程度）を呈している。
【００１９】
工程（２）
次に、半導体基板１の裏面側（他方面側）におけるＣＣＤ部３に対応する領域を、当該領域の周辺領域１ａを残して薄化する（図１（ｂ））。半導体基板１の薄化は、ＣＣＤ部３に対応する領域上に開口を有するマスクを形成し、かかるマスクを用いて半導体基板１の裏面をエッチングすることによって行う。マスクの形成は、ホトリソグラフィ技術を用いることができる。エッチングには、等方性のウエットエッチングを用いることができるし、その際のエッチング液としては、ＨＦ／ＨＮＯ3等を用いることができる。常圧プラズマエッチング（ＡＤＰ：Atmospheric Downstream Plasma）等の等方性のドライエッチングを用いることもできる。また、異方性のウエットエッチングを用いることも可能で、その際のエッチング液としては、ＫＯＨ、エチレンジアミン等を用いることができる。また、エッチングは、半導体基板１の薄化された部分の厚みが２０〜５０μｍに達するまで行われる。なお、半導体基板１におけるエッチングが行われない部分（肉厚部分）は、薄化された部分の機械的強度を確保するための枠部として機能する。
【００２０】
ここで、「裏面」とは、最終的に製造される裏面照射型光検出装置における光入射面のことであって、説明の便宜上用いる言葉であり、図面の下側の面ではないことに留意されたい。なお、「表面」とは、裏面とは逆の面である。
【００２１】
工程（３）
次に、半導体基板１の裏面側にアキュムレーション層５を形成する（図１（ｂ））。アキュムレーション層５の形成は、ＣＣＤ部３に対応する領域が薄化された半導体基板１の裏面上に熱酸化膜を形成した後、裏面側からイオン注入を行い、活性化することによって行う。熱酸化膜の形成及び活性化は、半導体基板１を高温加熱処理（例えば、９００℃程度）することによって行うことができる。
【００２２】
工程（４）
次に、半導体基板１の表面側における周辺領域１ａに対応する領域１ｂに、ＣＣＤ部３と電気的に接続される電気配線７及び当該電気配線７に電気的に接続される電極パッド９を形成する（図１（ｃ））。電気配線７及び電極パッド９の形成は、半導体基板１の表面側に導電性金属（例えば、アルミニウム、金、銀等）を蒸着した後、所定の形状の開口を有するマスクを用いて導電性金属をエッチング等により除去することによって行うことができる。また、電気配線７及び電極パッド９の形成には、めっき法を用いることができる。
【００２３】
工程（５）
次に、半導体基板１の表面側に、電極パッド９を露出させた状態のままＣＣＤ部３を覆うように、支持基板１１を接着する（図１（ｄ））。支持基板１１の接着は、樹脂（例えば、エポキシ樹脂等）１３を用いて、半導体基板１に貼り合わせることによって行う。支持基板１１の材料としては、Ｓｉ、サファイア、セラミック等を用いることができる。また、支持基板１１の面積は、機械的強度の確保の観点から、その端部が半導体基板１におけるエッチングが行われない部分にかかる程度に設定されることが好ましいが、これに限られるものではない。
【００２４】
工程（６）
次に、半導体基板１及び支持基板１１を、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａを残すように、半導体基板１の薄化されている部分で切断する（図１（ｅ）及び（ｆ））。これにより、半導体基板１の薄化されている部分で切断された半導体基板１及び支持基板１１を含むＣＣＤチップ１５が完成する。半導体基板１及び支持基板１１の切断には、ダイシング技術を用いることができ、ＣＣＤ部３の４辺のうちの３辺に沿ったダイシングラインＤＬ（図１（ｅ）においては、そのうちの１本のみを表示）が設定される。なお、本実施形態においては、電気配線７及び電極パッド９が形成された領域１ｂ（エッチングが行われない部分）の端部も切断している。
【００２５】
工程（７）
まず、ＣＣＤチップ１５を実装するパッケージ１７を用意する。このパッケージ１７は、ＣＣＤチップ載置部１７ａ及び段部１７ｂを含み、段部１７ｂに電極パッド１９を有している。パッケージ１７の材料としては、セラミック等を用いることができる。
【００２６】
次に、ＣＣＤチップ１５を、上下を逆転させて、半導体基板１の裏面側がＣＣＤチップ載置部１７ａ側に位置するように配置し、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａをパッケージ１７のＣＣＤチップ載置部１７ａに接着して、ＣＣＤチップ１５をパッケージ１７に固定する（図２（ａ）及び（ｂ））。半導体基板１とパッケージ１７との接着は、樹脂（たとえば、エポキシ系樹脂等）を用いたダイボンドによって行うことができる。
【００２７】
工程（８）
次に、パッケージ１７の電極パッド１９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する（図２（ｃ））。ボンディングワイヤ２１としては、Ａｕワイヤ等を用いることができる。
【００２８】
工程（９）
次に、両電極パッド９，１９及びボンディングワイヤ２１を覆うように、支持基板１１及びパッケージ１７に保護板２３を接着する（図２（ｄ））。保護板２３の接着は、樹脂（例えば、エポキシ樹脂等）を用いて、支持基板１１及びパッケージ１７に貼り合わせることによって行う。この際、パッケージ１７と反対側（図２（ｄ）で右側）で、支持基板１１と保護板２３の端面を合せるように接着する。これによって、ＣＣＤチップ１５がパッケージ１７に実装されることとなる。
【００２９】
工程（１０）
次に、パッケージ１７に実装されたＣＣＤチップ１５をバタブル配置する（図３）。バタブル配置は、半導体基板１の薄化されている部分が互いに隣接するように、すなわち半導体基板１及び支持基板１１の切断面を突き合わせるようにして、ＣＣＤチップ１５が実装されたパッケージ１７を複数配置することによって行う。
【００３０】
以上、説明したように、上述の第１実施形態に係る製造方法では、半導体基板１の裏面側におけるＣＣＤ部３に対応する領域を薄化し、当該裏面側にアキュムレーション層５を形成した後に、半導体基板１の表面側における周辺領域１ａに対応する領域１ｂに電気配線７及び電極パッド９を形成し、電極パッド９を露出させた状態のままＣＣＤ部３を覆うように支持基板１１を半導体基板１の表面側に接着し、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａを残すように半導体基板１及び支持基板１１を半導体基板１の薄化されている部分で切断している。これにより、従来の技術が必要としていた、半導体基板の構成材料を除去する工程及びコンタクトホールを形成する工程が不要となるので、製造工程が簡略化され、製造コストを低減することができる。また、半導体基板１の表面に電気配線７及び電極パッド９が形成されるので、焦点深度の問題は生じず、電気配線７及び電極パッド９の微細化を容易に行うことができる。
【００３１】
第１実施形態に係る製造方法においては、電極パッド１９を有するパッケージ１７を用意し、ＣＣＤチップ１５をパッケージ１７に実装する工程を更に備えており、パッケージ１７に実装する工程は、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａをパッケージ１７のＣＣＤチップ載置部１７ａに接着する工程と、パッケージ１７の電極パッド１９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する工程と、両電極パッド９，１９及びボンディングワイヤ２１を覆うように、支持基板１１及びパッケージ１７に保護板２３を接着する工程とを含んでいる。これにより、ＣＣＤチップ１５をパッケージ１７に適切に実装することができる。
【００３２】
また、第１実施形態に係る製造方法においては、ＣＣＤチップ１５をパッケージ１７に実装する工程の後に、半導体基板１の薄化されている部分が互いに隣接するように、ＣＣＤチップ１５が実装されたパッケージ１７を複数配置する工程を更に備えている。これにより、裏面照射型光検出装置における光検出部（ＣＣＤ部３）を容易に大面積化することができる。なお、上述したように、電気配線７及び電極パッド９の微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００３３】
（第２実施形態）
図４（ａ）及び（ｂ）は、第２実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面構成を示している。図５は、第２実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面を含む斜視図である。以下、詳説する。
【００３４】
第２実施形態の製造方法では、以下の工程（１）〜（１０）を順次実行する。但し、工程（１）〜（６）については、上述の第１実施形態における工程（１）〜（６）と同じであり、説明を省略する。
【００３５】
工程（７）
まず、ＣＣＤチップ１５を実装するパッケージ２７を用意する。このパッケージ２７は、ＣＣＤチップ載置部２７ａ及びＣＣＤチップ載置部２７ａに対向して形成された突部２７ｂを含み、突部２７ｂのＣＣＤチップ載置部２７ａと対向する面側に電極パッド２９を有している。ＣＣＤチップ載置部２７ａには、突部２７ｂ（電極パッド２９）と対向する位置に、開口２７ｃが形成されている。パッケージ２７の材料としては、セラミック等を用いることができる。
【００３６】
次に、ＣＣＤチップ１５を、半導体基板１の表面側、すなわち支持基板１１がＣＣＤチップ載置部２７ａ側に位置するように配置し、支持基板１１をパッケージ２７のＣＣＤチップ載置部２７ａに接着して、ＣＣＤチップ１５をパッケージ２７に固定する（図４（ａ））。この際、パッケージ２７と反対側（図４（ａ）で右側）で、支持基板１１とＣＣＤチップ載置部２７ａの端面を合せるように接着する。支持基板１１とパッケージ２７との接着は、樹脂（たとえば、エポキシ系樹脂等）を用いたダイボンドによって行うことができる。
【００３７】
工程（８）
次に、開口２７ｃより、パッケージ２７の電極パッド２９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する（図４（ａ））。
【００３８】
工程（９）
次に、開口２７ｃを塞ぐように、パッケージ２７のＣＣＤチップ載置部２７ａに保護板３１を接着する（図４（ｂ））。保護板３１の接着は、樹脂（例えば、エポキシ樹脂等）を用いて、パッケージ２７に貼り合わせることによって行う。これによって、ＣＣＤチップ１５がパッケージ２７に実装されることとなる。
【００３９】
工程（１０）
次に、パッケージ２７に実装されたＣＣＤチップ１５をバタブル配置する（図５）。バタブル配置は、半導体基板１の薄化されている部分が互いに隣接するように、すなわち半導体基板１及び支持基板１１の切断面を突き合わせるようにして、ＣＣＤチップ１５が実装されたパッケージ２７を複数配置することによって行う。
【００４０】
以上、説明したように、上述の第２実施形態に係る製造方法では、第１実施形態に係る製造方法と同じく、製造工程が簡略化され、製造コストを低減することができる。また、電気配線７及び電極パッド９の微細化を容易に行うことができる。
【００４１】
第２実施形態に係る製造方法においては、電極パッド２９を有し、当該電極パッド２９に対応する位置に開口２７ｃが形成されたパッケージ２７を用意し、ＣＣＤチップ１５をパッケージ２７に実装する工程を更に備えており、パッケージ２７に実装する工程は、支持基板１１をパッケージ２７に接着し、当該パッケージ２７にＣＣＤチップ１５を固定する工程と、開口２７ｃを介して、パッケージ２７の電極パッド２９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する工程と、開口２７ｃを塞ぐように、パッケージ２７に保護板３１を接着する工程と、を含んでいる。これにより、ＣＣＤチップ１５をパッケージ２７に適切に実装することができる。
【００４２】
また、第２実施形態に係る製造方法においては、ＣＣＤチップ１５をパッケージ２７に実装する工程の後に、半導体基板１の薄化されている部分が互いに隣接するように、ＣＣＤチップ１５が実装されたパッケージ２７を複数配置する工程を更に備えている。これにより、裏面照射型光検出装置における光検出部（ＣＣＤ部３）を容易に大面積化することができる。なお、上述したように、電気配線７及び電極パッド９の微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００４３】
（第３実施形態）
図６（ａ）〜（ｃ）は、第３実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面構成を示している。図７は、第３実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面を含む斜視図である。以下、詳説する。
【００４４】
第３実施形態の製造方法では、以下の工程（１）〜（９）を順次実行する。但し、工程（１）〜（６）については、上述の第１実施形態における工程（１）〜（６）と同じであり、説明を省略する。
【００４５】
工程（７）
まず、複数のＣＣＤチップ１５を実装するパッケージ３７を用意する。このパッケージ３７は、四角形の枠状に形成されており、ＣＣＤチップ載置部３７ａ及び段部３７ｂを含み、段部３７ｂに電極パッド３９を有している。パッケージ３７の材料としては、セラミック等を用いることができる。
【００４６】
次に、ＣＣＤチップ１５をバタブル配置し、それぞれのＣＣＤチップ１５における電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａをパッケージ３７のＣＣＤチップ載置部３７ａに接着して、ＣＣＤチップ１５をパッケージ３７に固定する（図６（ａ））。バタブル配置は、半導体基板１の薄化されている部分が互いに隣接するように、すなわち半導体基板１及び支持基板１１の切断面を突き合わせるようにして、ＣＣＤチップ１５を複数配置することによって行う。また、半導体基板１とパッケージ３７との接着は、樹脂（たとえば、エポキシ系樹脂等）を用いたダイボンドによって行うことができる。
【００４７】
工程（８）
次に、パッケージ３７の電極パッド３９とそれぞれのＣＣＤチップ１５における半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する（図６（ｂ））。
【００４８】
工程（９）
次に、両電極パッド９，３９及びボンディングワイヤ２１を覆うように、支持基板１１及びパッケージ３７に保護板４１を接着する（図６（ｃ））。保護板４１の接着は、樹脂（例えば、エポキシ樹脂等）を用いて、支持基板１１及びパッケージ３７に貼り合わせることによって行う。これによって、複数のＣＣＤチップ１５がパッケージ３７に実装されることとなる（図７）。
【００４９】
以上、説明したように、上述の第３実施形態に係る製造方法では、第１及び第２実施形態に係る製造方法と同じく、製造工程が簡略化され、製造コストを低減することができる。また、電気配線７及び電極パッド９の微細化を容易に行うことができる。
【００５０】
また、第３実施形態に係る製造方法においては、電極パッド３９を有するパッケージ３７を用意し、ＣＣＤチップ１５をパッケージ３７に複数実装する工程を更に備えており、パッケージ３７に複数実装する工程は、半導体基板１の薄化されている部分が互いに隣接するように、ＣＣＤチップ１５を複数配置し、電気配線７及び電極パッド９が形成された領域１ｂに対応する周辺領域１ａをパッケージ３７にそれぞれ接着する工程と、パッケージ３７の電極パッド３９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する工程と、両電極パッド９，３９及びボンディングワイヤ２１を覆うように、支持基板１１及びパッケージ３７に保護板４１を接着する工程と、を含んでいる。これにより、これにより、ＣＣＤチップ１５をパッケージ３７に適切に複数実装することができる。また、裏面照射型光検出装置における光検出部（ＣＣＤ部３）を容易に大面積化することができる。なお、上述したように、電気配線７及び電極パッド９の微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００５１】
（第４実施形態）
図８（ａ）及び（ｂ）は、第４実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面構成を示している。図９は、第４実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図であり、裏面照射型光検出装置の縦断面を含む斜視図である。以下、詳説する。
【００５２】
第４実施形態の製造方法では、以下の工程（１）〜（９）を順次実行する。但し、工程（１）〜（６）については、上述の第１実施形態における工程（１）〜（６）と同じであり、説明を省略する。
【００５３】
工程（７）
まず、複数のＣＣＤチップ１５を実装するパッケージ４７を用意する。このパッケージ４７は、ＣＣＤチップ載置部４７ａ及びＣＣＤチップ載置部４７ａに対向して形成された突部４７ｂを含み、突部４７ｂのＣＣＤチップ載置部４７ａと対向する面側に電極パッド４９を有している。ＣＣＤチップ載置部４７ａには、突部４７ｂ（電極パッド４９）と対向する位置に、開口４７ｃが形成されている。パッケージ４７の材料としては、セラミック等を用いることができる。
【００５４】
次に、ＣＣＤチップ１５をバタブル配置し、それぞれのＣＣＤチップ１５における支持基板１１をパッケージ４７のＣＣＤチップ載置部４７ａに接着して、各ＣＣＤチップ１５をパッケージ４７に固定する（図８（ａ））。バタブル配置は、半導体基板１の薄化されている部分が互いに隣接するように、すなわち半導体基板１及び支持基板１１の切断面を突き合わせるようにして、ＣＣＤチップ１５を複数配置することによって行う。また、支持基板１１とパッケージ４７との接着は、樹脂（たとえば、エポキシ系樹脂等）を用いたダイボンドによって行うことができる。
【００５５】
工程（８）
次に、開口４７ｃより、パッケージ４７の電極パッド４９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する（図８（ａ））。
【００５６】
工程（９）
次に、開口４７ｃを塞ぐように、パッケージ４７のＣＣＤチップ載置部４７ａに保護板５１を接着する（図８（ｂ））。保護板５１の接着は、樹脂（例えば、エポキシ樹脂等）を用いて、パッケージ４７に貼り合わせることによって行う。これによって、複数のＣＣＤチップ１５がパッケージ４７に実装されることとなる（図９）。
【００５７】
以上、説明したように、上述の第４実施形態に係る製造方法では、第１〜第３実施形態に係る製造方法と同じく、製造工程が簡略化され、製造コストを低減することができる。また、電気配線７及び電極パッド９の微細化を容易に行うことができる。
【００５８】
また、第４実施形態に係る製造方法においては、電極パッド４９を有し、当該電極パッド４９に対応する位置に開口４７ｃが形成されたパッケージ４７を用意し、ＣＣＤチップ１５をパッケージ４７に複数実装する工程を更に備えており、パッケージ４７に複数実装する工程は、半導体基板１の薄化されている部分が互いに隣接するように、ＣＣＤチップ１５を複数配置し、支持基板１１をパッケージ４７のＣＣＤチップ載置部４７ａにそれぞれ接着する工程と、開口４７ｃを介して、パッケージ４７の電極パッド４９と半導体基板１に形成された電極パッド９とをボンディングワイヤ２１により電気的に接続する工程と、開口４７ｃを塞ぐように、パッケージ４７に保護板５１を接着する工程と、を含んでいる。これにより、ＣＣＤチップ１５をパッケージ４７に適切に複数実装することができる。また、裏面照射型光検出装置における光検出部（ＣＣＤ部３）を容易に大面積化することができる。なお、上述したように、電気配線７及び電極パッド９の微細化を図ることができるので、光検出に寄与しないデッドエリアが大きくなってしまうことはない。
【００５９】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、製造工程を簡略化して製造コストを低減することが可能な裏面照射型光検出装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は、第１実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図２】（ａ）〜（ｄ）は、第１実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図３】第１実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図４】（ａ）及び（ｂ）は、第２実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図５】第２実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図６】（ａ）〜（ｃ）は、第３実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図７】第３実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図８】（ａ）及び（ｂ）は、第４実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【図９】第４実施形態に係る裏面照射型光検出装置の製造方法を説明するための説明図である。
【符号の説明】
１…半導体基板、１ａ…半導体基板の裏面側（他方面側）におけるＣＣＤ部に対応する領域の周辺領域、１ｂ…半導体基板の表面側（一方面側）における周辺領域に対応する領域、３…ＣＣＤ部、５…アキュムレーション層、７…電気配線、９…電極パッド、１１…支持基板、１５…ＣＣＤチップ、１７，２７，３７，４７…パッケージ、１９，２９，３９，４９…電極パッド、２１…ボンディングワイヤ、２３，３１，４１，５１…保護板、２７ｃ，４７ｃ…開口、ＤＬ…ダイシングライン。

Claims (6)

  1. 裏面照射型光検出装置の製造方法であって、
    半導体基板の一方面側に電荷読み出し部を形成する工程と、
    前記半導体基板の他方面側における前記電荷読み出し部に対応する領域を、当該領域の周辺領域を残して薄化する工程と、
    前記半導体基板の前記他方面側にアキュムレーション層を形成する工程と、
    前記半導体基板の前記一方面側における前記周辺領域に対応する領域に、前記電荷読み出し部と電気的に接続される電気配線及び当該電気配線に電気的に接続される電極パッドを形成する工程と、
    前記半導体基板の前記一方面側に、前記電極パッドを露出させた状態のまま前記電荷読み出し部を覆うように、支持基板を接着する工程と、
    前記半導体基板及び前記支持基板を、前記電気配線及び前記電極パッドが形成された領域に対応する周辺領域を残すように、前記半導体基板の薄化されている部分で切断する工程と、を備えることを特徴とする裏面照射型光検出装置の製造方法。
  2. 電極パッドを有するパッケージを用意し、
    前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を前記パッケージに実装する工程を更に備えており、
    前記パッケージに実装する工程は、
    前記電気配線及び前記電極パッドが形成された領域に対応する前記周辺領域を前記パッケージに接着する工程と、
    前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パッドとをボンディングワイヤにより電気的に接続する工程と、
    前記両電極パッド及び前記ボンディングワイヤを覆うように、前記支持基板及び前記パッケージに保護板を接着する工程と、を含んでいることを特徴とする請求項１に記載の裏面照射型光検出装置の製造方法。
  3. 電極パッドを有し、当該電極パッドに対応する位置に開口が形成されたパッケージを用意し、
    前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を前記パッケージに実装する工程を更に備えており、
    前記パッケージに実装する工程は、
    前記支持基板を前記パッケージに接着し、当該パッケージに前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を固定する工程と、
    前記開口より前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パッドとをボンディングワイヤにより電気的に接続する工程と、
    前記開口を塞ぐように、前記パッケージに保護板を接着する工程と、を含んでいることを特徴とする請求項１に記載の裏面照射型光検出装置の製造方法。
  4. 前記パッケージに実装する工程の後に、前記半導体基板の薄化されている部分が互いに隣接するように、前記半導体基板及び前記支持基板が実装された前記パッケージを複数配置する工程を更に備えることを特徴とする請求項２又は請求項３に記載の裏面照射型光検出装置の製造方法。
  5. 電極パッドを有するパッケージを用意し、
    前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を前記パッケージに複数実装する工程を更に備えており、
    前記パッケージに複数実装する工程は、
    前記半導体基板の薄化されている部分が互いに隣接するように、前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を複数配置し、前記電気配線及び前記電極パッドが形成された領域に対応する前記周辺領域を前記パッケージにそれぞれ接着する工程と、
    前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パッドとをボンディングワイヤにより電気的に接続する工程と、
    前記両電極パッド及び前記ボンディングワイヤを覆うように、前記支持基板及び前記パッケージに保護板を接着する工程と、を含んでいることを特徴とする請求項１に記載の裏面照射型光検出装置の製造方法。
  6. 電極パッドを有し、当該電極パッドに対応する位置に開口が形成されたパッケージを用意し、
    前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を前記パッケージに複数実装する工程を更に備えており、
    前記パッケージに複数実装する工程は、
    前記半導体基板の薄化されている部分が互いに隣接するように、前記半導体基板の薄化されている部分で切断された前記半導体基板及び前記支持基板を複数配置し、前記支持基板を前記パッケージにそれぞれ接着する工程と、
    前記開口より前記パッケージの前記電極パッドと前記半導体基板に形成された前記電極パッドとをボンディングワイヤにより電気的に接続する工程と、
    前記開口を塞ぐように、前記パッケージに保護板を接着する工程と、を含んでいることを特徴とする請求項１に記載の裏面照射型光検出装置の製造方法。
JP2003112047A 2003-04-16 2003-04-16 裏面照射型光検出装置の製造方法 Expired - Lifetime JP4373695B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003112047A JP4373695B2 (ja) 2003-04-16 2003-04-16 裏面照射型光検出装置の製造方法
PCT/JP2004/005333 WO2004093195A1 (ja) 2003-04-16 2004-04-14 裏面照射型光検出装置の製造方法
EP04727414A EP1619722B1 (en) 2003-04-16 2004-04-14 Method for manufacturing backside-illuminated optical sensor
KR1020057019523A KR101052670B1 (ko) 2003-04-16 2004-04-14 이면 조사형 광검출 장치의 제조 방법
US10/553,231 US7556975B2 (en) 2003-04-16 2004-04-14 Method for manufacturing backside-illuminated optical sensor
DE602004015764T DE602004015764D1 (de) 2003-04-16 2004-04-14 Eten optischen sensors
CNB2004800102599A CN100459137C (zh) 2003-04-16 2004-04-14 背面照射型光检测装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003112047A JP4373695B2 (ja) 2003-04-16 2003-04-16 裏面照射型光検出装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004319791A JP2004319791A (ja) 2004-11-11
JP2004319791A5 JP2004319791A5 (ja) 2006-02-02
JP4373695B2 true JP4373695B2 (ja) 2009-11-25

Family

ID=33296019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003112047A Expired - Lifetime JP4373695B2 (ja) 2003-04-16 2003-04-16 裏面照射型光検出装置の製造方法

Country Status (7)

Country Link
US (1) US7556975B2 (ja)
EP (1) EP1619722B1 (ja)
JP (1) JP4373695B2 (ja)
KR (1) KR101052670B1 (ja)
CN (1) CN100459137C (ja)
DE (1) DE602004015764D1 (ja)
WO (1) WO2004093195A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
JP4463793B2 (ja) * 2006-10-10 2010-05-19 浜松ホトニクス株式会社 光検出装置
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
JP4490406B2 (ja) * 2006-10-11 2010-06-23 浜松ホトニクス株式会社 固体撮像装置
JP4908150B2 (ja) 2006-10-18 2012-04-04 浜松ホトニクス株式会社 撮像装置の保持構造及び撮像装置
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
CN101809739B (zh) 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
CN101802990B (zh) 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
EP2186131A2 (en) 2007-08-03 2010-05-19 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
JP5185208B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオード及びフォトダイオードアレイ
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
JP5185206B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
JP5185205B2 (ja) * 2009-02-24 2013-04-17 浜松ホトニクス株式会社 半導体光検出素子
TWI446498B (zh) 2009-03-13 2014-07-21 Tessera Inc 具有延伸穿越銲墊之通孔的堆疊微電子總成
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP6803137B2 (ja) * 2015-09-30 2020-12-23 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP2020088066A (ja) * 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748532B2 (ja) * 1987-06-29 1995-05-24 日本電気株式会社 光センサパッケ−ジ
JPS647561U (ja) 1987-07-03 1989-01-17
US5134274A (en) * 1991-03-18 1992-07-28 Hughes Aircraft Company Two-sided solid-state imaging device
JP3441101B2 (ja) * 1993-02-12 2003-08-25 浜松ホトニクス株式会社 電子管
JPH06268243A (ja) 1993-03-12 1994-09-22 Hamamatsu Photonics Kk 半導体エネルギー検出器の製造方法
JP3317740B2 (ja) 1993-05-07 2002-08-26 浜松ホトニクス株式会社 半導体エネルギー線検出器及びその製造方法
JP3315465B2 (ja) 1993-05-07 2002-08-19 浜松ホトニクス株式会社 半導体エネルギー線検出器及びその製造方法
JP3315466B2 (ja) 1993-05-07 2002-08-19 浜松ホトニクス株式会社 半導体エネルギー線検出器及びその製造方法
JP3310051B2 (ja) 1993-05-21 2002-07-29 浜松ホトニクス株式会社 裏面照射型半導体素子およびその製造方法
JP3361378B2 (ja) * 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
JPH08241977A (ja) 1995-03-03 1996-09-17 Hamamatsu Photonics Kk 半導体装置の製造方法
JP3486267B2 (ja) 1995-09-14 2004-01-13 浜松ホトニクス株式会社 裏面照射型半導体装置とその製造方法
LU88704A1 (fr) * 1996-01-26 1997-07-26 Euratom Dispositif de détection de rayonnement thermique et appareil de détection de présence à base d'un tel dispositif
JP3620936B2 (ja) * 1996-10-11 2005-02-16 浜松ホトニクス株式会社 裏面照射型受光デバイスおよびその製造方法
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP3924352B2 (ja) * 1997-06-05 2007-06-06 浜松ホトニクス株式会社 裏面照射型受光デバイス
WO2000044027A1 (fr) 1999-01-21 2000-07-27 Hamamatsu Photonics K. K. Tube electronique
JP3809012B2 (ja) * 1998-05-14 2006-08-16 浜松ホトニクス株式会社 固体撮像装置
US6369415B1 (en) * 1999-12-22 2002-04-09 Pixel Vision, Inc. Back side thinned CCD with high speed channel stop
JP4588837B2 (ja) * 2000-04-11 2010-12-01 浜松ホトニクス株式会社 半導体受光装置
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window

Also Published As

Publication number Publication date
US7556975B2 (en) 2009-07-07
WO2004093195A1 (ja) 2004-10-28
DE602004015764D1 (de) 2008-09-25
EP1619722A1 (en) 2006-01-25
EP1619722A4 (en) 2007-05-30
US20070275488A1 (en) 2007-11-29
CN100459137C (zh) 2009-02-04
CN1774810A (zh) 2006-05-17
JP2004319791A (ja) 2004-11-11
KR20050114723A (ko) 2005-12-06
EP1619722B1 (en) 2008-08-13
KR101052670B1 (ko) 2011-07-28

Similar Documents

Publication Publication Date Title
JP4373695B2 (ja) 裏面照射型光検出装置の製造方法
JP4443865B2 (ja) 固体撮像装置およびその製造方法
US9373660B2 (en) Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
JP3713418B2 (ja) ３次元画像処理装置の製造方法
US7271466B2 (en) Semiconductor device with sidewall wiring
JP3880278B2 (ja) 固体撮像装置及びその製造方法
KR101420934B1 (ko) Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
KR20130056161A (ko) Ｃｍｏｓ 이미지 센서를 위한 인터포저 패키지 및 그 제조 방법
JPWO2008018524A1 (ja) 半導体装置及びその製造方法
KR20050016041A (ko) 반도체 장치 및 그 제조 방법
JP4660259B2 (ja) 半導体装置の製造方法
JPWO2004047178A1 (ja) 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
JP2004063786A (ja) 固体撮像装置およびその製造方法
CN111009542B (zh) 一种封装方法及封装结构
JP4271904B2 (ja) 固体撮像装置の製造方法
JP2004063757A (ja) 固体撮像装置およびその製造方法
JP2011199036A (ja) 固体撮像装置及びその製造方法
CN111211140B (zh) 一种固态图像拾取装置及其制造方法
US20100068847A1 (en) Method for manufacturing an image sensor
WO2023112409A1 (ja) 光半導体パッケージ及び光半導体パッケージの製造方法
JP3796202B2 (ja) 半導体集積装置の製造方法
JP2003125295A (ja) 半導体装置およびその製造方法
JP2004006820A (ja) 半導体装置及びその製造方法
JP2004063756A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4373695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

EXPY Cancellation because of completion of term