JP4277572B2

JP4277572B2 - 固体撮像素子および固体撮像素子の製造方法

Info

Publication number: JP4277572B2
Application number: JP2003136754A
Authority: JP
Inventors: 秀夫神戸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-15
Filing date: 2003-05-15
Publication date: 2009-06-10
Anticipated expiration: 2023-05-15
Also published as: JP2004342784A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子および固体撮像素子の製造方法に関し、特に横型オーバーフロードレイン構造を採用した固体撮像素子および当該固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】
固体撮像素子特有の現象の一つとしてブルーミングが挙げられる。このブルーミングとは、受光部（画素）に飽和光量を越える強い光が入射すると、受光部で光電変換された信号電荷のうち過剰な電荷が当該受光部から溢れ、その溢れた電荷が垂直転送部や周囲の受光部に漏れ込み、例えば垂直転送部に漏れ込んだ場合には、光の強いところから垂直方向（上下方向）に白い筋（縞）となって画質を損なう現象を言う。
【０００３】
このブルーミングの発生を抑えるために、ＣＣＤ(Charge Coupled Device)型撮像素子に代表される固体撮像素子では古くから、受光部の横にオーバーフロードレイン部を隣接して形成するとともに、受光部とオーバーフロードレイン部との間にオーバーフローコントロールゲート部を配置した横型オーバーフロードレイン構造が採用されている（例えば、特許文献１参照）。
【０００４】
この横型オーバーフロードレイン構造を採用した固体撮像素子では、オーバーフロードレイン部およびオーバーフローコントロールゲート部が受光部の横に配置される構造であることから、単位セルの面積を一定とした場合、オーバーフロードレイン部およびオーバーフローコントロールゲート部の配置スペースを余分に確保しなければならなく、その分だけ受光部の面積が小さくなるため、感度の向上を図る上で不利である。
【０００５】
このような観点から、近年、固体撮像素子では、例えばＮ型シリコン基板等の半導体基体の内部の深い位置に、例えばＰ型ウェル領域をオーバーフローバリア領域として形成し、当該オーバーフローバリア領域を介して過剰な電荷を基体内部に掃き捨てる縦型オーバーフロードレイン構造を採用したものが主流となっている（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平５−３３５５４６号公報（特に、図１、図３および段落００２０）
【特許文献２】
特開２００２−５７３１８号公報（特に、図２、図５および段落００３１）
【０００７】
【発明が解決しようとする課題】
ところで、縦型オーバーフロードレイン構造の固体撮像素子においては、受光部に溜まる信号電荷によってオーバーフローバリア領域のポテンシャルが変調を受けることになるため、図７に示すように、入射光量が増えるにしたがって受光部の取り扱い電荷量（信号出力電圧値）が増加する所謂ニー（Ｋｎｅｅ）特性を持っている。一般的に、縦型オーバーフロードレイン構造を採用する固体撮像素子では、このニー特性がある故に、素子設計において、次の２点について配慮する必要がある。
１）読み出しゲート部の幅を広くして当該読み出しゲート部のブルーミング耐性を強化する。
２）垂直転送部の取り扱い電荷量にマージンを持たせる。
【０００８】
しかしながら、垂直転送部の幅と受光部の面積とはトレードオフの関係にあるため、垂直転送部の幅を拡大して取り扱い電荷量を増加させることは、受光部の面積を減少させることにつながり、取り扱い電荷量の減少や受光部の開口面積の減少を意味することになる。
【０００９】
また、縦型オーバーフロードレイン構造では、半導体基板にシャッター電圧を印加し、オーバーフローバリア領域のポテンシャルを深くして不要な電荷を基板内部に捨てることにより電子シャッター動作を実現している。しかしながら、多画素高密度の固体撮像素子においては、単位セルのサイズが小さくなるに従い、オーバーフローバリア領域であるＰ型ウェル領域に対して近傍のＰ型不純物領域の不純物濃度による影響を受けやすくなり、半導体基板により高い電圧を印加しないと不要な電荷を捨てることができないため、シャッター電圧が一般的に高くなるという問題もある。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングコントロール性に優れた受光部を有する固体撮像素子および当該固体撮像素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明による横型オーバーフロードレイン構造の固体撮像素子は、基板上にエピタキシャル層を介して形成された前記基板と同導電型の光電変換領域を含む受光部と、隣り合う前記受光部間に形成されたトレンチ部内に、当該トレンチ部の前記基板と同導電型の底部で前記基板に対して電気的に接続された状態で設けられ、前記受光部からの電荷を前記半導体基板に排出するドレイン部とを備えたことを特徴としている。
【００１２】
上記構成の固体撮像素子において、基板に電気的に繋がったドレイン部がトレンチ状構造であることで、オーバーフローチャネル領域のポテンシャルが受光部に溜まる信号電荷によって変調を受けにくくなる。これにより、受光部の入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部を得ることができる。
【００１３】
本発明による横型オーバーフロードレイン構造の固体撮像素子の製造方法は、基板上にエピタキシャル層を介して形成予定の前記基板と同導電型の光電変換領域を含む受光部間に、前記エピタキシャル層の表面から前記基板に入り込むようにトレンチ部を形成する第１工程と、前記トレンチ部の側壁を取り囲むように前記基板と逆導電型の不純物層を形成する第２工程と、前記不純物層によって側壁が取り囲まれた前記トレンチ部を埋めるように前記基板と同導電型の層を形成して当該層の底部にて前記基板と電気的に接続する第３工程とを少なくとも含むことを特徴としている。
【００１４】
上記各工程の手順でドレイン部を形成することで、トレンチ状構造の横型オーバーフロードレイン構造を形成できる。このトレンチ状構造の横型オーバーフロードレイン構造を採用することにより、オーバーフローチャネル領域のポテンシャルが受光部に溜まる信号電荷によって変調を受けにくくなる。これにより、受光部の入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部を得ることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は本発明の一実施形態に係る横型オーバーフロードレイン構造のＣＣＤ固体撮像素子のユニットセル（単位画素およびこれに対応する垂直転送部）の構成の概略を示す平面図であり、図２は図１のＡ−Ａ′矢視の断面構造を示す断面図である。ここでは、一例として、第１導電型がＮ型、第２導電型がＰ型の場合を例に挙げて説明するが、本発明はこれに限られるものではない。
【００１７】
図１、図２において、本実施形態に係るＣＣＤ固体撮像素子が形成される半導体基体１１は、例えば、イオン注入によって形成されたＮ⁺ 層１３を基板表面に持つＮ型半導体基板１２と、当該基板１２上に形成されたＮ型エピタキシャル層（以下、「エピ層」と略記する）１４とから構成されている。なお、半導体基体１１としては、この構成のものに限られるものではなく、Ｎ⁺ 型半導体基板と当該基板上に形成されたＮ型エピ層とからなる構成のものであっても良い。
【００１８】
この半導体基体１１の表層部には、受光部１５、垂直転送部１６および読み出しゲート部１７が形成されている。具体的には、受光部（画素）１５は、Ｎ型エピ層１４内に形成されたＮ型の光電変換領域（信号電荷蓄積領域）１８と、その上に形成されたＰ⁺ 型の正電荷蓄積領域１９とから構成され、半導体基体１１上に行列状に配列されている。
【００１９】
垂直転送部１６は、エピ層１４内に形成されたＮ型の転送チャネル２０と、当該転送チャネル２０の下に形成されたＰ型ウェル領域２１と、転送チャネル２０の上方の基体表面上にゲート絶縁膜２３を介して形成された転送電極２２とから構成され、受光部１５が行列状に配置されてなる画素配列に対して各垂直列毎に配置されている。図１から明らかなように、転送電極２２は、１層目の転送電極（図中、一点鎖線で示す）２２−１と、２層目の転送電極（図中、二点鎖線で示す）２２−２とからなる２層構造となっている。
【００２０】
垂直転送部１６の電極構造において、特定の相の転送クロックが印加される転送電極２２は受光部１５の近傍にまで延在して設けられており、この延在部分の電極が読み出しゲート部１７のゲート電極に兼用されている。すなわち、読み出しゲート部１７は、転送電極２２の一部を兼用したゲート電極と、当該ゲート電極の下のチャネル領域とから構成されている。
【００２１】
特に図１から明らかなように、垂直転送部１７の転送チャネル２０の転送方向（垂直方向）において隣り合う受光部(画素)１５，１５間における転送電極２２−１，２２−２の下には、本発明の特徴部分であるトレンチ状構造のＮ⁺ 型ドレイン部２４が形成されている。このＮ⁺ 型ドレイン部２４は、図２から明らかなように、エピ層１４の表面から半導体基板１２上のＮ⁺ 層１３に入り込むように形成されたトレンチ部２５と、このトレンチ部２５の側壁を取り囲むように形成されたＰ型不純物層２６と、トレンチ部２５内に形成されたドレイン領域となるＮ⁺ 層２７とから構成されている。
【００２２】
このＮ⁺ 型ドレイン部２４において、トレンチ部２５の底部については、Ｐ型不純物層２６のＰ層を打ち消せる程度の高濃度のＮ⁺ 層とする。Ｐ型不純物層２６は、所望の厚さに形成され、受光部１５のＮ型の光電変換領域１８とＮ⁺ 型ドレイン部２４との間のチャネル（オーバーフローチャネル）領域となる。また、Ｎ⁺ 型ドレイン部２４では、Ｎ⁺ 層２７が当該Ｎ⁺ 層２７を覆うＰ型不純物層２６よりも十分濃度が濃いため、ドレイン部２４が半導体基板１２上のＮ⁺ 層１３に対して電気的に接続された形になる。これにより、半導体基板１２に電気的に繋がったトレンチ状構造のＮ⁺ 型ドレイン部２４を持つ横型オーバーフロードレイン構造が構成されている。
【００２３】
受光部１５の上方領域を除いた領域、即ち垂直転送部１６および読み出しゲート部１７の上は、層間絶縁膜２８を介してアルミニウムやタングステン等からなる遮光膜２９によって覆われている。その結果、遮光膜２９によって覆われていない受光部１５の上方領域が開口部３０となり、当該開口部３０を通して受光部１５内に入射光が取り込まれることになる。
【００２４】
上記構成のＣＣＤ固体撮像素子において、外部からの入射光は開口部３０を通して受光部１５内に取り込まれ、当該受光部１５にて光電変換される。光電変換された少数キャリア（ここでは、電子）、即ち信号電荷は、光電変換領域（信号電荷蓄積領域）１８に蓄積される。この蓄積された信号電荷は、読み出しゲート部１７によって垂直転送部１６の転送チャネル２０に読み出され、転送電極２２に転送クロックが印加されることによって垂直転送される。
【００２５】
ここで、受光部１５に飽和光量以上の強い光が入射すると、受光部１５で光電変換された信号電荷のうち過剰な電荷が当該受光部１５から溢れ、その溢れた電荷が垂直転送部や周囲の画素に漏れ込むことによってブルーミングが発生する。このブルーミングの発生を抑えるために、本実施形態に係るＣＣＤ固体撮像素子では、半導体基板１２に電気的に繋がったトレンチ状構造のＮ⁺ 型ドレイン部２４を持つ横型オーバーフロードレイン構造を採用している。
【００２６】
このトレンチ状構造のＮ⁺ 型ドレイン部２４を持つ横型オーバーフロードレイン構造における動作原理について以下に説明する。
【００２７】
Ｎ⁺ 型ドレイン部２４が半導体基板１２に電気的に繋がっているため、半導体基板１２に正のバイアス電圧を印加することにより、Ｎ⁺ 型ドレイン部２４の電位も基板電位になる。受光部１５の取り扱い電荷量は、受光部１５とＮ⁺ 型ドレイン部２４との間のオーバーフローチャネル領域であるＰ型不純物層２６のポテンシャルバリアによって規定され、このポテンシャルバリアを越える過剰な電荷はＮ⁺ 型ドレイン部２４を通して半導体基板１２に排出される。
【００２８】
ここで、半導体基板１２に印加するバイアス電圧（基板電圧）を調整することにより、受光部１５の取り扱い電荷量を規定するＰ型不純物層２６のポテンシャルバリアのポテンシャルが変化するため、受光部１５の取り扱い電荷量およびブルーミングのコントロールが可能になる。電子シャッター動作についても、半導体基板１２に対して所望のタイミングで大きな正のシャッター電圧を印加することで、受光部１５に蓄積されている不要な電荷がＮ⁺ 型ドレイン部２４を通して半導体基板１２に排出される。
【００２９】
図３は、受光部１５、Ｐ型不純物層２６およびＮ⁺ 型ドレイン部２４のポテンシャル図である。図３において、Ａはオーバーフローコントロール時を、Ｂは電子シャッター時をそれぞれ示している。
【００３０】
上述したように、本実施形態に係るＣＣＤ固体撮像素子においては、半導体基板１２に電気的に繋がったＮ⁺ 型ドレイン部２４がトレンチ状構造であることにより、オーバーフローチャネル領域となるＰ型不純物層２６のポテンシャルが受光部１５に溜まる信号電荷によって変調を受けにくくなるため、受光部１５の入射光量対出力信号量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部１５を得ることができる。そして、縦型オーバーフロードレイン構造に比べて、入射光量対出力信号量のニー特性を小さくできることで、垂直転送部１６の取り扱い電荷量にニー特性分のマージンを持たせ必要がなくなるため、より高感度、低スミア特性のＣＣＤ固体撮像素子を提供できる。
【００３１】
また、トレンチ状構造のＮ⁺ 型ドレイン部２４を持つ横型オーバーフロードレイン構造においては、ＣＣＤ固体撮像素子の多画素・高密度化に伴って単位セルのサイズが小さくなったとしても、トレンチ状構造であることによってＰ型不純物層２６が他の領域の不純物濃度による影響を受けにくいため、半導体基板１２に高い電圧を印加しなくて済み、よって低電圧駆動の電子シャッター動作を実現できる。
【００３２】
さらに、Ｎ⁺ 型ドレイン部２４が半導体基板１２に電気的に繋がったトレンチ状構造であり、半導体基板１２に印加するバイアス電圧によって受光部１５の取り扱い電荷量およびブルーミングのコントロールが可能であることから、従来の横型オーバーフロードレイン構造のように、基板表面側にコントロールゲート電極を設ける必要がないため、小フットプリントのオーバーフロードレイン構造、シャッタドレイン構造を形成できる。
【００３３】
しかも、Ｎ⁺ 型ドレイン部２４が垂直方向において隣り合う画素間における転送電極２２（２２−１，２２−２）の下に設けられていることにより、その配置スペースを特別に確保する必要がなく、受光部１５の受光面積に何ら影響を及ぼすことがないため、横型オーバーフロードレイン構造でありながら、Ｎ⁺ 型ドレイン部２４を設けることによって感度低下を来すこともない。このような作用効果を奏することにより、より高密度・高精細でありながから、良好なダイナミックレンジや感度特性を持つＣＣＤ固体撮像素子を実現できることになる。
【００３４】
なお、本実施形態では、Ｎ⁺ 型ドレイン部２４を垂直方向で隣り合う画素（受光部）間に設けるとしたが、これに限られるものではなく、Ｎ⁺ 型ドレイン部２４を非常にコンパクトに構成できることから、配置スペースを確保できるのであれば、水平方向で隣り合う画素間や、画素分離のためのチャネルストップ領域などに設けることも可能である。
【００３５】
続いて、上記構成の本実施形態に係るＣＣＤ固体撮像素子の製造方法の手順について、図４〜図６の工程図を用いて説明する。
【００３６】
先ず、図４（Ａ）に示すように、イオン注入によって形成されたＮ⁺ 層１３を基板表面に持つＮ型半導体基板（または、Ｎ⁺ 型半導体基板）１２を用意する。次いで、図４（Ｂ）に示すように、Ｎ型半導体基板１２上に例えば５〜８μｍ程度の厚みを有するエピ層１４を形成する。次いで、図４（Ｃ）に示すように、エピ層１４の表面から半導体基板１２上のＮ⁺ 層１３に入り込むようにトレンチ部２５をドライエッチングによって形成する。このとき、トレンチ部２５の底部がＮ⁺ 層１３内で止まるように形成する。
【００３７】
次いで、図４（Ｄ）に示すように、フォトレジスト３１をマスクとし、高エネルギーイオン打ち込み機を用いてボロンを打ち込むことにより、トレンチ部２５の側壁を取り囲むようにＰ型不純物層２６を形成する。このとき、打ち込みエネルギーを変えた多段打ち込みを行う。一例として、エピ層１４が５μｍの場合、
▲１▼ボロン打ち込みエネルギー：４ＭｅＶ、ドーズ量：５×１０¹²ｃｍ^-2
▲２▼ボロン打ち込みエネルギー：３ＭｅＶ、ドーズ量：５×１０¹²ｃｍ^-2
▲３▼ボロン打ち込みエネルギー：２ＭｅＶ、ドーズ量：５×１０¹²ｃｍ^-2
▲４▼ボロン打ち込みエネルギー：１ＭｅＶ、ドーズ量：５×１０¹²ｃｍ^-2
【００３８】
なお、高エネルギーイオン打ち込み後に、Ｐ型不純物層２６について所望の幅プロファイルを得るために熱処理を行う場合もある。その後に、熱処理にて拡散が行われるために、ここでの熱処理は必須でない場合もある。また、高エネルギーイオン打ち込み機を使用しないで、斜めイオン打ち込みを行うことによってＰ型不純物層２６を形成することも可能である。
【００３９】
次いで、図５（Ａ）に示すように、ウエハ表面（基体表面）にＣＶＤ(Chemical Vapor Deposition;化学蒸着)や熱酸化によりシリコン酸化膜３２を形成し、フォトレジスト（図示せず）をマスクとしてトレンチ部２５上のシリコン酸化膜３２を選択的にエッチングして除去する。次いで、図５（Ｂ）に示すように、リンを含むドープトポリシリコン３３を、トレンチ部２５を埋めるように成膜してＮ⁺ 層２７を形成する。次いで、図５（Ｃ）に示すように、ＣＭＰ(Chemical Mechanical Polish;化学機械研磨)を用いて表面の不要なポリシリコン層３３やマスクとして使用したシリコン酸化膜３２の除去を行う。
【００４０】
このＮ⁺ 型ドレイン部２４を形成する工程において、ドープトポリシリコン３３を使用しない方法としては、トレンチ部２５にリンなどのＮ型不純物を含む拡散ソースのデポジションを行い、トレンチ部２５の側壁表面にＮ⁺ 層２７を形成する方法もある。この場合には、拡散後に拡散ソースの除去を行い、上記のように、ＣＭＰを用いて表面の不要な膜の除去を行う。
【００４１】
次いで、図６（Ａ）に示すように、受光部１５（Ｎ型の光電変換領域１８およびＰ⁺ 型の正電荷蓄積領域１９）や垂直転送部１６（Ｎ型の転送チャネル２０およびＰ型ウェル領域２１）などのシリコン内プロファイルの形成を行う。この場合、ゲート絶縁膜２３を成膜してから各プロファイルを形成することも可能であるし、後に除去してよい犠牲酸化膜を形成して、その上から各種イオン打ち込みを行うことも可能である。
【００４２】
次いで、図６（Ｂ）に示すように、ウエハ表面にゲート絶縁膜２３を成膜し、しかるポリシリコンなどによって転送電極（ゲート電極）２２を形成する。そして、図６（Ｃ）に示すように、転送電極２２上に層間絶縁膜２８を成膜し、さらにアルミニウムやタングステンなどによって遮光膜２９を形成する。以降、図示しないが、周知の手法により、平坦化膜、パシベーション膜、カラーフィルタ、オンチップマイクロレンズ等が順次形成されることになる。
【００４３】
上記各工程の手順でドレイン部を形成することにより、トレンチ状構造の横型オーバーフロードレイン構造を形成できる。このトレンチ状構造の横型オーバーフロードレイン構造を採用することにより、オーバーフローチャネル領域となるＰ型不純物層２６のポテンシャルが受光部１５に溜まる信号電荷によって変調を受けにくくなるため、受光部１５の入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部１５を得ることができる。
【００４４】
なお、上記実施形態では、ＣＣＤ固体撮像素子の画素部に適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、本発明は、ＣＣＤ固体撮像素子以外の電荷転送型固体撮像素子、さらにはＣＭＯＳ固体撮像素子に代表されるＸ−Ｙアドレス型固体撮像素子など、固体撮像素子全般の画素部に適用可能である。
【００４５】
【発明の効果】
以上説明したように、本発明による固体撮像素子によれば、トレンチ状構造の横型オーバーフロードレイン構造を採用したことにより、オーバーフローチャネル領域のポテンシャルが受光部に溜まる信号電荷によって変調を受けにくくなるため、受光部の入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部を得ることができる。
【００４６】
また、本発明による固体撮像素子の製造方法によれば、基板上にエピタキシャル層を介して形成予定の受光部間に、エピタキシャル層の表面から基板に入り込むようにトレンチ部を形成し、このトレンチ部の側壁を取り囲むように基板と逆導電型の不純物層を形成するとともに、当該トレンチ部を埋めるように基板と同導電型の層を形成することにより、受光部の入射光量対蓄積電荷量の関係においてニー特性の少ない、ブルーミングのコントロール性に優れた受光部を得ることが可能なトレンチ状構造の横型オーバーフロードレイン構造を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る横型オーバーフロードレイン構造のＣＣＤ固体撮像素子のユニットセルの構成の概略を示す平面図である。
【図２】図１のＡ−Ａ′矢視の断面構造を示す断面図である。
【図３】オーバーフローコントロール時Ａおよび電子シャッター時Ｂの動作説明のためのポテンシャル図である。
【図４】本発明の一実施形態に係るＣＣＤ固体撮像素子の製造方法の手順を示す工程図（その１）である。
【図５】本発明の一実施形態に係るＣＣＤ固体撮像素子の製造方法の手順を示す工程図（その２）である。
【図６】本発明の一実施形態に係るＣＣＤ固体撮像素子の製造方法の手順を示す工程図（その３）である。
【図７】受光部における入射光量対信号出力電圧値の関係を示す特性図である。
【符号の説明】
１１…半導体基体、１２……半導体基板、１３，２７…Ｎ⁺ 層、１４…エピタキシャル層、１５…受光部、１６…垂直転送部、１７…読み出しゲート部、１８…光電変換領域（信号電荷蓄積領域）、２０…転送チャネル、２２，２２−１，２２−２…転送電極、２４…Ｎ⁺ 型トレンチ部、２５…トレンチ部、２６…Ｐ型不純物層

Claims

基板上にエピタキシャル層を介して形成された前記基板と同導電型の光電変換領域を含む受光部と、
隣り合う前記受光部間に形成されたトレンチ部内に、当該トレンチ部の前記基板と同導電型の底部で前記基板に対して電気的に接続された状態で設けられ、前記受光部からの電荷を前記半導体基板に排出するドレイン部と
を備えた横型オーバーフロードレイン構造の固体撮像素子。
前記受光部は行列状に形成されており、
前記ドレイン部は、垂直方向において隣り合う前記受光部間に形成されている
請求項１記載の固体撮像素子。
前記受光部は行列状に形成されており、
前記ドレイン部は、水平方向において隣り合う前記受光部間に形成されている
請求項１記載の固体撮像素子。
前記ドレイン部は、前記トレンチ部の側壁を取り囲むように形成された前記基板と逆導電型の不純物層と、前記不純物層によって側壁が取り囲まれた前記トレンチ部を埋めるように形成された前記基板と同導電型の層とを有する
請求項１記載の固体撮像素子。
基板上にエピタキシャル層を介して形成予定の前記基板と同導電型の光電変換領域を含む受光部間に、前記エピタキシャル層の表面から前記基板に入り込むようにトレンチ部を形成する第１工程と、
前記トレンチ部の側壁を取り囲むように前記基板と逆導電型の不純物層を形成する第２工程と、
前記不純物層によって側壁が取り囲まれた前記トレンチ部を埋めるように前記基板と同導電型の層を形成して当該層の底部にて前記基板と電気的に接続する第３工程と
を少なくとも含む横型オーバーフロードレイン構造の固体撮像素子の製造方法。